JP2836394B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP2836394B2 JP2836394B2 JP20849192A JP20849192A JP2836394B2 JP 2836394 B2 JP2836394 B2 JP 2836394B2 JP 20849192 A JP20849192 A JP 20849192A JP 20849192 A JP20849192 A JP 20849192A JP 2836394 B2 JP2836394 B2 JP 2836394B2
- Authority
- JP
- Japan
- Prior art keywords
- constant voltage
- constant
- voltage
- switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、出力電圧を２段階に
切替える定電圧回路に関する。
切替える定電圧回路に関する。
【０００２】
【従来の技術】メモリからデータを読み出す場合に必要
なセンスアンプは高精度な動作が要求されるため、定電
流を必要とする。図４はセンスアンプ（Ｓ／Ａ）１に定
電流トランジスタＴＲを通して定電流を供給する場合の
概略構成を示している。定電流トランジスタＴＲが定電
流を流すためには、常に一定の基準電圧が必要であり、
これを定電圧回路２によって発生している。
なセンスアンプは高精度な動作が要求されるため、定電
流を必要とする。図４はセンスアンプ（Ｓ／Ａ）１に定
電流トランジスタＴＲを通して定電流を供給する場合の
概略構成を示している。定電流トランジスタＴＲが定電
流を流すためには、常に一定の基準電圧が必要であり、
これを定電圧回路２によって発生している。
【０００３】一般的な定電圧回路２は、図５にその出力
特性を示すように、出力電圧ＯＵＴを常に一定値Ｖｃに
保つように構成される。一例を挙げると、ｎチャネルの
ＭＯＳトランジスタのゲート・ドレイン間をショートし
た定電圧素子を必要段数直列に接続した定電圧回路は、
そのクランプ機能によって、電源電圧の変動によらず常
に一定の出力電圧ＯＵＴを出力し続ける。
特性を示すように、出力電圧ＯＵＴを常に一定値Ｖｃに
保つように構成される。一例を挙げると、ｎチャネルの
ＭＯＳトランジスタのゲート・ドレイン間をショートし
た定電圧素子を必要段数直列に接続した定電圧回路は、
そのクランプ機能によって、電源電圧の変動によらず常
に一定の出力電圧ＯＵＴを出力し続ける。
【０００４】
【発明が解決しようとする課題】上述した定電圧回路の
出力電圧の値Ｖｃを決める場合には、次のような矛盾し
た２点を考慮する必要がある。即ち、（１）センスアン
プ１の駆動能力をできるだけ高めるためには、センスア
ンプそれ自体と定電流トランジスタＴＲのトランジスタ
サイズで規定される最大限の定電流を流すことが必要で
あり、このためには定電圧Ｖｃをそれに見合う高い値に
設定する必要がある。（２）しかしながら、耐ノイズマ
ージンを充分にとるためには、定電圧Ｖｃをむやみに高
く設定することができない（グランド線からのノイズを
拾い易くなる）。この様な理由から、従来は、上述した
２点の妥協点を探して定電圧Ｖｃの値を決定しているた
め、センスアンプの駆動能力も耐ノイズマージンもいず
れも不十分になる欠点があった。
出力電圧の値Ｖｃを決める場合には、次のような矛盾し
た２点を考慮する必要がある。即ち、（１）センスアン
プ１の駆動能力をできるだけ高めるためには、センスア
ンプそれ自体と定電流トランジスタＴＲのトランジスタ
サイズで規定される最大限の定電流を流すことが必要で
あり、このためには定電圧Ｖｃをそれに見合う高い値に
設定する必要がある。（２）しかしながら、耐ノイズマ
ージンを充分にとるためには、定電圧Ｖｃをむやみに高
く設定することができない（グランド線からのノイズを
拾い易くなる）。この様な理由から、従来は、上述した
２点の妥協点を探して定電圧Ｖｃの値を決定しているた
め、センスアンプの駆動能力も耐ノイズマージンもいず
れも不十分になる欠点があった。
【０００５】この発明は、センスアンプの高い駆動能力
がアドレス変化時にのみ必要であって、後は低い駆動能
力でも問題ない点に着目し、出力開始直後には高く、や
がて低い値に低下して一定値を保つ特性の定電圧を、ア
ナログ的変化をもって出力可能な定電圧回路を提供する
ことを目的としている。
がアドレス変化時にのみ必要であって、後は低い駆動能
力でも問題ない点に着目し、出力開始直後には高く、や
がて低い値に低下して一定値を保つ特性の定電圧を、ア
ナログ的変化をもって出力可能な定電圧回路を提供する
ことを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
この発明では、制御信号によってオン／オフするスイッ
チと、このスイッチと直列に接続されたコンデンサと、
このコンデンサと並列に接続された定電圧素子と、この
定電圧素子の出力端子と電源との間に接続されたプルア
ップ素子とを備えることを特徴としている。
この発明では、制御信号によってオン／オフするスイッ
チと、このスイッチと直列に接続されたコンデンサと、
このコンデンサと並列に接続された定電圧素子と、この
定電圧素子の出力端子と電源との間に接続されたプルア
ップ素子とを備えることを特徴としている。
【０００７】
【作用】この発明の定電圧回路では、制御信号によって
オン／オフするスイッチがオフとなっている定常状態で
は、出力電圧は定電圧素子のクランプ特性によって低い
定電圧に保持される。これに対し、上記スイッチをオン
にすると、コンデンサの充電動作が開始され、やがて出
力電圧はスイッチと定電圧素子の抵抗分割比で定まる高
い定電圧に到達する。そして、スイッチをオフにすると
コンデンサは定電圧素子を通して放電するため、出力電
圧はやがて低い定電圧に復帰する。
オン／オフするスイッチがオフとなっている定常状態で
は、出力電圧は定電圧素子のクランプ特性によって低い
定電圧に保持される。これに対し、上記スイッチをオン
にすると、コンデンサの充電動作が開始され、やがて出
力電圧はスイッチと定電圧素子の抵抗分割比で定まる高
い定電圧に到達する。そして、スイッチをオフにすると
コンデンサは定電圧素子を通して放電するため、出力電
圧はやがて低い定電圧に復帰する。
【０００８】この様な出力電圧切替型の定電圧回路を図
４の様なケースに用いると、センスアンプ１の能力を最
大に引き出す必要のあるアドレス変化時にスイッチをオ
ンにして高い定電圧を定電流トランジスタＴＲに印加す
ることができるため、センスアンプ１の駆動能力を高め
ることができる。この様にすると、ノイズマージンは少
なくなるが、この期間には図示せぬ出力バッファが変化
していないため、ノイズが少なく、狭いノイズマージン
でも安定したセンス動作が期待できる。そして、出力バ
ッファの変化によるグランド・バウンスがセンスアンプ
１に悪影響を与えるアドレス変化後の期間には、スイッ
チをオフにして低い定電圧を出力するため、センスアン
プ１のノイズマージンを拡大することができる。この様
にスイッチをオン／オフ制御する信号としてはアドレス
遷移検出（ＡＴＤ）パルスが使用できる。
４の様なケースに用いると、センスアンプ１の能力を最
大に引き出す必要のあるアドレス変化時にスイッチをオ
ンにして高い定電圧を定電流トランジスタＴＲに印加す
ることができるため、センスアンプ１の駆動能力を高め
ることができる。この様にすると、ノイズマージンは少
なくなるが、この期間には図示せぬ出力バッファが変化
していないため、ノイズが少なく、狭いノイズマージン
でも安定したセンス動作が期待できる。そして、出力バ
ッファの変化によるグランド・バウンスがセンスアンプ
１に悪影響を与えるアドレス変化後の期間には、スイッ
チをオフにして低い定電圧を出力するため、センスアン
プ１のノイズマージンを拡大することができる。この様
にスイッチをオン／オフ制御する信号としてはアドレス
遷移検出（ＡＴＤ）パルスが使用できる。
【０００９】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１はこの発明の基本構成図で、３は制御信号
によってオン／オフするスイッチ、Ｃはスイッチ３と直
列に接続されたコンデンサ、４はコンデンサＣと並列に
接続された定電圧素子、５は定電圧素子４の出力端子と
電源との間に接続されたプルアップ素子である。このプ
ルアップ素子５の抵抗値は一般に高く設定される。
明する。図１はこの発明の基本構成図で、３は制御信号
によってオン／オフするスイッチ、Ｃはスイッチ３と直
列に接続されたコンデンサ、４はコンデンサＣと並列に
接続された定電圧素子、５は定電圧素子４の出力端子と
電源との間に接続されたプルアップ素子である。このプ
ルアップ素子５の抵抗値は一般に高く設定される。
【００１０】この様に構成された定電圧回路で、スイッ
チ３がオフの定常状態には、出力電圧ＯＵＴは定電圧素
子４のクランプ機能によって定まる低い定電圧を保持し
ている。これに対し、制御信号ＣＴＬによってスイッチ
３がオンすると、コンデンサＣが充電を開始するため、
出力電圧ＯＵＴはスイッチ３及び定電圧素子４の直列合
成抵抗とコンデンサＣの容量によって決定される充電時
定数で徐々に上昇する。この場合の定常値は、スイッチ
３と定電圧素子４の抵抗分割比で決定される高い定電圧
である。一方、制御信号ＣＴＬによってスイッチ３をオ
フにすると、出力電圧ＯＵＴはコンデンサＣの放電に伴
い徐々に低下して、定電圧素子４のクランプ機能によっ
て決定される低い定電圧に復帰する。この場合の放電時
定数は、定電圧素子４の抵抗値とコンデンサＣの容量値
によって決定される。
チ３がオフの定常状態には、出力電圧ＯＵＴは定電圧素
子４のクランプ機能によって定まる低い定電圧を保持し
ている。これに対し、制御信号ＣＴＬによってスイッチ
３がオンすると、コンデンサＣが充電を開始するため、
出力電圧ＯＵＴはスイッチ３及び定電圧素子４の直列合
成抵抗とコンデンサＣの容量によって決定される充電時
定数で徐々に上昇する。この場合の定常値は、スイッチ
３と定電圧素子４の抵抗分割比で決定される高い定電圧
である。一方、制御信号ＣＴＬによってスイッチ３をオ
フにすると、出力電圧ＯＵＴはコンデンサＣの放電に伴
い徐々に低下して、定電圧素子４のクランプ機能によっ
て決定される低い定電圧に復帰する。この場合の放電時
定数は、定電圧素子４の抵抗値とコンデンサＣの容量値
によって決定される。
【００１１】図２は図１の構成を具体化したこの発明の
一実施例を示す回路図である。本例の定電圧回路では、
スイッチ３としてｐチャネルＭＯＳトランジスタＴＲ１
を用い、これをＡＴＤ（アドレス遷移検出）パルスで制
御する。また定電圧素子４にはゲート・ドレイン間をシ
ョートした２段のｎチャネルＭＯＳトランジスタＴＲ
２，ＴＲ３を用い、更にプルアップ素子５としては、ゲ
ートを接地したｐチャネルＭＯＳトランジスタＴＲ４を
用いている。プルアップ用のトランジスタＴＲ４は、オ
ン抵抗が極めて高くなるようにトランジスタサイズが設
定されている。これに対し、スイッチ用のトランジスタ
ＴＲ１のオン抵抗は小さく、また定電圧用のトランジス
タＴＲ２，ＴＲ３のオン抵抗は、その直列合成値がコン
デンサＣの充放電の時定数を適正にするように設定され
ている。
一実施例を示す回路図である。本例の定電圧回路では、
スイッチ３としてｐチャネルＭＯＳトランジスタＴＲ１
を用い、これをＡＴＤ（アドレス遷移検出）パルスで制
御する。また定電圧素子４にはゲート・ドレイン間をシ
ョートした２段のｎチャネルＭＯＳトランジスタＴＲ
２，ＴＲ３を用い、更にプルアップ素子５としては、ゲ
ートを接地したｐチャネルＭＯＳトランジスタＴＲ４を
用いている。プルアップ用のトランジスタＴＲ４は、オ
ン抵抗が極めて高くなるようにトランジスタサイズが設
定されている。これに対し、スイッチ用のトランジスタ
ＴＲ１のオン抵抗は小さく、また定電圧用のトランジス
タＴＲ２，ＴＲ３のオン抵抗は、その直列合成値がコン
デンサＣの充放電の時定数を適正にするように設定され
ている。
【００１２】図３は図２の定電圧回路の動作波形図であ
る。以下、この図を参照しながら動作を説明する。スイ
ッチ用のトランジスタＴＲ１はｐチャネル型であるか
ら、ＡＴＤパルスをＬ（ロー）レベルに落とすとオンに
なる。このトランジスタＴＲ１が時刻ｔ０でオンになる
と、コンデンサＣが充電を開始し、出力電圧ＯＵＴは徐
々に上昇する。このときの充電時定数はトランジスタＴ
Ｒ１のオン抵抗とコンデンサＣの値で決定される。ま
た、充電の最終値は、トランジスタＴＲ１，ＴＲ２，Ｔ
Ｒ３の抵抗分割比で決定される高い定電圧Ｖｃ１であ
る。
る。以下、この図を参照しながら動作を説明する。スイ
ッチ用のトランジスタＴＲ１はｐチャネル型であるか
ら、ＡＴＤパルスをＬ（ロー）レベルに落とすとオンに
なる。このトランジスタＴＲ１が時刻ｔ０でオンになる
と、コンデンサＣが充電を開始し、出力電圧ＯＵＴは徐
々に上昇する。このときの充電時定数はトランジスタＴ
Ｒ１のオン抵抗とコンデンサＣの値で決定される。ま
た、充電の最終値は、トランジスタＴＲ１，ＴＲ２，Ｔ
Ｒ３の抵抗分割比で決定される高い定電圧Ｖｃ１であ
る。
【００１３】これに対し、時刻ｔ１においてＡＴＤパル
スをＨ（ハイ）に戻すと、トランジスタＴＲ１がオフす
るので、コンデンサＣがトランジスタＴＲ２，ＴＲ３を
通して放電を開始する。この場合の放電時定数は、トラ
ンジスタＴＲ２，ＴＲ３の直列合成抵抗値とコンデンサ
Ｃによって決定される。また、この放電の最終値は、ト
ランジスタＴＲ２，ＴＲ３でクランプされる低い定電圧
Ｖｃ２である。図３の例では時刻ｔ２で放電が終了して
いる。
スをＨ（ハイ）に戻すと、トランジスタＴＲ１がオフす
るので、コンデンサＣがトランジスタＴＲ２，ＴＲ３を
通して放電を開始する。この場合の放電時定数は、トラ
ンジスタＴＲ２，ＴＲ３の直列合成抵抗値とコンデンサ
Ｃによって決定される。また、この放電の最終値は、ト
ランジスタＴＲ２，ＴＲ３でクランプされる低い定電圧
Ｖｃ２である。図３の例では時刻ｔ２で放電が終了して
いる。
【００１４】トランジスタＴＲ２，ＴＲ３でクランプさ
れる定電圧Ｖｃ２は、Ｃ.Ｔ.Ｓａｈの飽和特性の式から
次のように求めることができる。即ち、トランジスタＴ
Ｒ４のオン抵抗が非常に高い場合、トランジスタＴＲ３
のドレイン・ソース間電圧ＶDS3 、ゲート・ソース間電
圧ＶGS3 、スレッショルド電圧ＶTH3 の間には次の関係
がある（但し、ＫTR3 は定数である）。
れる定電圧Ｖｃ２は、Ｃ.Ｔ.Ｓａｈの飽和特性の式から
次のように求めることができる。即ち、トランジスタＴ
Ｒ４のオン抵抗が非常に高い場合、トランジスタＴＲ３
のドレイン・ソース間電圧ＶDS3 、ゲート・ソース間電
圧ＶGS3 、スレッショルド電圧ＶTH3 の間には次の関係
がある（但し、ＫTR3 は定数である）。
【００１５】
【数１】 ０≒ＫTR3 （ＶGS3 −ＶTH3 ）2 ∴ ＶDS3 ＝ＶTH3 （∵ ＶDS3 ＝ＶGS3 ）
【００１６】同様に、トランジスタＴＲ２については、
ＶDS2 ＝ＶTH2 が成り立つ。この場合、スレッショルド
電圧ＶTH2 は基板効果によりその値が上昇してしまうた
め、Ｖｃ２は次のようになる。
ＶDS2 ＝ＶTH2 が成り立つ。この場合、スレッショルド
電圧ＶTH2 は基板効果によりその値が上昇してしまうた
め、Ｖｃ２は次のようになる。
【００１７】
【数２】 ＶTH2 ＝ＶTH3 ＋｛√（ＶDS3 ）｝／２ ＝ＶTH3 ＋｛√（ＶTH3 ）｝／２ ∴ Ｖｃ２＝ＶDS3 ＋ＶDS2 ＝２ＶTH3 ＋｛√（ＶTH3 ）｝／２
【００１８】この発明では、コンデンサＣによる充放電
回路を付加して、出力電圧ＯＵＴをアナログ的に（緩慢
に）変化させている。この様にする利点は次の通りであ
る。即ち、図２の回路でコンデンサＣを用いないとした
ら、出力電圧ＯＵＴはＡＴＤ信号に同期してデジタル的
に変化する。単に、出力電圧ＯＵＴをＶｃ１，Ｖｃ２で
切替えるのであれば、これでも良い。
回路を付加して、出力電圧ＯＵＴをアナログ的に（緩慢
に）変化させている。この様にする利点は次の通りであ
る。即ち、図２の回路でコンデンサＣを用いないとした
ら、出力電圧ＯＵＴはＡＴＤ信号に同期してデジタル的
に変化する。単に、出力電圧ＯＵＴをＶｃ１，Ｖｃ２で
切替えるのであれば、これでも良い。
【００１９】ところが、この様なデジタル的な電圧変化
を導入すると、高電圧Ｖｃ１から低電圧Ｖｃ２への切替
が出力バッファの変化より遅れてしまうと、ノイズによ
る誤動作を引き起こす。逆に、高電圧Ｖｃ１から低電圧
Ｖｃ２への切替が出力バッファの変化より早すぎると、
高速動作に適さない。したがって、コンデンサＣを用い
ないデジタル切替方式の場合は、切替タイミングの設定
が難しい。これに対し、この発明のように、アナログ的
に電圧変化させる場合は、切替時期のタイミング設定が
容易である。
を導入すると、高電圧Ｖｃ１から低電圧Ｖｃ２への切替
が出力バッファの変化より遅れてしまうと、ノイズによ
る誤動作を引き起こす。逆に、高電圧Ｖｃ１から低電圧
Ｖｃ２への切替が出力バッファの変化より早すぎると、
高速動作に適さない。したがって、コンデンサＣを用い
ないデジタル切替方式の場合は、切替タイミングの設定
が難しい。これに対し、この発明のように、アナログ的
に電圧変化させる場合は、切替時期のタイミング設定が
容易である。
【００２０】尚、この発明は図２の実施例に限定される
ものではなく、図１の基本構成に含まれる回路形式であ
れば、使用する素子の種類や、素子数の制限はない。ま
た、実施例では、制御信号としてＡＴＤ信号を用いた
が、同様の制御信号であっても構わない。さらには、セ
ンスアンプの定電流制御以外にも、定電圧を２段階に切
替える必要のある回路部分に適用することが可能であ
る。
ものではなく、図１の基本構成に含まれる回路形式であ
れば、使用する素子の種類や、素子数の制限はない。ま
た、実施例では、制御信号としてＡＴＤ信号を用いた
が、同様の制御信号であっても構わない。さらには、セ
ンスアンプの定電流制御以外にも、定電圧を２段階に切
替える必要のある回路部分に適用することが可能であ
る。
【００２１】
【発明の効果】以上述べたようにこの発明によれば、出
力開始直後には高く、やがて低い値に低下して一定値を
保つ特性の定電圧を、アナログ的変化をもって出力する
ことができる。
力開始直後には高く、やがて低い値に低下して一定値を
保つ特性の定電圧を、アナログ的変化をもって出力する
ことができる。
【図１】 この発明の基本構成図である。
【図２】 この発明の一実施例を示す回路図である。
【図３】 図２の動作波形図である。
【図４】 センスアンプの定電流制御系の構成図であ
る。
る。
【図５】 従来の定電圧回路の出力特性図である。
１…センスアンプ、２…定電圧回路、３…スイッチ、４
…定電圧素子、５…プルアップ素子。
…定電圧素子、５…プルアップ素子。
Claims (1)
- 【請求項１】 制御信号によってオン／オフするスイッ
チと、 このスイッチと直列に接続されたコンデンサと、 このコンデンサと並列に接続された定電圧素子と、 この定電圧素子の出力端子と電源との間に接続されたプ
ルアップ素子とを備えることを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20849192A JP2836394B2 (ja) | 1992-07-13 | 1992-07-13 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20849192A JP2836394B2 (ja) | 1992-07-13 | 1992-07-13 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635554A JPH0635554A (ja) | 1994-02-10 |
| JP2836394B2 true JP2836394B2 (ja) | 1998-12-14 |
Family
ID=16557045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20849192A Expired - Fee Related JP2836394B2 (ja) | 1992-07-13 | 1992-07-13 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836394B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5476642B2 (ja) * | 2009-12-02 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1992
- 1992-07-13 JP JP20849192A patent/JP2836394B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0635554A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581206A (en) | Power level detection circuit | |
| US6822493B2 (en) | Voltage detection circuit, power-on/off reset circuit, and semiconductor device | |
| KR950014093B1 (ko) | 반도체 메모리장치 | |
| JP3076300B2 (ja) | 出力バッファ回路 | |
| KR950001430B1 (ko) | 전류 감지 증폭 회로 | |
| JPS62234418A (ja) | パワ−アツプリセツト回路 | |
| US6278638B1 (en) | Pulse generator circuit and semiconductor memory provided with the same | |
| JPH0241838B2 (ja) | ||
| KR980011453A (ko) | 출력버퍼회로 | |
| KR920003440B1 (ko) | 중간전위생성회로 | |
| US5469090A (en) | Transistor circuit for holding peak/bottom level of signal | |
| US20040135558A1 (en) | Start-up circuit | |
| US4982117A (en) | Address transition detector circuit | |
| KR100376897B1 (ko) | 센스 증폭기 | |
| US4594518A (en) | Voltage level sensing circuit | |
| JP2836394B2 (ja) | 定電圧回路 | |
| US6351109B1 (en) | Integrated circuit | |
| US6215708B1 (en) | Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness | |
| KR960012789B1 (ko) | 부트스트랩 회로 | |
| US20010035779A1 (en) | Low-noise buffer circuit | |
| US4933627A (en) | Constant voltage generating circuit for selectively generating a constant voltage at a high-speed | |
| US20020000840A1 (en) | Sense amplifier with extended supply voltage range | |
| EP0343872A2 (en) | CMOS power-on reset circuit | |
| JP2990065B2 (ja) | センスアンプ回路 | |
| JPS6129496A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091009 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101009 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111009 |
|
| LAPS | Cancellation because of no payment of annual fees |