JP2990065B2 - センスアンプ回路 - Google Patents

センスアンプ回路

Info

Publication number
JP2990065B2
JP2990065B2 JP16790996A JP16790996A JP2990065B2 JP 2990065 B2 JP2990065 B2 JP 2990065B2 JP 16790996 A JP16790996 A JP 16790996A JP 16790996 A JP16790996 A JP 16790996A JP 2990065 B2 JP2990065 B2 JP 2990065B2
Authority
JP
Japan
Prior art keywords
voltage
gate
sense amplifier
transistor
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16790996A
Other languages
English (en)
Other versions
JPH1011973A (ja
Inventor
貴範 山口
晃二 横澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP16790996A priority Critical patent/JP2990065B2/ja
Publication of JPH1011973A publication Critical patent/JPH1011973A/ja
Application granted granted Critical
Publication of JP2990065B2 publication Critical patent/JP2990065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体記憶装置に用
いるセンスアンプに関し、特に電圧センス型のセンスア
ンプ回路に関する。
【0002】
【従来の技術】従来、かかるセンスアンプ回路は、メモ
リセルに接続されるビット線の電圧の変化を検出するこ
とにより、セル情報を読み出すように構成されている。
【0003】図6は従来の一例を示すセンスアンプ回路
図である。図6に示すように、かかるセンスアンプ回路
9aは、ソースを電源端子1に接続し、ドレインをメモ
リセル10より引き出されたビット線11に接続する
(節点f)とともに、ゲートにはプリチャージ制御端子
4Aからのプリチャージ反転信号を供給されるプリチャ
ージ用のPMOSトランジスタP1と、ビット線11
(節点f)の電圧およびプリチャージ制御端子4Bから
のプリチャージ信号を供給され、それらのNOR論理を
とるNORゲート5と、このNORゲート5の出力を反
転させて出力端子3に出力する出力バッファとしてのイ
ンバータ6とで構成される。
【0004】図7は図6における接点fおよび出力端子
の電圧特性図である。図7に示すように、ここではセン
スアンプ回路9aのプリチャージ期間(0〜t1)とリ
ード期間(t2)における節点fの電圧特性および出力
端子3の電圧特性を示す。なお、リード期間は、プリチ
ャージ期間からつぎのプリチャージ期間までであり、時
刻t2は出力電圧が約10%になる時点である。
【0005】まず、プリチャージ期間中、PMOSP1
のゲートに入力されるプリチャージ反転信号が「ロー」
レベルであるため、PMOSP1はオンし、節点fの電
位は電源端子1の電位にまでチャージされる。また、こ
のとき位相が逆になっているプリチャージ信号が「ハ
イ」レベルであるため、それを一方の入力とするNOR
ゲート5の出力は「ロー」レベルに固定され、その結果
出力端子3の電位は、「ハイ」レベルに固定される。
【0006】次に、リード期間中、節点fの電位はゆっ
くりと下降する。すなわち、プリチャージ期間中、PM
OSP1により節点fに供給された電荷がメモリセル1
0を介して接地端子(図示省略)にディスチャージされ
るような場合、メモリセル10の電流能力が低いこと
と、ビット線11に付加される寄生容量の影響とで、節
点電位は非常にゆっくりした速度で下降する。また、節
点fに供給された電荷がメモリセル10を介して接地端
子にディスチャージされないような場合は、ビット線1
1の電位が変化しないので、出力端子3の電位は、「ハ
イ」レベルに固定されたままである。このため、センス
アンプ回路9aの出力端子3の電位は、節点fの電位が
NORゲート5の論理しきい値電圧(電源電圧と接地電
圧のほぼ中間の電圧)を切ったところで「ハイ」レベル
から「ロー」レベルへ変化する。
【0007】
【発明が解決しようとする課題】上述した従来のセンス
アンプ回路は、ビット線の変化を直接検出しているが、
このビット線の電圧変化は非常に低速であるため、ビッ
ト線の電圧変化を受けて出力端子の電圧が反転するまで
には、長時間がかかってしまう。
【0008】この読み出し時間の短縮、すなわち読み出
しスピードを早めるためには、NORゲートの論理しき
い値電圧を電源端子の電圧に近ずけるという方法をとる
か、あるいはプリチャージレベルを抑えて論理しきい値
電圧を切るまでの時間を短かくするという方法が考えら
れる。
【0009】しかし、前者の方法を採ると、ビット線に
のった僅なノイズで出力端子のレベルが反転する恐れが
あり、また後者の方法では、チャージシェアの問題が発
生する。この後者のチャージシェアの問題を回避するた
めに、回路が複雑になるという問題が生じてしまう。
【0010】すなわち、高速動作を行わせるため、チャ
ージシェア防止回路をPMOSとNMOSで形成した例
が知られている。これによれば、ビット線をNMOSを
用い、VDD(電源電圧)−VTN(しきい値電圧)に
プリチャージするとともに、PMOSとNMOSの接続
点(ここに、センスアンプが接続される。)は、VDD
までプリチャージされる。このような回路において、何
らかの原因により、ビット線がVDD−VTNの電位ま
でプリチャージされなかった場合で、しかもNMOSを
駆動するビット線選択信号が「ハイ」になったときに
は、PMOSとNMOSの接続点は、急激に変化し、セ
ンスアンプの出力が変化してしまう。これを避けるため
に、PMOSとNMOS間に中間電圧で駆動される別の
NMOSを接続する回路などが考えられるが、このよう
な場合には、回路が複雑になってしまう。
【0011】したがって、従来のセンスアンプ回路で
は、いずれにしても、読み出しの高速化およびノイズマ
ージンの向上を同時に満足させることはできないという
欠点がある。
【0012】本発明の目的は、かかる読み出しの高速化
と、ノイズマージンの向上とを同時に満足させることの
できるセンスアンプ回路を提供することにある。
【0013】
【課題を解決するための手段】本発明のセンスアンプ回
路は、メモリセルに記憶された情報を読み出して出力す
るセンスアンプ回路において、前記メモリセルのビット
線に一端を接続したスイッチング手段と、電源端子およ
び前記スイッチング手段の他端間に接続され且つプリチ
ャージ信号によって駆動されるプリチャージ回路と、前
記ビット線の電圧を入力し、前記プリチャージ信号によ
って前記スイッチング手段のしきい値電圧を制御するし
きい値制御回路と、前記スイッチング手段の他端の電圧
および前記プリチャージ信号の論理をとることにより、
前記ビット線の電圧を感知してセンス出力とする出力ゲ
ート部とを有して構成される。
【0014】また、本発明のセンスアンプ回路における
前記スイッチング手段は、前記メモリセルのビット線に
ソースを接続し且つ前記出力ゲート部の一方の入力にド
レインを接続するとともに、前記しきい値制御回路の出
力をゲートに供給されるNMOSトランジスタで形成さ
れる。
【0015】また、本発明のセンスアンプ回路における
前記プリチャージ回路は、ゲートに前記プリチャージ信
号を供給されるPMOSもしくはNMOSトランジスタ
で形成し、前記プリチャージ信号により前記ビット線を
電源電圧にまでプリチャージする。
【0016】また、本発明のセンスアンプ回路における
前記しきい値制御回路は、前記電源端子に共にソースを
接続し且つドレインを共通接続した第1および第2のP
MOSトランジスタと、前記第1および第2のPMOS
トランジスタの前記ドレインにソースを接続し且つドレ
インを前記スイッチング手段への制御出力とする第3の
PMOSトランジスタと、ドレインを前記第3のPMO
Sトランジスタの前記ドレインに接続した第1のNMO
Sトランジスタと、前記第1のNMOSトランジスタの
ソースに共にドレインを接続し且つソースを共通接続し
て接地した第2および第3のNMOSトランジスタとで
形成し、前記第1,第3のPMOSトランジスタおよび
前記第1,第2のNMOSトランジスタの各ゲートに前
記ビット線の電圧を入力し、前記第1のPMOSトラン
ジスタおよび前記第3のNMOSトランジスタの各ゲー
トに前記プリチャージ信号を入力する。
【0017】また、本発明のセンスアンプ回路における
前記しきい値制御回路は、前記電源端子および接地間に
直列接続した第1乃至第3の抵抗素子と、前記第1,第
2の抵抗素子の接続点に一端を接続するとともに、ゲー
トに第1のプリチャージ信号を供給されてオン・オフを
制御される第1のスイッチング用MOSトランジスタ
と、前記第2,第3の抵抗素子の接続点に一端を接続し
且つ他端を前記第1のスイッチング用MOSトランジス
タの他端に接続するとともに、ゲートに前記第1のプリ
チャージ信号とは反転した第2のプリチャージ信号を供
給することによりオン・オフを制御される第2のスイッ
チング用MOSトランジスタと、前記第1,第2のスイ
ッチング用MOSトランジスタの共通接続した他端の電
圧および前記ビット線の電圧を比較するコンパレータと
で形成し、前記第1,第2のプリチャージ信号によって
前記第1乃至第3の抵抗素子の接続点のうちのいずれか
の接続点の電圧を選択するように形成することもでき
る。
【0018】さらに、本発明のセンスアンプ回路におけ
る前記出力ゲート部は、前記スイッチング手段の他端の
電圧および前記プリチャージ信号のNOR論理をとるN
ORゲートと、そのNORゲートの出力を反転する出力
バッファとしてのインバータとで形成される。
【0019】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0020】図1は本発明の一実施の形態を説明するた
めのセンスアンプ回路図である。図1に示すように、本
実施の形態のセンスアンプ回路は、メモリセル10に記
憶された情報を読み出すにあたり、そのビット線11に
ソースを接続したスイッチング用NMOSN1と、電源
端子1およびスイッチング用NMOSN1のドレインに
ソース,ドレインを接続し、ゲートにプリチャージ信号
端子4Aからのプリチャージ反転信号を入力されるプリ
チャージ用PMOSP1と、ビット線11の電圧を入力
し、プリチャージ反転信号によってスイッチング用NM
OSN1のしきい値電圧を制御するしきい値制御回路8
と、スイッチング用NMOSN1のドレイン電圧および
プリチャージ信号端子4Bからのプリチャージ信号のN
OR論理および反転論理をとることにより、ビット線1
1の電圧を感知してセンス出力とする出力ゲート機能を
備えた2入力NORゲート5およびインバータ6とを備
えている。
【0021】特に、スイッチング用NMOSN1は、ド
レインをNORゲート5の一方に接続するとともに、ゲ
ートにはしきい値制御回路8の出力(OUT)を供給さ
れる。また、プリチャージ用PMOSP1は、プリチャ
ージ反転信号によりビット線11を電源電圧にまでプリ
チャージする素子である。なお、このPMOSP1は、
NMOSトランジスタを用いることもでき、そのときに
は、ゲートに供給されるプリチャージ反転信号をさらに
反転させればよい。
【0022】図2は図1に示すしきい値制御回路の具体
的回路図である。図2に示すようにこのしきい値制御回
路8は、電源端子1に共にソースを接続し、ドレインを
共通接続するとともに、ゲートにはそれぞれ入力電圧I
N(ビット線11)およびプリチャージ信号端子4Aか
らのプリチャージ反転信号を供給されるPMOSP2,
P4と、これらPMOSP2,P4のドレインにソース
を接続し、ドレインを前述したスイッチング用NMOS
N1のゲートへの制御出力(OUT)とするとともに、
ゲートには入力電圧INを供給されるPMOSP3と、
ドレインをこのPMOSP3のドレイン、すなわち出力
OUTに接続し、ゲートには入力電圧INを供給される
NMOSN2と、このNMOSN2のソースに共にドレ
インを接続し、ソースを共通接続して接地端子2へ接続
するとともに、ゲートにはそれぞれ入力電圧INおよび
プリチャージ反転信号を供給されるNMOSN3,N4
とで形成している。
【0023】図3は図1における各節点およびしきい値
制御回路出力の電圧特性図である。図3に示すように、
プリチャージ期間、すなわちプリチャージ信号端子4A
からのプリチャージ反転信号が「ロー」レベルの間、P
MOSP1がオンとなり、節点aの電位は電源電圧にま
でプリチャージされる。また、しきい値制御回路8の出
力OUTは、このプリチャージ反転信号によって「ハ
イ」レベルとなるため、NMOSN1がオンとなり、節
点bの電位も昇圧される。しかし、この節点bの電位が
上昇し、プリチャージ反転信号によってしきい値制御回
路8の論理しきい値電圧がHレベル以上になると、その
出力OUTはローになる。このため、スイッチング用M
OSN1はオフ状態になり、節点bのプリチャージは終
了する。
【0024】ついで、リード期間、すなわちプリチャー
ジ信号端子4Aからのプリチャージ反転信号が「ロー」
レベルから「ハイ」に切り替わると、メモリセル10に
よりビット線11の電荷が接地端子2へディスチャージ
を開始する。このため、節点bの電位は次第に下降して
いくと同時に、しきい値制御回路8の論理しきい値電圧
は「ロー」レベルに切り替わる。このリード開始直後の
節点aの電位は電源電位であるが、プリチャージ反転信
号が「ハイ」レベルであり、また節点bの電位はプリチ
ャージ反転信号によって論理しきい値制御回路8の論理
しきい値電圧(Lレベル)以上であるため、センスアン
プ回路9の出力端子3は「ハイ」のままである。しか
し、節点bの電位が下降し、プリチャージ反転信号によ
って論理しきい値制御回路8の論理しきい値電圧(Lレ
ベル)以下になると、論理しきい値制御回路8の出力端
子OUTが「ハイ」になり、NMOSN1がオン状態に
なる。しかるに、節点aの寄生容量はビット線11の寄
生容量に比べて非常に小さいため、節点aの電位は節点
bの電位まで急峻に下降する。
【0025】要するに、2入力NORゲート5の論理し
きい値電圧を、論理しきい値電圧可変Hレベルと論理し
きい値電圧可変Lレベルの中間に設計しておけば、ビッ
ト線11の電位はNORゲート5の論理しきい値電圧付
近で変化することになるので、メモリセル10からの高
速読み出しを実現したセンスアンプ動作が可能になる。
【0026】図4は図1に示すしきい値制御回路の別の
具体的回路図である。図4に示すように、本実施の形態
におけるしきい値制御回路8は、電源端子1および接地
2間に直列接続した第1〜第3の抵抗素子R1〜R3
と、第1,第2の抵抗素子R1,R2の接続点にソース
を接続するとともに、ゲートに制御端子4Aからのプリ
チャージ反転信号を供給されてオン・オフを制御される
スイッチング用MOSP5と、第2,第3の抵抗素子R
2,R3の接続点にソースを接続し且つドレインをスイ
ッチング用MOSP5のドレインに接続するとともに、
ゲートに制御端子4Bよりプリチャージ反転信号とは逆
相のプリチャージ信号を供給することによりオン・オフ
を制御されるスイッチング用MOSP6と、これらスイ
ッチング用MOSP5,P6の共通接続したドレインを
反転入力端子(+)に且つビット線11に接続した入力
INを非反転入力端子(−)に接続し、ドレイン電圧と
ビット線11の電圧を比較するコンパレータ12とで形
成している。これらプリチャージ反転信号およびプリチ
ャージ信号によって、PMOSP5あるいはP6をオン
させることにより、抵抗素子R1〜R3の接続点d,e
のうちのいずれかの接続点の電圧を選択し、コンパレー
タ12でビット線11の電圧と比較させることにある。
【0027】図5は図4におけるIN,OUTの各電圧
特性図である。図5に示すように、この論理しきい値制
御回路8において、制御端子4Aをロー、制御端子4B
をハイにして入力端子INの電位を徐々に上昇させて行
く。IN端子の電位が節点dの電位まで上昇すると、コ
ンパレータ12の出力OUTの電位は反転する。すなわ
ち、具体的に図5中でIN端子の電圧が45度の直線に
示すように、0からd点まで上昇していったとき、d点
に達した途端に0Vになる。
【0028】一方、制御端子4Aをハイ、制御端子4B
をローにして入力端子INの電位を徐々に下降させて行
く。この場合、IN端子の電位が節点eの電位まで下降
すると、コンパレータ12の出力OUTの電位は反転す
る。つまり、コンパレータ12の正転入力端子の電位を
プリチャージ信号で制御することにより、ヒステリシス
特性を持たせている。
【0029】これら節点d,eの電位を論理しきい値電
圧可変のHレベル,Lレベルに設定すれば、前述した図
2のプリチャージ信号によって論理しきい値電圧を制御
する論理しきい値制御回路8と同等の結果を得ることが
できる。
【0030】かかるコンパレータ12について、より具
体的に言えば、プリチャージ期間とリード期間とで、節
点cの電圧を変えることにより、IN端子電圧に対する
OUT端子電圧を変えることができるので、、スイッチ
ング用NMOSN1のスイッチングタイミングを変える
ことができる。
【0031】
【発明の効果】以上説明したように、本発明のセンスア
ンプ回路は、プリチャージ信号によってスイッチング用
NMOSのしきい値電圧を制御するしきい値制御回路を
設けることにより、ビット線のプリチャージレベルを下
げることができるので、メモリセルの読み出しスピード
を高速化でき、しかもしきい値制御回路の「ハイ」側と
「ロウ」側の論理しきい値の電圧差をノイズマージンと
することができるので、ノイズマージンの向上した安定
動作を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態を説明するためのセンス
アンプ回路図である。
【図2】図1に示すしきい値制御回路の具体的回路図で
ある。
【図3】図1における各節点およびしきい値制御回路出
力の電圧特性図である。
【図4】図1に示すしきい値制御回路の別の具体的回路
図である。
【図5】図4におけるIN,OUT各電圧特性図であ
る。
【図6】従来の一例を示すセンスアンプ回路図である。
【図7】図6における接点fおよび出力端子の電圧特性
図である。
【符号の説明】
1 電源端子 2 GND端子 3 出力端子 4,4A,4B 制御端子 5 NORゲート 6 出力バッファ(インバータ) 8 しきい値制御回路 9 センスアンプ回路 12 コンパレータ P1〜P6 PチャネルMOSトランジスタ(PMO
S) N1〜N4 NチャネルMOSトランジスタ(NMO
S)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−224197(JP,A) (58)調査した分野(Int.Cl.6,DB名) G11C 11/34 G11C 17/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 メモリセルに記憶された情報を読み出し
    て出力するセンスアンプ回路において、前記メモリセル
    のビット線に一端を接続したスイッチング手段と、電源
    端子および前記スイッチング手段の他端間に接続され且
    つプリチャージ信号によって駆動されるプリチャージ回
    路と、前記ビット線の電圧を入力し、前記プリチャージ
    信号によって前記スイッチング手段のしきい値電圧を制
    御するしきい値制御回路と、前記スイッチング手段の他
    端の電圧および前記プリチャージ信号の論理をとること
    により、前記ビット線の電圧を感知してセンス出力とす
    る出力ゲート部とを有することを特徴とするセンスアン
    プ回路。
  2. 【請求項2】 前記スイッチング手段は、前記メモリセ
    ルのビット線にソースを接続し且つ前記出力ゲート部の
    一方の入力にドレインを接続するとともに、前記しきい
    値制御回路の出力をゲートに供給されるNMOSトラン
    ジスタで形成した請求項1記載のセンスアンプ回路。
  3. 【請求項3】 前記プリチャージ回路は、ゲートに前記
    プリチャージ信号を供給されるPMOSもしくはNMO
    Sトランジスタで形成し、前記プリチャージ信号により
    前記ビット線を電源電圧にまでプリチャージする請求項
    1記載のセンスアンプ回路。
  4. 【請求項4】 前記しきい値制御回路は、前記電源端子
    に共にソースを接続し且つドレインを共通接続した第1
    および第2のPMOSトランジスタと、前記第1および
    第2のPMOSトランジスタの前記ドレインにソースを
    接続し且つドレインを前記スイッチング手段への制御出
    力とする第3のPMOSトランジスタと、ドレインを前
    記第3のPMOSトランジスタの前記ドレインに接続し
    た第1のNMOSトランジスタと、前記第1のNMOS
    トランジスタのソースに共にドレインを接続し且つソー
    スを共通接続して接地した第2および第3のNMOSト
    ランジスタとで形成し、前記第1,第3のPMOSトラ
    ンジスタおよび前記第1,第2のNMOSトランジスタ
    の各ゲートに前記ビット線の電圧を入力し、前記第1の
    PMOSトランジスタおよび前記第3のNMOSトラン
    ジスタの各ゲートに前記プリチャージ信号を入力する請
    求項1記載のセンスアンプ回路。
  5. 【請求項5】 前記しきい値制御回路は、前記電源端子
    および接地間に直列接続した第1乃至第3の抵抗素子
    と、前記第1,第2の抵抗素子の接続点に一端を接続す
    るとともに、ゲートに第1のプリチャージ信号を供給さ
    れてオン・オフを制御される第1のスイッチング用MO
    Sトランジスタと、前記第2,第3の抵抗素子の接続点
    に一端を接続し且つ他端を前記第1のスイッチング用M
    OSトランジスタの他端に接続するとともに、ゲートに
    前記第1のプリチャージ信号とは反転した第2のプリチ
    ャージ信号を供給することによりオン・オフを制御され
    る第2のスイッチング用MOSトランジスタと、前記第
    1,第2のスイッチング用MOSトランジスタの共通接
    続した他端の電圧および前記ビット線の電圧を比較する
    コンパレータとで形成し、前記第1,第2のプリチャー
    ジ信号によって前記第1乃至第3の抵抗素子の接続点の
    うちのいずれかの接続点の電圧を選択する請求項1記載
    のセンスアンプ回路。
  6. 【請求項6】 前記出力ゲート部は、前記スイッチング
    手段の他端の電圧および前記プリチャージ信号のNOR
    論理をとるNORゲートと、そのNORゲートの出力を
    反転する出力バッファとしてのインバータとで形成した
    請求項1記載のセンスアンプ回路。
JP16790996A 1996-06-27 1996-06-27 センスアンプ回路 Expired - Fee Related JP2990065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16790996A JP2990065B2 (ja) 1996-06-27 1996-06-27 センスアンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16790996A JP2990065B2 (ja) 1996-06-27 1996-06-27 センスアンプ回路

Publications (2)

Publication Number Publication Date
JPH1011973A JPH1011973A (ja) 1998-01-16
JP2990065B2 true JP2990065B2 (ja) 1999-12-13

Family

ID=15858306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16790996A Expired - Fee Related JP2990065B2 (ja) 1996-06-27 1996-06-27 センスアンプ回路

Country Status (1)

Country Link
JP (1) JP2990065B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409841B (zh) * 2021-06-30 2023-08-04 芯天下技术股份有限公司 一种基准电流产生电路、方法、电子设备及测试工装

Also Published As

Publication number Publication date
JPH1011973A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US6181591B1 (en) High speed CAM cell
US5698994A (en) Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
KR950001430B1 (ko) 전류 감지 증폭 회로
US5517142A (en) Output buffer with a reduced transient bouncing phenomenon
JP3202481B2 (ja) 半導体集積回路
JPH10188585A (ja) 不揮発性半導体記憶装置とその定電圧発生回路
KR100567497B1 (ko) 버스 인터페이스 회로 및 리시버 회로
KR980011453A (ko) 출력버퍼회로
US4982117A (en) Address transition detector circuit
JPH04238197A (ja) センスアンプ回路
JP2968826B2 (ja) カレントミラー型増幅回路及びその駆動方法
JP3110407B2 (ja) 半導体記憶装置
JPH0344400B2 (ja)
JP2990065B2 (ja) センスアンプ回路
US5742558A (en) Semiconductor memory device for plurality of ranges of power supply voltage
JPH04212783A (ja) メモリバスのプリチャージ回路
JP3313383B2 (ja) 読み出し専用記憶装置
US6353560B1 (en) Semiconductor memory device
JPH07134896A (ja) 半導体メモリ装置のバッファ回路
JP3255158B2 (ja) 半導体集積回路
US5831908A (en) Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
JP2604873B2 (ja) センスアンプ回路
JP2845645B2 (ja) 半導体メモリ装置
JP2895500B2 (ja) Mos型出力バッファ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990921

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees