JPH06290266A - 画像合成回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、画像合成処理に関して、フィール
ド中の任意の領域でのディゾルブの処理という高機能な
ディゾルブ処理を実現することを目的とする。 【構成】 ２種類の画像をそれぞれ記憶する画像メモリ
１１と画像メモリ１２の合成の割合をディゾルブ処理時
の割合（１４からの出力）にするかディゾルブ処理時以
外の割合（１５からの出力）にするかを、フィールド毎
の制御信号に加えて画像メモリ１６からの画素毎の１ビ
ットの信号により合成割合生成部１３で画素毎に決定し
その割合に基づいて合成演算部１７で合成演算を行う。 【効果】 合成の割合を画素毎に指定できるので、フィ
ールド中の任意の領域でのディゾルブ処理が実現でき、
また、ディゾルブ処理中、画像メモリ１５からの信号に
基づいてディゾルブ処理の方向をも制御できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディゾルブ処理を行な
う画像合成回路に関するものである。

【０００２】

【従来の技術】図２に、従来の画像合成回路を示す。太
線で示した部分は信号が複数ビットで構成されることを
示す。

【０００３】図２において、画像メモリ２１および画像
メモリ２２は、２種類の画像を記憶する画像メモリ、２
３は画像合成の割合を生成するセレクタである。２４は
ディゾルブ処理時の合成の割合をフィールド毎に与える
カウンタ、２５はディゾルブ処理時以外の合成の割合を
画素毎に与える画像メモリである。２６はセレクタ２３
の選択信号をフィールド毎に出力する制御部、また、２
７は画像合成の演算を画像メモリ２１、２２、セレクタ
２３からの値に基づいて画素毎に行う部分である。

【０００４】画像合成演算部２７についてさらに詳しく
説明する。２７１、２７２は乗算器、２７３は乗算器２
７２への入力データに対して前処理を行なう前処理部で
ある。具体的には、セレクタ２３からの出力データＸを
入力として、１−Ｘを出力とする処理を行なう。２７４
は乗算器２７１および２７２の出力を加算する加算器で
ある。

【０００５】以上のように構成された従来の画像合成回
路において、合成演算部２７より合成後の画像データが
画素毎に出力されるが、セレクタ２３への選択信号は制
御部２６よりフィールド毎に出力されるので、ディゾル
ブ処理を行うか否かはフィールド毎に制御される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、セレクタ２３への選択信号がフィール
ド毎にしか出力されないため、ディゾルブ処理を行うか
否かをフィールド毎にしか制御できず、同一フィールド
内のある領域だけでディゾルブ処理を行うことができな
かった。すなわち、画素単位でのディゾルブ制御が不可
能であった。

【０００７】本発明は上記のような従来の問題点を解決
し、画素単位でのディゾルブ制御という、より高機能な
ディゾルブ処理を実現することを目的とする。

【０００８】

【課題を解決するための手段】この目的を達成するため
に本発明の画像合成回路は、ディゾルブ処理時の合成の
割合と、ディゾルブ処理時以外の合成の割合のうちの一
方の選択のために、画素毎の１ビットの信号を与える手
段を有している。

【０００９】

【作用】この構成により、ディゾルブ処理を行うか否か
が画素毎に選択でき、したがってディゾルブ処理をフィ
ールド中の任意の領域で行うことができ、高機能なディ
ゾルブ処理が実現できる。

【００１０】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は、本発明の一実施例の画像合
成回路を示す。図１の構成は、画像信号の入力手段であ
る画像メモリ１１、１２、ディゾルブ時および非ディゾ
ルブ時それぞれの合成の割合を生成する手段であるカウ
ンタ１４、画像メモリ１５および画像の合成演算部１７
については図２と同じである。したがって、以上の部分
についての説明はここでは省略する。

【００１１】図２と異なるのは、図２の、画像合成の割
合をフィールド毎に選択する選択信号を与える制御部２
６とこの選択信号を受けて選択処理をフィールド毎に行
うセレクタ２３の部分が、図１ではディゾルブ処理を行
うか否かの選択に用いる１ビットの信号を画素毎に保持
している画像メモリ１６と、フィールド毎の制御信号を
受けてディゾルブ処理に関する１ビットの制御信号をフ
ィールド毎に出力するデコード部１８と、画像メモリ１
６からの信号およびデコード部１８からの制御信号を受
けて、ディゾルブ処理時の合成の割合を与えるカウンタ
１４からの出力あるいはディゾルブ処理時以外の合成の
割合を与える画像メモリ１５からの出力のうちのいずれ
かを選択する合成割合生成部１３になっているところで
ある。

【００１２】以上のように構成された本実施例の画像合
成回路について、以下その動作を説明する。まず、画像
メモリ１１および１２からの信号と合成割合生成部１３
からの信号に基づいて、２種類の画像の合成が画素毎に
合成演算部１７で行われる。本実施例においては、合成
の割合としてカウンタ１４からの出力を選択する（ディ
ゾルブ処理時）か、画像メモリ１５からの出力を選択す
る（ディゾルブ処理時以外）かが、フィールド毎の制御
信号だけでなく、これに画像メモリ１６からの画素毎の
１ビットの信号の情報をも加えたうえで選択されるの
で、ディゾルブ処理を行うか否かを画素単位で指定でき
ることになる。この選択の具体的な様子を（表１）に示
す。

【００１３】

【表１】

【００１４】（表１）において、Ａはデコード部１８か
らのフィールド毎の制御信号、Ｂは画像メモリ１６から
の画素毎の信号を表している。このようにＡ、Ｂが共に
１の時だけ合成の割合としてカウンタ１４からの出力が
選択されディゾルブ処理を行い、それ以外の場合は画像
メモリ１５からの出力が選択されディゾルブ処理は行わ
ない。したがって、Ａ＝１のフィールドにおいては画像
メモリ１６からの信号Ｂによってディゾルブ処理を行う
か否かを画素毎に指定でき、したがってフィールド中の
任意の領域でディゾルブ処理を実現できる。

【００１５】また、ディゾルブ処理に関してディゾルブ
の方向をも画素毎に制御できる。具体的には、Ａ＝Ｂ＝
１の時、すなわちディゾルブを行う時、画像メモリ１５
からの出力に従って（表２）のようにディゾルブの方向
が決定される。

【００１６】

【表２】

【００１７】（表２）において、Ｃは画像メモリ１５か
らの出力のＭＳＢを表す。（表２）に示すように、Ｃが
０の時は画像メモリ１１に記憶された画像から画像メモ
リ１２に記憶された画像へのディゾルブ処理がなされ、
Ｃが１の時はその逆方向のディゾルブ処理が行なわれ
る。このようにして、ディゾルブ処理の領域のみならず
方向をも画素毎に制御できる。

【００１８】

【発明の効果】以上のように、本発明の画像合成回路で
は、画像の合成の割合を選択するための１ビットの信号
を画素毎に与える入力手段を備えることにより、フィー
ルド中の任意の領域でのディゾルブ処理が可能となり、
またそのディゾルブの方向をも画素毎に指定できる。こ
のように、回路規模のわずかな増大により高機能のディ
ゾルブ処理が実現でき実用上きわめて有利なものであ
る。

【図面の簡単な説明】

【図１】本発明の一実施例における画像合成回路のブロ
ック図

【図２】従来の画像合成回路のブロック図

【符号の説明】

１１、１２、１５、１６ 画像メモリ １３ 合成割合生成部 １７ 合成演算部 １８ デコード部

Claims (2)

【特許請求の範囲】
1. 【請求項１】２種類の画像信号を入力する画像信号入力
   手段と、これら２種類の画像信号を合成する割合を画素
   毎に生成する合成割合生成手段と、前記割合の生成に用
   いる画素毎の１ビットの信号を与える手段と、前記画像
   信号入力手段からの画像信号および前記合成割合生成手
   段からの信号に基づいて新たな画像を画素毎に合成する
   合成手段より構成されることを特徴とする画像合成回
   路。
2. 【請求項２】合成割合生成手段は、ディゾルブ処理時の
   合成の割合と、ディゾルブ処理時以外の合成の割合のう
   ちの一方を画素毎に選択することを特徴とする請求項１
   記載の画像合成回路。