JP2910137B2 - 映像信号合成装置 - Google Patents
映像信号合成装置Info
- Publication number
- JP2910137B2 JP2910137B2 JP7910990A JP7910990A JP2910137B2 JP 2910137 B2 JP2910137 B2 JP 2910137B2 JP 7910990 A JP7910990 A JP 7910990A JP 7910990 A JP7910990 A JP 7910990A JP 2910137 B2 JP2910137 B2 JP 2910137B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- circuit
- supplied
- synthesizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２値的な切換信号を用いて映像信号の合成
を行う映像信号合成装置に関する。
を行う映像信号合成装置に関する。
本発明は映像信号合成装置に関し、切換信号の側に任
意のフィルタリング処理を施すことにより、小規模の回
路装置で良好な映像信号の合成等を行うことができるよ
うにするものである。
意のフィルタリング処理を施すことにより、小規模の回
路装置で良好な映像信号の合成等を行うことができるよ
うにするものである。
〔従来の技術〕 ディジタルキー信号を用いたクロマキー装置が提案さ
れている（特開昭58-9476号公報等参照）。
れている（特開昭58-9476号公報等参照）。
ところがこのようなクロマキー装置では、ディジタル
キー信号が“0"及び“1"の２値で構成されるために、こ
のキー信号を用いて合成を行うと図形の境界部で映像信
号に急激な変化を形成し、リンギングやエリアシング等
の不自然な図形を発生する要因となる。
キー信号が“0"及び“1"の２値で構成されるために、こ
のキー信号を用いて合成を行うと図形の境界部で映像信
号に急激な変化を形成し、リンギングやエリアシング等
の不自然な図形を発生する要因となる。
すなわち、特に処理の全体をディジタルで行っている
場合には、第７図Ａに示すような境界部で急激に変化さ
れた信号が形成されることによって、この信号がD/A変
換されたときに同図Ｂに示すようになりリンギングを発
生する。
場合には、第７図Ａに示すような境界部で急激に変化さ
れた信号が形成されることによって、この信号がD/A変
換されたときに同図Ｂに示すようになりリンギングを発
生する。
また画素ごとの図形の有無が明確になる（エリアシン
グ）ために、例えば境界が斜めになっている場合に第８
図に示すようにその境界が段階状になり、合成された図
形が極めて不自然なものになってしまう。
グ）ために、例えば境界が斜めになっている場合に第８
図に示すようにその境界が段階状になり、合成された図
形が極めて不自然なものになってしまう。
これに対して従来は、合成された映像信号に空間的な
ローパスフィルタ処理を行い、境界をぼかしてしまうこ
とが考えられている。
ローパスフィルタ処理を行い、境界をぼかしてしまうこ
とが考えられている。
すなわち第９図において、入力端子（21）には図形内
部の映像信号が供給され、入力端子（22）には背景の映
像信号が供給される。また入力端子（23）には例えば上
述の入力端子（21）に供給される信号からクロマ信号成
分の判別（一般に青色成分）によって得られる図形の内
外を区別するキー信号（２値的な切換信号）が供給され
る。このキー信号が乗算器（24）にて図形内部の映像信
号と乗算されると共に、このキー信号がインバータ（2
5）で反転され、この反転信号が乗算器（26）にて背景
の映像信号と乗算される。そしてこれらの乗算された信
号が加算器（27）で加算されて合成が行われる。
部の映像信号が供給され、入力端子（22）には背景の映
像信号が供給される。また入力端子（23）には例えば上
述の入力端子（21）に供給される信号からクロマ信号成
分の判別（一般に青色成分）によって得られる図形の内
外を区別するキー信号（２値的な切換信号）が供給され
る。このキー信号が乗算器（24）にて図形内部の映像信
号と乗算されると共に、このキー信号がインバータ（2
5）で反転され、この反転信号が乗算器（26）にて背景
の映像信号と乗算される。そしてこれらの乗算された信
号が加算器（27）で加算されて合成が行われる。
さらにこの合成された信号がそれぞれ１水平期間の遅
延回路（28）（29）の直列回路に供給され、これらの遅
延回路（28）（29）及び加算器（27）からの信号が、そ
れぞれ１画素期間の遅延回路（30）（31）、（32）（3
3）、（34）（35）の直列回路に供給される。そしてこ
れらの遅延回路（30）〜（35）の入出力端に得られる信
号がフィルタ回路（36）に供給され、フィルタリング処
理された信号が出力端子（37）に取出される。
延回路（28）（29）の直列回路に供給され、これらの遅
延回路（28）（29）及び加算器（27）からの信号が、そ
れぞれ１画素期間の遅延回路（30）（31）、（32）（3
3）、（34）（35）の直列回路に供給される。そしてこ
れらの遅延回路（30）〜（35）の入出力端に得られる信
号がフィルタ回路（36）に供給され、フィルタリング処
理された信号が出力端子（37）に取出される。
これによって例えば遅延回路（32）の出力端に得られ
る信号（）に対して、第10図に示すような１〜９の信
号がフィルタ回路（36）に供給され、これらの信号の平
均化を行うことによってローパスフィルタ処理が行われ
る。
る信号（）に対して、第10図に示すような１〜９の信
号がフィルタ回路（36）に供給され、これらの信号の平
均化を行うことによってローパスフィルタ処理が行われ
る。
したしながらこのような装置において、映像信号は例
えば10ビットのディジタル信号で構成されており、この
ためこのような多ビットの信号を遅延する遅延回路（2
8）〜（35）には大規模な回路構成が必要になる。また
フィルタ回路（36）にも大規模且つ高性能な回路が必要
とされるものであった。
えば10ビットのディジタル信号で構成されており、この
ためこのような多ビットの信号を遅延する遅延回路（2
8）〜（35）には大規模な回路構成が必要になる。また
フィルタ回路（36）にも大規模且つ高性能な回路が必要
とされるものであった。
さらに映像信号の全体にフィルタリング処理が行われ
るために、画質が劣化されてしまうおそれがあり、また
このような処理を図形の境界部のみに行うことは極めて
困難で複雑な制御等が必要となるものである。
るために、画質が劣化されてしまうおそれがあり、また
このような処理を図形の境界部のみに行うことは極めて
困難で複雑な制御等が必要となるものである。
この出願はこのような点に鑑みてなされてもので、簡
単な回路構成で良好な映像信号の合成が行われるように
するものである。
単な回路構成で良好な映像信号の合成が行われるように
するものである。
本発明による第１の手段は、第１の入力映像信号（入
力端子（１））と第２の入力映像信号（入力端子
（２））とを制御信号に応じて合成して出力（出力端子
（17））するようにした映像信号合成装置において、上
記第１及び第２の入力映像信号の合成位置を示す２値的
な切換信号（入力端子（３））が供給され、該切換信号
の対応する画素の値とその周囲の画素の値との平均値を
求めて上記制御信号を発生する制御信号発生回路（遅延
回路（４）〜（11）フィルタ回路（12））と、上記制御
信号に応じて上記第１及び第２の入力映像信号の混合比
率を制御して合成する合成回路（乗算器（13）（15）加
算器（16））とを有してなる映像信号合成装置である。
力端子（１））と第２の入力映像信号（入力端子
（２））とを制御信号に応じて合成して出力（出力端子
（17））するようにした映像信号合成装置において、上
記第１及び第２の入力映像信号の合成位置を示す２値的
な切換信号（入力端子（３））が供給され、該切換信号
の対応する画素の値とその周囲の画素の値との平均値を
求めて上記制御信号を発生する制御信号発生回路（遅延
回路（４）〜（11）フィルタ回路（12））と、上記制御
信号に応じて上記第１及び第２の入力映像信号の混合比
率を制御して合成する合成回路（乗算器（13）（15）加
算器（16））とを有してなる映像信号合成装置である。
第２の手段は、上記第１の手段において、上記切換信
号の縁部の角度が水平走査線に近いときは上記平均値の
求められる画素を少なくとも水平方向に拡大して上記制
御信号を発生するようにした映像信号合成装置である。
号の縁部の角度が水平走査線に近いときは上記平均値の
求められる画素を少なくとも水平方向に拡大して上記制
御信号を発生するようにした映像信号合成装置である。
第３の手段は、上記第１の手段において、少なくとも
前後の２水平期間ずつを含む上記切換信号のパターンを
判別して上記切換信号の縁部が水平走査線に一致すると
きは上記平均値を求める処理を中断するようにした映像
信号合成装置である。
前後の２水平期間ずつを含む上記切換信号のパターンを
判別して上記切換信号の縁部が水平走査線に一致すると
きは上記平均値を求める処理を中断するようにした映像
信号合成装置である。
これによれば、２値的な切換信号のフィルタリング処
理を行うので、装置の回路装置を大幅に縮小できると共
に、切換信号のパターンを判別することによって図形に
適応したフィルタリング処理を行うことができ、簡単な
回路構成で良好な映像信号の合成を行うことができる。
理を行うので、装置の回路装置を大幅に縮小できると共
に、切換信号のパターンを判別することによって図形に
適応したフィルタリング処理を行うことができ、簡単な
回路構成で良好な映像信号の合成を行うことができる。
第１図において、入力端子（１）には図形内部の映像
信号が供給され、入力端子（２）には背景の映像信号が
供給される。また入力端子（３）には例えば上述の入力
端子（１）に供給される信号からクロマ信号成分を判別
（一般に青色成分）によって得られる図形の内外を区別
するキー信号（２値的な切換信号）が供給される。
信号が供給され、入力端子（２）には背景の映像信号が
供給される。また入力端子（３）には例えば上述の入力
端子（１）に供給される信号からクロマ信号成分を判別
（一般に青色成分）によって得られる図形の内外を区別
するキー信号（２値的な切換信号）が供給される。
このキー信号がそれぞれ１水平期間の遅延回路（４）
（５）の直列回路に供給され、これらの遅延回路（４）
（５）及び入力端子（３）からの信号が、それぞれ１画
素期間の遅延回路（６）（７）、（８）（９）、（10）
（11）の直列回路に供給される。さらにこれらの遅延回
路（６）〜（11）の入出力端に得られる信号がフィルタ
回路（12）に供給される。
（５）の直列回路に供給され、これらの遅延回路（４）
（５）及び入力端子（３）からの信号が、それぞれ１画
素期間の遅延回路（６）（７）、（８）（９）、（10）
（11）の直列回路に供給される。さらにこれらの遅延回
路（６）〜（11）の入出力端に得られる信号がフィルタ
回路（12）に供給される。
これによって例えば遅延回路（８）の出力端に得られ
る信号（）に対して第２図に示すような１〜９の信号
がフィルタ回路（12）に供給され、例えばこれらの信号
１〜９の値を平均化した値がフィルタ回路（12）から取
出される。すなわち、信号１〜９はそれぞれの“0"“1"
の２値で構成されており、この内の例えば“1"の値の信
号を数えてその値を９で割ることによって平均化した値
が形成される。
る信号（）に対して第２図に示すような１〜９の信号
がフィルタ回路（12）に供給され、例えばこれらの信号
１〜９の値を平均化した値がフィルタ回路（12）から取
出される。すなわち、信号１〜９はそれぞれの“0"“1"
の２値で構成されており、この内の例えば“1"の値の信
号を数えてその値を９で割ることによって平均化した値
が形成される。
このフィルタ回路（12）からの例えばｎビットの値
（制御信号）が乗算器（13）に供給されて図形内部の映
像信号と乗算されると共に、このｎビットの値がインバ
ータ（14）で反転され、この反転された値が乗算器（1
5）に供給されて背景の映像信号と乗算される。そして
これらの乗算された信号が加算器（16）で加算されるこ
とにより、制御信号に応じた混合比率で合成された映像
信号が出力端子（17）に取出される。
（制御信号）が乗算器（13）に供給されて図形内部の映
像信号と乗算されると共に、このｎビットの値がインバ
ータ（14）で反転され、この反転された値が乗算器（1
5）に供給されて背景の映像信号と乗算される。そして
これらの乗算された信号が加算器（16）で加算されるこ
とにより、制御信号に応じた混合比率で合成された映像
信号が出力端子（17）に取出される。
従ってこの装置において、キー信号に対して周囲の９
画素の平均化によるフィルタリング処理が施されること
によって、境界部の映像信号が徐々に変化されるように
合成が行われ、エリアシングの発生が防止されると共
に、映像信号の変化が滑らかになるのでリンギングの発
生も防止することができる。
画素の平均化によるフィルタリング処理が施されること
によって、境界部の映像信号が徐々に変化されるように
合成が行われ、エリアシングの発生が防止されると共
に、映像信号の変化が滑らかになるのでリンギングの発
生も防止することができる。
またこれらの処理を２値的なキー信号の側で行ってい
るので、遅延回路（４）〜（11）やフィルタ回路（12）
の構成も小規模なもので実現できるものである。
るので、遅延回路（４）〜（11）やフィルタ回路（12）
の構成も小規模なもので実現できるものである。
なお入力端子（１）（２）に供給される映像信号と処
理されたキー信号（制御信号）の時刻を合わせるため
に、映像信号に１水平期間＋１画素期間の遅延を行う必
要があるが、このような遅延は例えば処理の全体をディ
ジタル処理で行っている場合には前段の回路等での処理
で行うことができる。
理されたキー信号（制御信号）の時刻を合わせるため
に、映像信号に１水平期間＋１画素期間の遅延を行う必
要があるが、このような遅延は例えば処理の全体をディ
ジタル処理で行っている場合には前段の回路等での処理
で行うことができる。
ところで上述の装置において、境界が水平に近い角度
で直線的になっている図形では、上述の９画素の平均化
による処理のみでは階段状になるので充分に解消できな
い場合が生じる。すなわち上述の装置に対して、キー信
号の階段の一段の長さが３画素以上ある場合には、段部
と平坦部とで処理された値が滑らかに変化せず、全体と
して段差が生じていることが判ってしまう。
で直線的になっている図形では、上述の９画素の平均化
による処理のみでは階段状になるので充分に解消できな
い場合が生じる。すなわち上述の装置に対して、キー信
号の階段の一段の長さが３画素以上ある場合には、段部
と平坦部とで処理された値が滑らかに変化せず、全体と
して段差が生じていることが判ってしまう。
そこで上述の装置において、例えば第３図Ａに示すよ
うにフィルタリング処理を行う範囲を水平方向に前後１
画素ずつ拡大し、この範囲でキー信号のパターンを判別
して処理を行うようにする。すなわち図において、本来
の境界は破線で示すようであると推定される。そこでこ
のパターンから処理される画素（○印）の図形内部と背
景の占める割合を算出し、その割合に応じて映像信号の
混合比率を決定する。
うにフィルタリング処理を行う範囲を水平方向に前後１
画素ずつ拡大し、この範囲でキー信号のパターンを判別
して処理を行うようにする。すなわち図において、本来
の境界は破線で示すようであると推定される。そこでこ
のパターンから処理される画素（○印）の図形内部と背
景の占める割合を算出し、その割合に応じて映像信号の
混合比率を決定する。
これによれば混合比率が推定された境界（破線）に沿
って変化され、全体として滑らかな変化で段差の発生が
解消される。
って変化され、全体として滑らかな変化で段差の発生が
解消される。
なお上述の例で混合比率の決定は、例えばアドレス入
力のビット数が15ビットのリードオンリーメモリを用い
て、このアドレス入力に上述の15画素のキー信号を所定
の対応関係で供給すると共に、この各アドレスのメモリ
にそれぞれ対応するキー信号のパターンから混合比率を
算出した値を書込んでおくことにより、パターンに応じ
た混合比率を一義的に得られるようにすることができ
る。
力のビット数が15ビットのリードオンリーメモリを用い
て、このアドレス入力に上述の15画素のキー信号を所定
の対応関係で供給すると共に、この各アドレスのメモリ
にそれぞれ対応するキー信号のパターンから混合比率を
算出した値を書込んでおくことにより、パターンに応じ
た混合比率を一義的に得られるようにすることができ
る。
また上述の例において、さらに水平に近い角度の境界
を処理する場合には、同図Ｂに示すようにキー信号のパ
ターンを水平方向に間隔を開けて判別しても同様の処理
を行うことができる。
を処理する場合には、同図Ｂに示すようにキー信号のパ
ターンを水平方向に間隔を開けて判別しても同様の処理
を行うことができる。
さらに上述の装置において、例えば第４図に示すよう
に１水平走査線のみの図形が存在した場合には、上述の
処理を適用すると図中に示すように前後の走査線にも図
形が拡大されてしまう。そしてこの場合に、この図形が
インターレースの一方のフィールドのみの存在である
と、各走査線間の他方のフィールドには図形が存在せ
ず、極めて不自然な図形が発生してしまうことになる。
に１水平走査線のみの図形が存在した場合には、上述の
処理を適用すると図中に示すように前後の走査線にも図
形が拡大されてしまう。そしてこの場合に、この図形が
インターレースの一方のフィールドのみの存在である
と、各走査線間の他方のフィールドには図形が存在せ
ず、極めて不自然な図形が発生してしまうことになる。
そこで第５図はこのような問題に対処するための装置
であって、図中１水平期間の遅延回路が２個（（4x）
（5x））追加して設けられ、この中間の信号がフィルタ
回路（12）に供給されるようにすると共に、遅延回路
（4x）及び入力端子（３）からの信号がそれぞれ１画素
期間の遅延回路（6x）（10x）に供給される。さらに遅
延回路（６）（6x）の出力端に得られる信号がイクスク
ルーシブオア回路（41）に供給され、遅延回路（６）
（８）の出力端に得られる信号がイクスクルーシブオア
回路（42）に供給され、遅延回路（８）（10）の出力端
に得られる信号がイクスクルーシブオア回路（43）に供
給され、遅延回路（10）（10x）の出力端に得られる信
号がイクスクルーシブオア回路（44）に供給される。そ
してこれらのイクスクルーシブオア回路（41）〜（44）
からの信号が論理演算回路（45）に供給されると共に、
フィルタ回路（12）の出力信号と遅延回路（８）の出力
端に得られる信号が切換スイッチ（46）に供給され、こ
のスイッチ（46）が演算回路（45）からの信号で切換ら
れて、この選択された信号が上述の乗算器（13）および
インバータ（14）に接続される端子（47）に取出され
る。
であって、図中１水平期間の遅延回路が２個（（4x）
（5x））追加して設けられ、この中間の信号がフィルタ
回路（12）に供給されるようにすると共に、遅延回路
（4x）及び入力端子（３）からの信号がそれぞれ１画素
期間の遅延回路（6x）（10x）に供給される。さらに遅
延回路（６）（6x）の出力端に得られる信号がイクスク
ルーシブオア回路（41）に供給され、遅延回路（６）
（８）の出力端に得られる信号がイクスクルーシブオア
回路（42）に供給され、遅延回路（８）（10）の出力端
に得られる信号がイクスクルーシブオア回路（43）に供
給され、遅延回路（10）（10x）の出力端に得られる信
号がイクスクルーシブオア回路（44）に供給される。そ
してこれらのイクスクルーシブオア回路（41）〜（44）
からの信号が論理演算回路（45）に供給されると共に、
フィルタ回路（12）の出力信号と遅延回路（８）の出力
端に得られる信号が切換スイッチ（46）に供給され、こ
のスイッチ（46）が演算回路（45）からの信号で切換ら
れて、この選択された信号が上述の乗算器（13）および
インバータ（14）に接続される端子（47）に取出され
る。
これによってこの装置においては、例えば遅延回路
（８）の出力端に得られる信号（）に対して第６図に
示すような信号１〜15が判別され、ここで例えば信号４
〜６あるいは10〜12のみに他と異なる信号があったとき
は、スイッチ（46）を遅延回路（８）側に切換えて、フ
ィルタ回路（12）による処理を中断することによって、
上述の前後の水平走査線に不要な図形が発生するのを防
止することができる。
（８）の出力端に得られる信号（）に対して第６図に
示すような信号１〜15が判別され、ここで例えば信号４
〜６あるいは10〜12のみに他と異なる信号があったとき
は、スイッチ（46）を遅延回路（８）側に切換えて、フ
ィルタ回路（12）による処理を中断することによって、
上述の前後の水平走査線に不要な図形が発生するのを防
止することができる。
なお上述の説明では信号2,5,8,11,14のみを用いて切
換の判別を行ったが、これは遅延回路（7x）（11x）も
設けて信号１〜15の全てを用いて行ってもよい。その場
合に実際のパターンの判別は、リードオンリーメモリ等
を用いて容易に行うことができる。
換の判別を行ったが、これは遅延回路（7x）（11x）も
設けて信号１〜15の全てを用いて行ってもよい。その場
合に実際のパターンの判別は、リードオンリーメモリ等
を用いて容易に行うことができる。
こうして上述の装置によれば、２値的な切換信号の側
でフィルタリング処理を行うので、装置の回路規模を大
幅に縮小できると共に、切換信号のパターンを判別する
ことによって図形に適応したフィルタリング処理を行う
ことができ、簡単な回路構成で良好な映像信号の合成を
行うことができるものである。
でフィルタリング処理を行うので、装置の回路規模を大
幅に縮小できると共に、切換信号のパターンを判別する
ことによって図形に適応したフィルタリング処理を行う
ことができ、簡単な回路構成で良好な映像信号の合成を
行うことができるものである。
なお上述の入力端子（３）に供給される２値的な切換
信号は、クロマ信号成分を判別したキー信号に限らず、
CPU等で発生されるマスク信号でもよい。
信号は、クロマ信号成分を判別したキー信号に限らず、
CPU等で発生されるマスク信号でもよい。
この発明によれば、２値的な切換信号の側のフィルタ
リング処理を行うので、装置の回路規模を大幅に縮小で
きると共に、切換信号のパターンを判別することによっ
て図形に適応したフィルタリング処理を行うことがで
き、簡単な回路構成で良好な映像信号の合成を行うこと
ができるようになった。
リング処理を行うので、装置の回路規模を大幅に縮小で
きると共に、切換信号のパターンを判別することによっ
て図形に適応したフィルタリング処理を行うことがで
き、簡単な回路構成で良好な映像信号の合成を行うこと
ができるようになった。
第１図は本発明による映像信号合成装置の一例の構成
図、第２図はその説明のための線図、第３図は切換信号
のパターン判別の例を示す説明図、第４図は図形の例を
示す線図、第５図は他の例の構成図、第６図はその説明
のための線図、第７図はリンギングの説明図、第８図は
エリアシングの説明図、第９図は従来の装置の構成図、
第10図はその説明のための線図である。 （１）は図形内部の映像信号の入力端子、（２）は背景
の映像信号の入力端子、（３）は２値的な切換信号の入
力端子、（４）（５）は１水平期間の遅延回路、（６）
〜（11）は１画素期間の遅延回路、（12）はフィルタ回
路、（13）（15）は乗算器、（14）はインバータ、（1
6）は加算器、（17）は出力端子である。
図、第２図はその説明のための線図、第３図は切換信号
のパターン判別の例を示す説明図、第４図は図形の例を
示す線図、第５図は他の例の構成図、第６図はその説明
のための線図、第７図はリンギングの説明図、第８図は
エリアシングの説明図、第９図は従来の装置の構成図、
第10図はその説明のための線図である。 （１）は図形内部の映像信号の入力端子、（２）は背景
の映像信号の入力端子、（３）は２値的な切換信号の入
力端子、（４）（５）は１水平期間の遅延回路、（６）
〜（11）は１画素期間の遅延回路、（12）はフィルタ回
路、（13）（15）は乗算器、（14）はインバータ、（1
6）は加算器、（17）は出力端子である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/262 - 5/28
Claims (3)
- 【請求項１】第１の入力映像信号と第２の入力映像信号
とを制御信号に応じて合成して出力するようにした映像
信号合成装置において、 上記第１及び第２の入力映像信号の合成位置を示す２値
的な切換信号が供給され、該切換信号の対応する画素の
値とその周囲の画素の値との平均値を求めて上記制御信
号を発生する制御信号発生回路と、 上記制御信号に応じて上記第１及び第２の入力映像信号
の混合比率を制御して合成する合成回路とを有してなる
映像信号合成装置。 - 【請求項２】上記特許請求の範囲第１項において、上記
切換信号の縁部の角度が水平走査線に近いときは上記平
均値の求められる画素を少なくとも水平方向に拡大して
上記制御信号を発生するようにした映像信号合成装置。 - 【請求項３】上記特許請求の範囲第１項において、少な
くとも前後の２水平期間ずつを含む上記切換信号のパタ
ーンを判別して上記切換信号の縁部が水平走査線に一致
するときは上記平均値を求める処理を中断するようにし
た映像信号合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7910990A JP2910137B2 (ja) | 1990-03-28 | 1990-03-28 | 映像信号合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7910990A JP2910137B2 (ja) | 1990-03-28 | 1990-03-28 | 映像信号合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278679A JPH03278679A (ja) | 1991-12-10 |
| JP2910137B2 true JP2910137B2 (ja) | 1999-06-23 |
Family
ID=13680737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7910990A Expired - Fee Related JP2910137B2 (ja) | 1990-03-28 | 1990-03-28 | 映像信号合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910137B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4573158B2 (ja) * | 2004-02-26 | 2010-11-04 | 日本ビクター株式会社 | 監視画像の生成方法、監視画像生成装置 |
-
1990
- 1990-03-28 JP JP7910990A patent/JP2910137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03278679A (ja) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10262266A (ja) | 信号処理装置、信号処理の方法、および信号処理システム | |
| JP2910137B2 (ja) | 映像信号合成装置 | |
| JPS6365719A (ja) | 映像信号処理装置 | |
| JP2955984B2 (ja) | 補間装置 | |
| JPH11203467A (ja) | 表示装置および表示方法 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP3180741B2 (ja) | 動き検出回路 | |
| JP3731212B2 (ja) | 画像特殊効果装置 | |
| JP3079612B2 (ja) | ビデオデータ処理装置及びビデオデータ処理方法 | |
| JP3743055B2 (ja) | 画像の輪郭強調方法および装置 | |
| JP3684588B2 (ja) | 映像信号処理装置 | |
| JP3091358B2 (ja) | テレビジョンカメラ装置 | |
| JP3752874B2 (ja) | 画像縮小処理装置 | |
| JPH0670288A (ja) | テレビ信号の信号処理方法 | |
| JP3257145B2 (ja) | 撮像装置 | |
| KR100547801B1 (ko) | 영상재생장치의 화상 축소장치 | |
| JPH04343584A (ja) | 画像データ処理装置 | |
| JP2595746B2 (ja) | 走査線補間回路 | |
| JPH053564A (ja) | 映像信号処理装置 | |
| KR970003834Y1 (ko) | 전자줌의 계수 발생장치 | |
| JP3063401B2 (ja) | テレビジョン信号のディジタル特殊効果発生装置 | |
| JP2680469B2 (ja) | 画像読取装置 | |
| KR100227034B1 (ko) | 2채널 영상효과 처리장치 | |
| JPH1131222A (ja) | 電子ズーム装置 | |
| JPH0530389A (ja) | ブランキングレベル信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |