JP2680469B2

JP2680469B2 - 画像読取装置

Info

Publication number: JP2680469B2
Application number: JP2179452A
Authority: JP
Inventors: 義夫井上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-09
Filing date: 1990-07-09
Publication date: 1997-11-19
Anticipated expiration: 2012-11-19
Also published as: JPH0468965A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、網点画像を任意の倍率に縮小または拡大
して擬似中間調を表示する際に発生するモアレを抑制す
る画像読取装置に関するものである。

［従来の技術］第５図は、例えば特開昭60−142670号公報に開示され
た従来の中間調画像縮小方式を示すブロック図である。
図において、（21）は縮小率を設定する縮小率設定器、
（22）は縮小対象矩形を設定する縮小対象矩形設定器、
（23）はこれら縮小率設定器（21）および縮小対象矩形
設定器（22）の出力側に接続され、処理単位ブロックで
あるディザ区分域を算出するディザ区分域決定論理回
路、（24）はこのディザ区分域決定論理回路（23）から
ディザ区分域のアドレスおよび大きさが与えられる画像
メモリ、（25）はディザ区分域決定論理回路（23）から
ディザ区分域の大きさおよび縮小率が与えられ、縮小画
素点の位置情報を作成する縮小画素点演算回路、（26）
はこの縮小画素点演算回路（25）から位置情報が与えら
れると共にディザ区分域決定論理回路（23）からディザ
区分域の大きさおよび縮小率も与えれ、重み係数を演算
する重み係数演算回路、（27）はこの重み係数演算から
の重み係数を記憶する重み係数メモリ、（28）は縮小画
素点演算回路（25）からの位置情報を記憶する縮小画素
点座標メモリ、（29）は画像メモリ（24）の出力側で互
いに並列に接続された多数個のディザ区分域内横ライン
シフトレジスタ、（30）はこれらディザ区分域内横ライ
ンシフトレジスタ（29）の出力側で互いに並列に接続さ
れた縦ドット縮小画素レベル算出論理回路、（31）は全
ての縦ドット縮小画素レベル算出論理回路（30）の出力
を加算するマトリクス加算器（比較器）、（32）はこの
マトリクス加算器（31）及び縮小画素点座標メモリ（2
8）の出力側に接続された白黒判定回路、（33）はマト
リクス加算器（31）の入力側に接続されたディザマトリ
クス発生回路、（34）は白黒判定回路（32）の出力側に
接続された縮小ディザ画像メモリ、（50）は高速のクロ
ック信号を発生する高速クロック発生器、（51）はこの
高速クロック発生器（50）の出力側に接続されてクロッ
ク信号を発生するカウンタ、（52）はこのカウンタ（5
1）の出力側とディザ区分域決定論理回路（23）及びデ
ィザマトリクス発生回路（33）の入力側との間に接続さ
れ、クロック信号を発生するカウンタ、（53）はディザ
マトリクス発生回路（33）の入力側に接続されたクロッ
ク発生器である。

従来の中間調画像縮小方式は上述したように構成され
ており、ディザ区分域決定論理回路（23）は、高速クロ
ック発生器（50）が発生した高速のクロック信号でカウ
ントアップされるカウンタ（51），（52）によって順次
与えられたクロック信号に同期し、縮小率設定器（21）
より与えられた縮小率および縮小対象矩形設定器（22）
より与えられた原画像の処理対象矩形情報に従って、縮
小出力画素点の４×４ドットのブロックに対応する原画
像上画素点のＮ×Ｎドットのブロック化を行い、処理単
位ブロックであるディザ区分域を算出する。ディザ区分
域決定論理回路（23）は、このディザ区分域の、画像メ
モリ（24）でのアドレスおよびディザ区分域の大きさを
画像メモリ（24）に与え、さらに、ディザ区分域の大き
さと縮小率を縮小画素点演算回路（25）と重み係数演算
回路（26）に出力する。

ディザ区分域の決定を行うタイミングを与えるカウン
タ（52）のクロック信号は、さらに、ディザマトリクス
発生回路（33）にも入力され、ここでデイザ区分域に対
応する２次元閾値パターンが作成される。

縮小画素点演算回路（25）は、第６図に示すデイザ区
分域（40）内における縮小画素点Ｒ（1,1）〜Ｒ（4,4）
の位置情報を作成し、重み係数演算回路（26）と縮小画
素点座標メモリ（28）に出力する。

重み係数演算回路（26）は、第６図に示した縮小画素
点Ｒ（1,1）〜Ｒ（4,4）の各点に対する原画像上画素点
Ｓ（i,j）〜Ｓ（ｉ＋m,j＋ｎ）の重み係数を演算し、重
み係数メモリ（27）に出力する。

画像メモリ（24）より、デイザ区分域（40）内の原画
像上画素情報が、横ライン毎（ｊ〜ｊ＋ｎライン毎）
に、各ディザ区分域内横ラインシフトレジスタ（29）に
一旦貯えられる。この原画像上画素情報は、カウンタ
（51）のクロック信号に同期して、縦列Ｓ（i,j〜ｊ＋
ｎ）,S（ｉ＋1,j〜ｊ＋ｎ），・・・,S（ｉ＋m,j〜ｊ＋
ｎ）単位に、各ディザ区分域内横ラインシフトレジスタ
（29）から、縦ドット縮小画素レベル算出論理回路（3
0）に入力される。縮小画素レベル算出論理回路（30）
では、順次入力される原画像上画素情報から、縮小画素
点座標メモリ（28）と重み係数メモリ（27）に格納され
ている縮小画素点の画素レベル算出に必要な縮小画素点
座標と重み係数情報を参照することにより、縮小画素点
の各列（Ｒ（1,1〜４）,R（2,1〜４）,R（3,1〜４）,R
（4,1〜４））毎の連続的な画素レベルが演算作成さ
れ、クロック発生器（53）からのクロック信号に同期し
て、各列毎の画素レベルが順次マトリクス加算器（31）
に送出される。

さらに、クロック発生器（53）からのクロック信号
は、ディザマトリクス発生回路（33）にも入力され、前
述したデイザ区分域（40）生成時に作成済の２次元閾値
パターンの閾値列が、クロック信号と同期して出力され
る。

マトリクス加算器（31）では、同期して入力される各
列の縮小画素点の連続的な画素レベルと閾値列の各閾値
との比較を行い、各列の比較結果信号が出力され、白黒
判定回路（32）で白黒判定して２値化され、各列の白黒
レベルを、縮小画素点座標メモリ（28）を参照して、縮
小画素点アドレスを求め、縮小ディザ画像メモリ（34）
に出力する。

以下同様にして、縮小対象矩形内をデイザ区分域（4
0）にブロック化した全ブロックについて処理し、縮小
ディザ画像メモリ（34）に縮小画素を出力する。

［発明が解決しようとする課題］従来の中間調画像縮小方式では、網点画像のような強
い周期性を持つ画像を縮小する際に、画像を縮小した
ことによる網点画像の網点周波数のおり返し、及びデ
ィザ変調による網点画像の網点周波数のおり返しの２つ
の原因により、出力画像にモアレが発生し、画質が劣化
するという問題点があった。

この発明は、上述した問題点を解決するためになされ
たもので、網点画像のような強い周期性を持つ画像を縮
小または拡大して、擬似中間調で出力する表示や記録デ
バイスに画像を出力する場合、画像を縮小したことに
よる網点画像の網点周波数のおり返しによって生じたモ
アレとディザ変調による網点画像の網点周波数のおり
返しによって生じたモアレとを抑制し、常に高画質な網
点画像を生成する画像読取装置を得ることを目的として
いる。

［課題を解決するための手段］この発明に係る画像読取装置は、網点画像の帯域を制
限するローパスフィルタとこのフィルタのカットオフ周
波数を決定する演算部とを設けたものである。

［作用］この発明における演算部は、入力デバイスの解像度I
d、出力デバイスの解像度Od、ディザマトリクスのサイ
ズDs及び画像出力倍率Gnからサンプリング周期Sn及びデ
ィザマトリクス周期Dnを求め、これら周期Sn,Dnと網点
画像の最小網点周期Aminとから更にの場合に生じるモ
アレの周期Ma、の場合に生じるモアレの周期Mbを求
め、これら周期Ma,Mbを２・Aminに設定するカットオフ
周波数を計算してローパスフイルタに与えるのである。
なお、最小網点周期Aminは、石井淳著『3:中間調の表現
３−1:網点形成』（画像電子学会誌、第10巻、第５号、
第381ページ、Fig−３）より引用した第４図より、単色
印刷の場合のAmin＝25.4/133＝0.191（mm）、そしてカ
ラー印刷の場合のAmin＝25.4/200＝0.127（mm）にな
る。

［実施例］以下、この発明の一実施例を図について説明する。

この発明の一実施例をブロック図で示す第１図におい
て、（１）は入力デバイス（図示しない）から入力され
た網点画像信号の通過帯域を制限するローパスフィル
タ、（２）は入力デバイスの解像度Id、出力デバイス
（図示しない）の解像度Od、画像の出力倍率例えば縮小
率Gn、ディザマトリクスのサイズDsに応じてカットオフ
周波数Fcを算出する演算部である。

第２図は、第１図に示したローパスフィルタ（１）の
具体的な構成例を示す回路図である。図中（201a）〜
（201b）はスイッチ、（202）はスイッチ（201a）と（2
01b）の間に接続され、それぞれ値の異なる抵抗R₁〜R_n
で構成された抵抗群、（203）はスイッチ（201c）と（2
01d）の間に接続され、それぞれ値の異なるコンデンサC
₁〜C_nで構成されたコンデンサ群、（204）はスイッチ
（201b）および（201d）に接続されたオペアンプであ
る。

次に第１図に示した実施例の動作を説明する。網点画
像を任意の大きさに縮小して出力する場合、出力画像に
モアレと呼ばれる干渉縞が出現して画質が劣化すること
が多々ある。特に、出力デバイスが擬似中間調で表示す
る場合には、モアレの発生が著しい。

このモアレの発生原因には、以下の２つの場合があ
る。すなわち、入力された網点画像の網点同期Anとこ
の網点画像をサンプリングする周期Sn＝1/Od・Gnとの間
で生じる場合、及び入力された網点画像の網点同期An
とディザマトリクスの周期Dn＝1/Od・Dsとの間で生じる
場合である。

、のモアレの周期Ma,Mbはそれぞれ下記の式及
び式で与えられる。

Ma＝1/|1/An−1/Sn| Mb＝1/|1/An−1/Dn| 理論的には、サンプリング定理より、サンプリング周
期Sn及びディザマトリクス周期Dnが大きくなり、それぞ
れ下記の式及び式の関係になった時にのモアレ及
びのモアレが発生する。

式を式に代入した式、式を式に代入した
式より、モアレ周期Ma及びMbがAn以上になった時にモア
レになる。

Ma＝1/|1/An−2/An|＝An Mb＝1/|1/An−2/An|＝An 従って、任意のサンプリング周期Sn及び任意のディザ
マトリクス周期Dnに対してモアレ周期Ma,Mbを網点画像
の最小周期Amin以下にすれば、モアレは抑制される。

Amin＜1/|1/An−1/Sn| Amin＞1/|1/An−1/Dn| よって、ローパスフィルタ（１）を用いて網点画像の
高周波成分をカットすることにより式及び式の関係
を満たすようにすれば、モアレの発生が抑制できる。

しかし、モアレの抑制の効果だけを考えて、ローパス
フィルタ（１）のカットオフ周波数Fcを設定すると、網
点画像の画像自身の情報が無くなってしまう恐れがあ
り、結果として高画質化につながらない。

網点画像は、その網点周期Anを用いて画像を表現して
いる。それ故に、サンプリング定理より、画像自身の最
短周期Zminは網点周期Anの半分程度であると推測でき
る。

そこで、この発明は、モアレ及びのモアレが網点
画像の画像自身の周波数帯域におり返さないようにするために、演算部（２）におい
て、入力デバイスの解像度Id出力デバイスの解像度Odデ
ィザマトリクスのサイズDs、画像出力倍率Gnより、カッ
トオフ周波数Fcを計算してモアレ周期Ma,Mbを２・Amin
に抑制する。また、網点画像の画像自身の情報を失うこ
とを避けるために、最大カットオフ周波数Fcを最大網点
周波数Fa max（＝1/Amin）の1/2に設定する。

このようにローパスフィルタ（１）のカットオフ周波
数Fcを制御すれば、モアレを抑制しかつ入力網点画像の
鮮鋭度の損失がない高画質な縮小網点画像を任意の擬似
中間調デバイスで得ることができる。

以下、演算部（２）の演算方法を第３図のフローチャ
ート図について説明する。

ステップ（S1）では、第４図より最小網点周期Aminを
求める。例えば、第４図より単色印刷物の網点ピッチが
たかだか133スクリーン線数／インチであるから、最小
網点周期Aminは式より0.191mmであることがわかる。

Amin＝25.4/133＝0.191mm ステップ（S2）では、ステップ（S1）で求めた最小網
点周期Aminから最大カットオフ周波数Fs＝1/（２・Ami
n）を上述したようにして求める。ステップ（S3）で
は、入力デバイスの解像度Id、出力デバイスの解像度O
d、ディザマトリクスのサイズDs、画像出力倍率Gnを得
る。

ステップ（S4）では、ステップ（S3）で得たOdとGnか
らサンプリング周期Sn＝1/Od・Gnを求めると共に、Odと
Dsからディザマトリクス周期Dn＝1/Od・Dsを求める。

ステップ（S5）では、ステップ（S1）で求めたAminと
ステップ（S4）で求めたSn及びDnとから、式及び式
に基づいて、モアレ周期Ma＝1/|1/Amin−1/Sn|及びMb＝
1/|1/Amin−1/Dn|を導出する。このようにして導出され
たモアレ周期Ma,Mbは次に最小網点周期Aminの２倍以上
であるかどうかが判断される。

Ma≧２・AminかつMb≧２・Aminの場合にはステップ
（S6）からステップ（S7）に進んで更にMaがMbよりも大
きいかどうかが判断される。Ma＞Mbならば、ステップ
（S8）に進んでMaを２・Amin以下に抑制することができ
る画像網点周期A1を２・Amin＝1/（1/A1−1/Sn）から求
めた後、ステップ（S9）に進んでカットオフ周波数F1＝
1/A1を求める。次に、このようにして求めたカットオフ
周波数F1が最大カットオフ周波数Fsよりも大きいかどう
かをステップ（S10）において判断し、ノーならFcをF1
にするが、イエスならFcをFsにする。ステップ（S7）に
おいてMa＞Mbでないこと、すなわちMa＜Mbであることが
わかれば、ステップ（S11）に進んでMbを２・Amin以下
に抑制することができる画像網点周期A2を２・Amin＝1/
（1/A2−1/Sn）から求めた後、ステップ（S12）に進ん
でカットオフ周波数F2＝1/A2を求める。次に、このよう
にして求めたカットオフ周波数F2が最大カットオフ周波
数Fsよりも大きいかどうかをステップ（S13）において
判断し、ノーならFcをF2にするが、イエスならFcをFsに
する。

また、Ma≧２・AminかつMb＜２・Aminの場合にはステ
ップ（S14）からステップ（S15）に進んでMaを２・Amin
以下に抑制することができる画像網点周期A1をステップ
（S8）の場合と同様に求めた後、ステップ（S16）に進
んでカットオフ周波数F1をステップ（S9）の場合と同様
に求める。次に、このようにして求めたカットオフ周波
数F1が最大カットオフ周波数Fsよりも大きくないことが
ステップ（S17）でわかればFcをF1にするが、大きけれ
ばFcをFsにする。

また、Ma＜２・AminかつMb≧２・Aminの場合にはステ
ップ（S18）からステップ（S19）に進んでMbを２・Amin
以下に抑制することができる画像網点周期A2をステップ
（S11）の場合と同様に求めた後、ステップ（S20）に進
んでカットオフ周波数F2をステップ（S12）の場合と同
様に求める。次に、このようにして求めたカットオフ周
波数F2が最大カットオフ周波数Fsよりも大きくないこと
がステップ（S21）でわかればFcをF2にするが、大きけ
ればFcをFsにする。

最後に、Ma＜２・AminかつMb＜２・Aminの場合には、
モアレ周期Ma及びMbを抑制する必要がないので、ローパ
スフィルタ（１）のカットオフ周波数Fcは無限大で良
い。

なお、上記実施例では、入力網点画像を単色印刷物に
限って説明したが、第４図を用いて、カラー印刷の場合
における最小網点周期Aminを求め、同様の処理をすれば
同等の効果がある。

また、入力する網点画像のピッチがより限られる場合
には、その限られた網点画像ピッチより新たに最小網点
周期Aminを設定すればより以上に効果を発揮する。

［発明の効果］以上のように、この発明は、ローパスフィルタと、そ
のカットオフ周波数を入力デバイスの解像度、出力デバ
イスの解像度、ディザマトリクスのサイズ及び画像出力
倍率より決定する演算部とを備えているので、画像出力
倍率やディザマトリクスを変えたために生じていたモア
レを抑制し、任意の倍率でも、網点画像を任意の擬似中
間調出力デバイス上によりきれいに再現できるという効
果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図中のローパスフィルタの具体的な例を示す回路
図、第３図は第１図中の演算部の演算方法のフローチャ
ート図、第４図は印刷物に用いられる網点の周期分布を
示す図、第５図は従来技術を示すブロック図、第６図は
デイザ区分域を示す図である。図中、（１）はローパスフィルタ、（２）は演算部であ
る。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】入力デバイスで画像を読取り、ディザ化処
理等の擬似階調処理を行なった後、出力デバイスに読取
り結果を出力する画像読取装置において、前記入力デバ
イスから入力された画像の通過帯域を制限するローパス
フィルタと、このローパスフィルタのカットオフ周波数
を決定する演算部とを備え、前記カットオフ周波数を、
前記入力デバイスの解像度、前記出力デバイスの解像
度、ディザマトリクスのサイズ及び前記画像の出力倍率
より、出力画像により生じるモアレを抑制する値として
求めることを特徴とする画像読取装置。