JPH06141172A - 色信号変換方法および装置 - Google Patents
色信号変換方法および装置Info
- Publication number
- JPH06141172A JPH06141172A JP3296660A JP29666091A JPH06141172A JP H06141172 A JPH06141172 A JP H06141172A JP 3296660 A JP3296660 A JP 3296660A JP 29666091 A JP29666091 A JP 29666091A JP H06141172 A JPH06141172 A JP H06141172A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- output
- color
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/46—Colour picture communication systems
- H04N1/56—Processing of colour picture signals
- H04N1/60—Colour correction or control
- H04N1/6016—Conversion to subtractive colour signals
- H04N1/6022—Generating a fourth subtractive colour signal, e.g. under colour removal, black masking
- H04N1/6025—Generating a fourth subtractive colour signal, e.g. under colour removal, black masking using look-up tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
- G06F17/175—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method of multidimensional data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Multimedia (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Color Image Communication Systems (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ３つの色信号にＫのコントロール信号を加え
た４つの入力信号に対して、メモリ容量をそれほど増や
すことなく高速な変換を可能とする色信号変換装置を提
供する。 【構成】 ４つの入力信号の各々を上位ビットと下位ビ
ットに分け、上位ビットの組みから得られる基準データ
と、上位ビットの組みと下位ビットから得られる補間デ
ータの組みとを加算して出力信号を得る色信号変換方法
において、補間対象領域の各１６頂点体を、該１６頂点
体を構成する１６の格子点のうちの１つの格子点を通る
２４の５頂点体に分割し、該５頂点体の各々で異なる補
間データの組みを用いる。
た４つの入力信号に対して、メモリ容量をそれほど増や
すことなく高速な変換を可能とする色信号変換装置を提
供する。 【構成】 ４つの入力信号の各々を上位ビットと下位ビ
ットに分け、上位ビットの組みから得られる基準データ
と、上位ビットの組みと下位ビットから得られる補間デ
ータの組みとを加算して出力信号を得る色信号変換方法
において、補間対象領域の各１６頂点体を、該１６頂点
体を構成する１６の格子点のうちの１つの格子点を通る
２４の５頂点体に分割し、該５頂点体の各々で異なる補
間データの組みを用いる。
Description
【０００１】
【産業上の利用分野】本発明は、カラープリンタ、カラ
ー複写機等、中間調を含むフルカラーを出力する方法お
よび装置に関し、特に原稿の色調を忠実に再現するため
に色信号を変換する色信号変換方法および装置に関す
る。
ー複写機等、中間調を含むフルカラーを出力する方法お
よび装置に関し、特に原稿の色調を忠実に再現するため
に色信号を変換する色信号変換方法および装置に関す
る。
【０００２】
【従来の技術】従来から、カラー印刷、カラーテレビ、
カラー複写機等の分野で、色信号変換について数多くの
方法が提案されており、その１つとして、テーブルメモ
リを用いて入力の色空間、例えばＢＧＲ系から、出力の
色空間、例えばＹＭＣ（Ｋ）系へ直接変換する方法があ
る。しかし、ＢＧＲ系等の３色信号を、必要とする濃度
段階の分解能でそれぞれにデジタル信号に変換した時の
情報量は非常に多く、従ってテーブルメモリの容量が莫
大になり、コストが非常に高くなる。例えば、入力ＢＧ
Ｒ各色に対し８ビットを割り当て、出力ＹＭＣＫ各色が
８ビットで出力されるとすると、２24×４バイトのメモ
リーが必要となってしまい実用的ではない。
カラー複写機等の分野で、色信号変換について数多くの
方法が提案されており、その１つとして、テーブルメモ
リを用いて入力の色空間、例えばＢＧＲ系から、出力の
色空間、例えばＹＭＣ（Ｋ）系へ直接変換する方法があ
る。しかし、ＢＧＲ系等の３色信号を、必要とする濃度
段階の分解能でそれぞれにデジタル信号に変換した時の
情報量は非常に多く、従ってテーブルメモリの容量が莫
大になり、コストが非常に高くなる。例えば、入力ＢＧ
Ｒ各色に対し８ビットを割り当て、出力ＹＭＣＫ各色が
８ビットで出力されるとすると、２24×４バイトのメモ
リーが必要となってしまい実用的ではない。
【０００３】そこで、テーブルメモリを用いて色信号変
換を行う場合のメモリ容量削減の方法として、従来は補
間を用いる方法が主に検討されてきた。即ち、入力信号
の上位ビットをアドレスとした色補正メモリを用いるこ
とによってメモリ容量を削減し、粗くなった分を下位ビ
ットを用いた補間回路によって補正しようとする方法
（例えば、特公昭５８−１６１８０号公報、特開平２−
１８７３７４号公報参照）である。しかしながら、これ
らの従来の補間方法は、大きなメモリ容量を必要とした
り、隣の補間領域との境界で不連続になる等、まだ問題
があった。
換を行う場合のメモリ容量削減の方法として、従来は補
間を用いる方法が主に検討されてきた。即ち、入力信号
の上位ビットをアドレスとした色補正メモリを用いるこ
とによってメモリ容量を削減し、粗くなった分を下位ビ
ットを用いた補間回路によって補正しようとする方法
（例えば、特公昭５８−１６１８０号公報、特開平２−
１８７３７４号公報参照）である。しかしながら、これ
らの従来の補間方法は、大きなメモリ容量を必要とした
り、隣の補間領域との境界で不連続になる等、まだ問題
があった。
【０００４】そのような従来の技術の問題点を解決する
ための方法を、本発明者は本願と同時に提出した別途の
出願（願書記載の整理番号＝Ｅ９１０００３４）におい
て提案した。本発明は、上記別途の出願の発明と同様に
前記従来の技術を解決するとともに、その別途の出願の
発明をさらに改良するものである。そこで、まず上記別
途の出願における補間方法を、図９と式１により説明す
る。
ための方法を、本発明者は本願と同時に提出した別途の
出願（願書記載の整理番号＝Ｅ９１０００３４）におい
て提案した。本発明は、上記別途の出願の発明と同様に
前記従来の技術を解決するとともに、その別途の出願の
発明をさらに改良するものである。そこで、まず上記別
途の出願における補間方法を、図９と式１により説明す
る。
【０００５】 Ｘ’（ｘ，ｙ，ｚ）＝Ｘ’（ｘh，ｙh，ｚh）＋ａx（ｘh,ｙh,ｚh,ｄx（ｘl,ｙl , ｚl））ｘl＋ａy（ｘh,ｙh,ｚh,ｄy（ｘl,ｙl,ｚl））ｙl＋ａz（ｘh,ｙh,ｚh, ｄz（ｘl,ｙl,ｚl））ｚl・・・・・・・・・・・・・・式１ ここで、Ｘ’（ｘ，ｙ，ｚ）は入力（ｘ，ｙ，ｚ）にお
ける １つの出力の値を、ｘh， ｙh， ｚhは入力の
上位ビットを、ｘl， ｙl， ｚl は入力の下位ビット
を、Ｘ’（ｘh，ｙh，ｚh）は上位ビットの組みから得
られる基準データを、ａx（ｘh，ｙh，ｚh，ｄx（ｘl，
ｙl，ｚl）），ａy（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl））は補間用強度信号を、ｄx（ｘl，ｙl，ｚl），
ｄy（ｘl，ｙl，ｚl）, ｄz（ｘl，ｙl，ｚl）は下位ビ
ットの組みから得られる補間用領域選択信号を示す。
ける １つの出力の値を、ｘh， ｙh， ｚhは入力の
上位ビットを、ｘl， ｙl， ｚl は入力の下位ビット
を、Ｘ’（ｘh，ｙh，ｚh）は上位ビットの組みから得
られる基準データを、ａx（ｘh，ｙh，ｚh，ｄx（ｘl，
ｙl，ｚl）），ａy（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl）），ａz（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，
ｚl））は補間用強度信号を、ｄx（ｘl，ｙl，ｚl），
ｄy（ｘl，ｙl，ｚl）, ｄz（ｘl，ｙl，ｚl）は下位ビ
ットの組みから得られる補間用領域選択信号を示す。
【０００６】図９の色補正装置の動作を簡単に説明する
と、まず、色を表す３つの入力信号Ｌ＊ａ＊ｂ＊の各々
が上位ビットと下位ビットに分けられ、まず上位ビット
の組が基準データ用色補正メモリ１のアドレスとして入
力され、式１のＸ’（ｘh，ｙh，ｚh）に相当する基準
データが出力される。また、入力信号の下位ビットの組
が、補間用領域選択信号出力メモリのアドレスとして入
力されて、式１のｄx（ｘl,ｙl,ｚl）， ｄy（ｘl,ｙl,
ｚl）, ｄz（ｘl,ｙl,ｚl） に対応する複数の補間用
領域選択信号が出力される。次に、入力信号の上位ビッ
トの組と前記補間用領域選択信号の一部が、補間用強度
信号出力メモリ５1〜５3に入力されて、式１のａ
x（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl））， ａ
y（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））， ａ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））に相当する
複数の補間用強度信号が出力される。次に、前記複数の
補間用強度出力の各々が補間用乗算器６1〜６3により入
力信号の下位ビットの内の１つと乗算され、複数の補間
データが出力される。最後に、補間用加算器３1〜３6に
より前記基準データと複数の補間データが加算されて、
最終的に式１のＸ’（ｘ，ｙ，ｚ）に相当する補間済み
の値が出力される。
と、まず、色を表す３つの入力信号Ｌ＊ａ＊ｂ＊の各々
が上位ビットと下位ビットに分けられ、まず上位ビット
の組が基準データ用色補正メモリ１のアドレスとして入
力され、式１のＸ’（ｘh，ｙh，ｚh）に相当する基準
データが出力される。また、入力信号の下位ビットの組
が、補間用領域選択信号出力メモリのアドレスとして入
力されて、式１のｄx（ｘl,ｙl,ｚl）， ｄy（ｘl,ｙl,
ｚl）, ｄz（ｘl,ｙl,ｚl） に対応する複数の補間用
領域選択信号が出力される。次に、入力信号の上位ビッ
トの組と前記補間用領域選択信号の一部が、補間用強度
信号出力メモリ５1〜５3に入力されて、式１のａ
x（ｘh，ｙh，ｚh，ｄx（ｘl，ｙl，ｚl））， ａ
y（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））， ａ
z（ｘh，ｙh，ｚh，ｄz（ｘl，ｙl，ｚl））に相当する
複数の補間用強度信号が出力される。次に、前記複数の
補間用強度出力の各々が補間用乗算器６1〜６3により入
力信号の下位ビットの内の１つと乗算され、複数の補間
データが出力される。最後に、補間用加算器３1〜３6に
より前記基準データと複数の補間データが加算されて、
最終的に式１のＸ’（ｘ，ｙ，ｚ）に相当する補間済み
の値が出力される。
【０００７】この方式は、以下のような特徴を持ってい
る。 （１） メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。 （２） 色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、特開平２−７３７７９号公報、
特開平２−１８７３７４号公報で提案したデータの規則
性をくずして出力の色再現範囲外に対応するメモリーを
削減するアイディアと相容れる。 （３） 隣の補間領域との境界での連続性を確保。 しかし、この方式は、出力がＹＭＣＫの場合に、Ｋの量
を色空間全体で一義的に決めておくのではなく、入力の
特性によって変えようとするときには、その対処が困難
であるという問題点があった。この問題点を具体的に説
明する。ゼログラフィーの様な出力装置にＹＭＣＫの４
色カラーで出力する場合、絵柄部分には、主に粒状性の
観点からなるべくＫを少なくし、文字部分には、主に色
ずれの観点からなるべくＫを多くしたいという要求があ
った。これを極端に言うと、絵柄部分はＹＭＣの３色で
出力し、文字部分はＹＭＫ，ＭＣＫ，ＣＹＫのようにＫ
と他の２色で出力するということになるが、そこまで極
端にしなくても、それに近い中間的な出力が何種類か求
められていたわけである。
る。 （１） メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。 （２） 色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、特開平２−７３７７９号公報、
特開平２−１８７３７４号公報で提案したデータの規則
性をくずして出力の色再現範囲外に対応するメモリーを
削減するアイディアと相容れる。 （３） 隣の補間領域との境界での連続性を確保。 しかし、この方式は、出力がＹＭＣＫの場合に、Ｋの量
を色空間全体で一義的に決めておくのではなく、入力の
特性によって変えようとするときには、その対処が困難
であるという問題点があった。この問題点を具体的に説
明する。ゼログラフィーの様な出力装置にＹＭＣＫの４
色カラーで出力する場合、絵柄部分には、主に粒状性の
観点からなるべくＫを少なくし、文字部分には、主に色
ずれの観点からなるべくＫを多くしたいという要求があ
った。これを極端に言うと、絵柄部分はＹＭＣの３色で
出力し、文字部分はＹＭＫ，ＭＣＫ，ＣＹＫのようにＫ
と他の２色で出力するということになるが、そこまで極
端にしなくても、それに近い中間的な出力が何種類か求
められていたわけである。
【０００８】そして、その中間的な出力の種類の数とし
ては、Ｋの入れ方を切り替えた場合の境界領域での画像
の連続性という観点から、多ければ多いほど良いという
要求があった。これらの要求を、先に述べた同時出願で
提案した方法の応用で実現しようとすると、次の２通り
の案が考えられた。 （１） 基準データ用色補正メモリと補間用強度信号出
力メモリを書き換え可能なメモリで構成しておき、異な
るＫの入れかたを要求された場合はその内容を入れ替え
る。 （２） 図１０に示したように、基準データ用色補正メ
モリと補間用強度信号出力メモリのアドレスに Ｋコン
トロール入力を追加し、Ｋコントロール入力によって出
力の値を切り替えられるようにする。 しかし、（１）の場合は、その内容を入れ替えに時間が
かかるため、１枚の画面のなかでＫの入れかたを変えた
い様な時には、時間的に間に合わなくなり、（２）の場
合には、Ｋコントロール入力のビット数が増やしたい
時、言い換えれば、Ｋの入れかたの種類を多くしたい時
は、基準データ用色補正メモリと補間用強度信号出力メ
モリの容量がその種類の数（カズ）倍だけ必要となり、
コストが高くなってしまうという問題があったのであ
る。
ては、Ｋの入れ方を切り替えた場合の境界領域での画像
の連続性という観点から、多ければ多いほど良いという
要求があった。これらの要求を、先に述べた同時出願で
提案した方法の応用で実現しようとすると、次の２通り
の案が考えられた。 （１） 基準データ用色補正メモリと補間用強度信号出
力メモリを書き換え可能なメモリで構成しておき、異な
るＫの入れかたを要求された場合はその内容を入れ替え
る。 （２） 図１０に示したように、基準データ用色補正メ
モリと補間用強度信号出力メモリのアドレスに Ｋコン
トロール入力を追加し、Ｋコントロール入力によって出
力の値を切り替えられるようにする。 しかし、（１）の場合は、その内容を入れ替えに時間が
かかるため、１枚の画面のなかでＫの入れかたを変えた
い様な時には、時間的に間に合わなくなり、（２）の場
合には、Ｋコントロール入力のビット数が増やしたい
時、言い換えれば、Ｋの入れかたの種類を多くしたい時
は、基準データ用色補正メモリと補間用強度信号出力メ
モリの容量がその種類の数（カズ）倍だけ必要となり、
コストが高くなってしまうという問題があったのであ
る。
【０００９】
【発明が解決しようとする課題】従って、本発明は、前
記問題点を解決するものであって、３つの色信号にＫの
コントロール信号を加えた４つの入力信号に対して、メ
モリ容量をそれほど増やすことなく高速な変換を可能と
する色信号変換装置を提供することを第１の目的とす
る。また、本発明は、３つの色信号にＫのコントロール
信号を加えた４つの入力信号の場合に限定されることは
なく、 ＹＭＣＫの様な４つの入力信号を他の色信号に
変換する場合にも適用可能である。また、本発明は、前
記同時出願で提案した方法および装置の主な特徴をその
まま踏襲するものである。したがって、本発明は、次に
示す利点を有する色信号変換方法および装置を提供する
ことを他の目的とするものである。 （１） メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。 （２） 色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、前述のデータの規則性をくずし
て出力の色再現範囲外に対応するメモリを削減する技術
（特開平２−７３７７９号公報、特開平２−１８７３７
４号公報）と相容れる。 （３） 隣の補間領域との境界での連続性を確保。
記問題点を解決するものであって、３つの色信号にＫの
コントロール信号を加えた４つの入力信号に対して、メ
モリ容量をそれほど増やすことなく高速な変換を可能と
する色信号変換装置を提供することを第１の目的とす
る。また、本発明は、３つの色信号にＫのコントロール
信号を加えた４つの入力信号の場合に限定されることは
なく、 ＹＭＣＫの様な４つの入力信号を他の色信号に
変換する場合にも適用可能である。また、本発明は、前
記同時出願で提案した方法および装置の主な特徴をその
まま踏襲するものである。したがって、本発明は、次に
示す利点を有する色信号変換方法および装置を提供する
ことを他の目的とするものである。 （１） メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。 （２） 色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、前述のデータの規則性をくずし
て出力の色再現範囲外に対応するメモリを削減する技術
（特開平２−７３７７９号公報、特開平２−１８７３７
４号公報）と相容れる。 （３） 隣の補間領域との境界での連続性を確保。
【００１０】
【課題を解決するための手段】本発明は、４つの入力信
号の各々を上位ビットと下位ビットに分け、上位ビット
の組みから得られる基準データと、上位ビットの組みと
下位ビットから得られる補間データの組みとを加算して
出力信号を得る色信号変換方法において、補間対象領域
の各１６頂点体を、該１６頂点体を構成する１６の格子
点のうちの１つの格子点を通る２４の５頂点体に分割
し、該５頂点体の各々で異なる補間データの組みを用い
ることを特徴とする。
号の各々を上位ビットと下位ビットに分け、上位ビット
の組みから得られる基準データと、上位ビットの組みと
下位ビットから得られる補間データの組みとを加算して
出力信号を得る色信号変換方法において、補間対象領域
の各１６頂点体を、該１６頂点体を構成する１６の格子
点のうちの１つの格子点を通る２４の５頂点体に分割
し、該５頂点体の各々で異なる補間データの組みを用い
ることを特徴とする。
【００１１】これを式で表すと、式２のようになる。 Ｘ’（ｘ，ｙ，ｚ，ｔ）＝Ｘ’（ｘh，ｙh，ｚh，ｔh）＋ａx（ｘh，ｙh，ｚh ，ｔh，ｄx（ｘl，ｙl，ｚl，ｔl））ｘl＋ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl , ｙl,ｚl，ｔl））ｙl＋ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，ｔl） ）ｚl＋ａt（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，ｔl））ｔl =Ｘ’（ｘh，ｙh，ｚh，ｔh）＋ｃ（ｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl ，ｙl，ｚl，ｔl）），ｘl）+ｃ（ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl， ｙl，ｚl，ｔl）），ｙl） +ｃ（ｂz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，ｔl）） ，ｚl）+ｃ（ｂt（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl， ｔl）），ｔl） ＝Ｘ’（ｘh，ｙh，ｚh，ｔh）＋ａx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx （ｘl，ｙl，ｚl，ｔl））ｘl＋ａy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ ｘl，ｙl，ｚl，ｔl））ｙl＋ａz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘ l，ｙl，ｚl，ｔl））ｚl＋ａt（ｅt（ｘh，ｙh，ｚh，ｔh），ｄt（ｘl ，ｙl，ｚl，ｔl））ｔl =Ｘ’（ｘh，ｙh，ｚh，ｔh）＋ｃ（ｂx（ｅx（ｘh，ｙh，ｚh，ｔh）， ｄx（ｘl，ｙl，ｚl，ｔl）），ｘl）+ｃ（ｂy（ｅy（ｘh，ｙh，ｚh，ｔ h），ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl）+ｃ（ｂz（ｅz（ｘh，ｙh，ｚ h，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl）），ｚl）+ｃ（ｂt（ｅt（ｘh，ｙ h，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），ｔl）・・・・・・・・・・・・・・式 ２
【００１２】ここで、Ｘ’（ｘ，ｙ，ｚ，ｔ）は入力
（ｘ，ｙ，ｚ，ｔ）における １つの出力の値を、
ｘh， ｙh， ｚh，ｔhは入力の上位ビットを、ｘl，
ｙl， ｚl は入力の下位ビットを、Ｘ’（ｘh，
ｙh，ｚh，ｔh）は上位ビットの組みから得られる基準
データをそれぞれ表す。
（ｘ，ｙ，ｚ，ｔ）における １つの出力の値を、
ｘh， ｙh， ｚh，ｔhは入力の上位ビットを、ｘl，
ｙl， ｚl は入力の下位ビットを、Ｘ’（ｘh，
ｙh，ｚh，ｔh）は上位ビットの組みから得られる基準
データをそれぞれ表す。
【００１３】（ここに段落番号を挿入してください。） ａx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl））, ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl,ｙ
l,ｚl，ｔl））,ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ａt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl）），ａx（ｅx（ｘh，ｙh，
ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl））， ａy（ｅ
y（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，
ｔl））， ａz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘ
l，ｙl，ｚl，ｔl））， ａt（ｅt（ｘh，ｙh，ｚh，
ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））は補間用強度信号
を表す。
ｔl））, ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl,ｙ
l,ｚl，ｔl））,ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ａt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl）），ａx（ｅx（ｘh，ｙh，
ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl））， ａy（ｅ
y（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，
ｔl））， ａz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘ
l，ｙl，ｚl，ｔl））， ａt（ｅt（ｘh，ｙh，ｚh，
ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））は補間用強度信号
を表す。
【００１４】 ｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl））, ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl，ｙl，
ｚl，ｔl））, ｂz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ｂt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl））， ｂx（ｅx（ｘh，ｙh，ｚ
h，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl））， ｂy（ｅy
（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，
ｔl）），ｂz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄ
z（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅt（ｘh，ｙh，
ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）） は補間用
強度選択信号を表す。
ｔl））, ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl，ｙl，
ｚl，ｔl））, ｂz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ｂt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl））， ｂx（ｅx（ｘh，ｙh，ｚ
h，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl））， ｂy（ｅy
（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，
ｔl）），ｂz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄ
z（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅt（ｘh，ｙh，
ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）） は補間用
強度選択信号を表す。
【００１５】 ｃ（ｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl）），ｘl）， ｃ（ｂy（ｘh，ｙh，ｚh，ｔh，ｄy
（ｘl，ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｘh，
ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，ｔl）），
ｚl）， ｃ（ｂt（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙ
l，ｚl，ｔl）），ｔl）， ｃ（ｂx（ｅx（ｘh，ｙh，
ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl）），ｘl），
ｃ（ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，
ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｅz（ｘh，
ｙh，ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl）），
ｚl）， ｃ（ｂt（ｅt（ｘh，ｙh，ｚh，ｔh），ｄ
t（ｘl，ｙl，ｚl，ｔl）），ｔl）・は補間データを表
す。
ｔl）），ｘl）， ｃ（ｂy（ｘh，ｙh，ｚh，ｔh，ｄy
（ｘl，ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｘh，
ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，ｔl）），
ｚl）， ｃ（ｂt（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙ
l，ｚl，ｔl）），ｔl）， ｃ（ｂx（ｅx（ｘh，ｙh，
ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl）），ｘl），
ｃ（ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，
ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｅz（ｘh，
ｙh，ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl）），
ｚl）， ｃ（ｂt（ｅt（ｘh，ｙh，ｚh，ｔh），ｄ
t（ｘl，ｙl，ｚl，ｔl）），ｔl）・は補間データを表
す。
【００１６】ｄx（ｘl,ｙl,ｚl，ｔl），ｄy（ｘl,ｙl,
ｚl，ｔl）,ｄz（ｘl,ｙl,ｚl，ｔl），ｄt（ｘl，
ｙl，ｚl，ｔl）は下位ビットの組みから得られる補間
用領域選択信号を表す。ｅx（ｘh,ｙh,ｚh，ｔh），ｅy
（ｘh,ｙh,ｚh，ｔh），ｅz（ｘh，ｙh，ｚh，ｔh），
ｅt（ｘh，ｙh，ｚh，ｔh）は上位ビットの組みから得
られる補間対象領域の各１６頂点体のうちの１つの格子
点を基準として残りの１５の格子点に対応する差分デー
タを表す。
ｚl，ｔl）,ｄz（ｘl,ｙl,ｚl，ｔl），ｄt（ｘl，
ｙl，ｚl，ｔl）は下位ビットの組みから得られる補間
用領域選択信号を表す。ｅx（ｘh,ｙh,ｚh，ｔh），ｅy
（ｘh,ｙh,ｚh，ｔh），ｅz（ｘh，ｙh，ｚh，ｔh），
ｅt（ｘh，ｙh，ｚh，ｔh）は上位ビットの組みから得
られる補間対象領域の各１６頂点体のうちの１つの格子
点を基準として残りの１５の格子点に対応する差分デー
タを表す。
【００１７】図１に分割方法の具体例を、表１および表
２にそれに対応する補間用強度信号ａx，ａy，ａz，ａt
を示した。
２にそれに対応する補間用強度信号ａx，ａy，ａz，ａt
を示した。
【表１】
【表２】 図１は、本来は４次元のところを３次元的に書かざるを
えないので正確なものではないし、また、スペースの都
合上、領域｛２｝｛３｝｛４｝｛５｝の分割の図は省略
してあるが、補間対象領域の１６頂点体が２４の５頂点
体に分割されることを示している。なお、図１では、補
間対象領域の１６頂点体を立方体２つで図示したが、本
発明は補間対象領域をそれに限定することはなく、辺の
長さが異なる１６頂点体や、極座標表示の入力の場合等
の変形１６頂点体の場合にも適用が可能である。図１
は、本来は４次元のところを３次元的に書かざるをえな
いので正確なものではないし、また、スペースの都合
上、領域｛２｝｛３｝｛４｝｛５｝の分割の図は省略し
てあるが、補間対象領域の１６頂点体が２４の５頂点体
に分割されることを示している。なお、図１では、補間
対象領域の１６頂点体を立方体２つで図示したが、本発
明は補間対象領域をそれに限定することはなく、辺の長
さが異なる１６頂点体や、極座標表示の入力の場合等の
変形１６頂点体の場合にも適用が可能である。
えないので正確なものではないし、また、スペースの都
合上、領域｛２｝｛３｝｛４｝｛５｝の分割の図は省略
してあるが、補間対象領域の１６頂点体が２４の５頂点
体に分割されることを示している。なお、図１では、補
間対象領域の１６頂点体を立方体２つで図示したが、本
発明は補間対象領域をそれに限定することはなく、辺の
長さが異なる１６頂点体や、極座標表示の入力の場合等
の変形１６頂点体の場合にも適用が可能である。図１
は、本来は４次元のところを３次元的に書かざるをえな
いので正確なものではないし、また、スペースの都合
上、領域｛２｝｛３｝｛４｝｛５｝の分割の図は省略し
てあるが、補間対象領域の１６頂点体が２４の５頂点体
に分割されることを示している。なお、図１では、補間
対象領域の１６頂点体を立方体２つで図示したが、本発
明は補間対象領域をそれに限定することはなく、辺の長
さが異なる１６頂点体や、極座標表示の入力の場合等の
変形１６頂点体の場合にも適用が可能である。
【００１８】前記本発明の色信号変換方法を実施するた
めの装置は、色を表す４つの入力信号の各々を上位ビッ
トと下位ビットに分け、その上位ビットの組みをアドレ
ス信号として入力したとき、基準データを出力する基準
データ用色補正メモリ手段（図２〜図８の１）と、前記
上位ビットの組みと下位ビットの組みに基づいて補間デ
ータの組を出力する補間データ作成手段（図２の５，
６，７、図３の５，６，８、図４の２，４，７、図５の
２，４，８、図６の６，８〜１１、図７の２，８〜１
２、）と、前記色補正メモリ手段の出力と補間データ作
成手段の出力を加算し、出力信号を得る加算手段（図２
〜図８の１）とを備えた色信号変換装置であって、前記
補間データ作成手段が、補間対象領域の各１６頂点体
を、該１６頂点体を構成する１６の格子点のうちの１つ
の格子点を通る２４の５頂点体に分割し、該５頂点体の
各々で異なる補間データの組みを対応させる手段（図２
の５，７、図３の５，８、図４の４，７、図５の４，
８、図６の８〜１１、図７の８〜１２、図８の４，７）
を有することを特徴とする。
めの装置は、色を表す４つの入力信号の各々を上位ビッ
トと下位ビットに分け、その上位ビットの組みをアドレ
ス信号として入力したとき、基準データを出力する基準
データ用色補正メモリ手段（図２〜図８の１）と、前記
上位ビットの組みと下位ビットの組みに基づいて補間デ
ータの組を出力する補間データ作成手段（図２の５，
６，７、図３の５，６，８、図４の２，４，７、図５の
２，４，８、図６の６，８〜１１、図７の２，８〜１
２、）と、前記色補正メモリ手段の出力と補間データ作
成手段の出力を加算し、出力信号を得る加算手段（図２
〜図８の１）とを備えた色信号変換装置であって、前記
補間データ作成手段が、補間対象領域の各１６頂点体
を、該１６頂点体を構成する１６の格子点のうちの１つ
の格子点を通る２４の５頂点体に分割し、該５頂点体の
各々で異なる補間データの組みを対応させる手段（図２
の５，７、図３の５，８、図４の４，７、図５の４，
８、図６の８〜１１、図７の８〜１２、図８の４，７）
を有することを特徴とする。
【００１９】また、本発明の具体的態様においては、前
記構成において、前記補間データ作成手段は、前記２４
の５頂点体のいずれに属するかを判定するため、４つの
入力信号の下位ビットの組みをアドレス信号として入力
し、補間用強度信号の共通性に適合した複数の補間用領
域選択信号を出力する補間用領域選択メモリ手段（図
２，図４の７）を有することを特徴とする。ここで、補
間用領域選択信号は、式２のｄx（ｘl,ｙl,ｚl，
ｔl）， ｄy（ｘl,ｙl,ｚl，ｔl）, ｄz（ｘl,ｙ
l,ｚl，ｔl）， ｄt（ｘl，ｙl，ｚl，ｔl）と対応
し、 表１の ［ｚl＞ｘl， ｘl＞＝ｙl，ｘl＞
ｔl］， ［ｘl＞＝ｙl，ｙl＞ｚl，ｙl＞ｔl］，［ｙl
＞ｚl， ｚl＞ｘl，ｚl＞ｔl］，［ｘl＞ｔl, ｙl＞
ｔl， ｚl＞ｔl］の信号に相当している。そして、こ
の補間用領域選択信号は、同じく表１でわかるように、
２４の５頂点体において補間用強度信号ａx， ａy，
ａz，ａtは全て異なるが、ａx，ａy， ａz，ａtの各々
の要素について見れば共通のものがあるので、その共通
性に適合する信号となっている。
記構成において、前記補間データ作成手段は、前記２４
の５頂点体のいずれに属するかを判定するため、４つの
入力信号の下位ビットの組みをアドレス信号として入力
し、補間用強度信号の共通性に適合した複数の補間用領
域選択信号を出力する補間用領域選択メモリ手段（図
２，図４の７）を有することを特徴とする。ここで、補
間用領域選択信号は、式２のｄx（ｘl,ｙl,ｚl，
ｔl）， ｄy（ｘl,ｙl,ｚl，ｔl）, ｄz（ｘl,ｙ
l,ｚl，ｔl）， ｄt（ｘl，ｙl，ｚl，ｔl）と対応
し、 表１の ［ｚl＞ｘl， ｘl＞＝ｙl，ｘl＞
ｔl］， ［ｘl＞＝ｙl，ｙl＞ｚl，ｙl＞ｔl］，［ｙl
＞ｚl， ｚl＞ｘl，ｚl＞ｔl］，［ｘl＞ｔl, ｙl＞
ｔl， ｚl＞ｔl］の信号に相当している。そして、こ
の補間用領域選択信号は、同じく表１でわかるように、
２４の５頂点体において補間用強度信号ａx， ａy，
ａz，ａtは全て異なるが、ａx，ａy， ａz，ａtの各々
の要素について見れば共通のものがあるので、その共通
性に適合する信号となっている。
【００２０】また、本発明の他の態様では、前記補間デ
ータ作成手段は、前記補間用領域選択メモリ手段の代わ
りに、前記２４の５頂点体のいずれに属するかを判定す
るため、４つの入力信号の下位ビット同士、または、４
つの入力信号のいくつかの下位ビットをシフトしたもの
同士を比較する複数組の比較器（図３，５，７の８）
と、該比較器の出力の組合せを補間用強度信号の共通性
に適合した複数の補間用領域選択信号として出力する手
段を有することを特徴とする。これは、メモリを使って
補間用領域選択信号を出力する代わりに、比較器等を用
いて演算させるものであり、図１および表１の分割の場
合は、表１のｘl＞＝ｙl， ｙl＞ｚl， ｚl＞ｘl，
ｘl＞ｔl， ｙl＞ｔl， ｚl＞ｔl に対応する６個の
比較器が必要となる。なお、４つの入力信号の下位ビッ
トのビット数が異なる場合は、比較器の前にシフトレジ
スタをつけて、オーダを合わせておけばよい。
ータ作成手段は、前記補間用領域選択メモリ手段の代わ
りに、前記２４の５頂点体のいずれに属するかを判定す
るため、４つの入力信号の下位ビット同士、または、４
つの入力信号のいくつかの下位ビットをシフトしたもの
同士を比較する複数組の比較器（図３，５，７の８）
と、該比較器の出力の組合せを補間用強度信号の共通性
に適合した複数の補間用領域選択信号として出力する手
段を有することを特徴とする。これは、メモリを使って
補間用領域選択信号を出力する代わりに、比較器等を用
いて演算させるものであり、図１および表１の分割の場
合は、表１のｘl＞＝ｙl， ｙl＞ｚl， ｚl＞ｘl，
ｘl＞ｔl， ｙl＞ｔl， ｚl＞ｔl に対応する６個の
比較器が必要となる。なお、４つの入力信号の下位ビッ
トのビット数が異なる場合は、比較器の前にシフトレジ
スタをつけて、オーダを合わせておけばよい。
【００２１】次に、本発明の具体的な態様では、前記補
間データ作成手段は、４つの入力信号の上位ビットの組
みと、前記補間用領域選択信号の一部とをアドレス信号
として入力し、複数の補間の強度の信号を出力する補間
用強度出力メモリ手段（図２，３の５）と、該補間用強
度出力メモリ手段の出力の内の１つと、４つの入力信号
の内の１つの信号の下位ビットの積を演算することによ
り補間データを出力する複数の補間データ出力手段（図
２，３の６）を有することを特徴とする。ここで、複数
の補間強度出力とは、式３のａx（ｘh，ｙh，ｚh，
ｔh，ｄx（ｘl，ｙl，ｚl，ｔl））, ａy（ｘh，ｙh，
ｚh，ｔh，ｄy（ｘl,ｙl,ｚl，ｔl））, ａz（ｘh，
ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，ｔl））， ａt
（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，ｔl））
に対応する。
間データ作成手段は、４つの入力信号の上位ビットの組
みと、前記補間用領域選択信号の一部とをアドレス信号
として入力し、複数の補間の強度の信号を出力する補間
用強度出力メモリ手段（図２，３の５）と、該補間用強
度出力メモリ手段の出力の内の１つと、４つの入力信号
の内の１つの信号の下位ビットの積を演算することによ
り補間データを出力する複数の補間データ出力手段（図
２，３の６）を有することを特徴とする。ここで、複数
の補間強度出力とは、式３のａx（ｘh，ｙh，ｚh，
ｔh，ｄx（ｘl，ｙl，ｚl，ｔl））, ａy（ｘh，ｙh，
ｚh，ｔh，ｄy（ｘl,ｙl,ｚl，ｔl））, ａz（ｘh，
ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，ｔl））， ａt
（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，ｔl））
に対応する。
【００２２】また、本発明の他の態様では、前記補間デ
ータ作成手段は、前記補間用強度出力メモリ手段と積を
演算する補間データ出力手段の代わりに、４つの入力信
号の上位ビットの組みと、前記補間用領域選択信号の一
部とをアドレス信号として入力し、複数の補間の強度の
選択信号を出力する補間用強度選択出力メモリ手段（図
４，５の４）と、該補間用強度選択出力メモリ手段の出
力の内の１つと、４つの入力信号の内の１つの信号の下
位ビットをアドレスとして入力し、補間データを出力す
る複数の補間データ出力メモリ手段（図４，５の２）を
有することを特徴とする。
ータ作成手段は、前記補間用強度出力メモリ手段と積を
演算する補間データ出力手段の代わりに、４つの入力信
号の上位ビットの組みと、前記補間用領域選択信号の一
部とをアドレス信号として入力し、複数の補間の強度の
選択信号を出力する補間用強度選択出力メモリ手段（図
４，５の４）と、該補間用強度選択出力メモリ手段の出
力の内の１つと、４つの入力信号の内の１つの信号の下
位ビットをアドレスとして入力し、補間データを出力す
る複数の補間データ出力メモリ手段（図４，５の２）を
有することを特徴とする。
【００２３】ここで、複数の補間強度選択出力は、式３
のｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl））, ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl，ｙl，
ｚl，ｔl））, ｂz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ｂt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl））に、補間データ出力は、式３
のｃ（ｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，
ｚl，ｔl）），ｘl）， ｃ（ｂy（ｘh，ｙh，ｚh，
ｔh，ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz
（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，
ｔl）），ｚl）， ｃ（ｂt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl）），ｔl）に対応する。ここで
は、積を演算する代わりにメモリを用いているので、補
間強度そのものを用いる必要がなく、対応する補間強度
を用いて乗算した結果が入っているアドレスを指定する
ための補間強度選択出力が使われる。
のｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl））, ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl，ｙl，
ｚl，ｔl））, ｂz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ｂt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl））に、補間データ出力は、式３
のｃ（ｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，
ｚl，ｔl）），ｘl）， ｃ（ｂy（ｘh，ｙh，ｚh，
ｔh，ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz
（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，ｙl，ｚl，
ｔl）），ｚl）， ｃ（ｂt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl）），ｔl）に対応する。ここで
は、積を演算する代わりにメモリを用いているので、補
間強度そのものを用いる必要がなく、対応する補間強度
を用いて乗算した結果が入っているアドレスを指定する
ための補間強度選択出力が使われる。
【００２４】また、本発明の他の態様では、前記補間デ
ータ作成手段は、前記補間用強度出力メモリ手段の代わ
りとして、４つの入力信号の上位ビットの組みをアドレ
スとして入力し、補間対象領域の各１６頂点体のうちの
１つの格子点を基準として残りの１５の格子点に対応す
る差分データを出力するメモリ部分（図６の９）と、該
差分データの差分を計算する複数の減算部分（図６の１
０）と、該差分データ、または、該減算結果の中から前
記補間用領域選択信号の一部を用いて適切な複数の補間
の強度の出力を選択する部分（図６の１１）からなる補
間用強度出力手段と、該補間用強度出力手段の出力の内
の１つと、４つの入力信号の内の１つの信号の下位ビッ
トの積を演算することにより補間データを出力する複数
の補間データ出力手段（図６の６）を有することを特徴
とする。ここで、補間対象領域の各１６頂点体のうちの
１つの格子点を基準として残りの１５の格子点に対応す
る差分データは、式３のｅx（ｘh,ｙh,ｚh，ｔh），ｅy
（ｘh,ｙh,ｚh，ｔh）， ｅz（ｘh，ｙh，ｚh，
ｔh），ｅt（ｘh，ｙh，ｚh，ｔh）に、補間用強度出力
はａx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，
ｚl，ｔl））， ａy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄ
y（ｘl，ｙl，ｚl，ｔl）），ａz（ｅz（ｘh，ｙh，
ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ａt（ｅ
t（ｘh，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，
ｔl））に対応する。
ータ作成手段は、前記補間用強度出力メモリ手段の代わ
りとして、４つの入力信号の上位ビットの組みをアドレ
スとして入力し、補間対象領域の各１６頂点体のうちの
１つの格子点を基準として残りの１５の格子点に対応す
る差分データを出力するメモリ部分（図６の９）と、該
差分データの差分を計算する複数の減算部分（図６の１
０）と、該差分データ、または、該減算結果の中から前
記補間用領域選択信号の一部を用いて適切な複数の補間
の強度の出力を選択する部分（図６の１１）からなる補
間用強度出力手段と、該補間用強度出力手段の出力の内
の１つと、４つの入力信号の内の１つの信号の下位ビッ
トの積を演算することにより補間データを出力する複数
の補間データ出力手段（図６の６）を有することを特徴
とする。ここで、補間対象領域の各１６頂点体のうちの
１つの格子点を基準として残りの１５の格子点に対応す
る差分データは、式３のｅx（ｘh,ｙh,ｚh，ｔh），ｅy
（ｘh,ｙh,ｚh，ｔh）， ｅz（ｘh，ｙh，ｚh，
ｔh），ｅt（ｘh，ｙh，ｚh，ｔh）に、補間用強度出力
はａx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，
ｚl，ｔl））， ａy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄ
y（ｘl，ｙl，ｚl，ｔl）），ａz（ｅz（ｘh，ｙh，
ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ａt（ｅ
t（ｘh，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，
ｔl））に対応する。
【００２５】また、本発明の他の態様では、前記補間デ
ータ作成手段は、補間用強度選択出力メモリ手段の代わ
りとして、４つの入力信号の上位ビットの組みをアドレ
スとして入力し、補間対象領域の各１６頂点体のうちの
１つの格子点を基準として残りの１５の格子点に対応す
る差分データを出力するメモリ部分（図７の９）と、、
該差分データの差分を計算する複数の減算部分（図７の
１０）と、該差分データ、または、該減算結果の中から
前記補間用領域選択信号の一部を用いて適切な複数の補
間の強度の出力を選択する部分（図７の１１）と、それ
ら選択された複数の補間の強度の出力を複数の補間の強
度の選択出力に変換する部分（図７の１２）からなる補
間用強度選択出力手段と、該補間用強度選択出力手段の
出力の内の１つと、４つの入力信号の内の１つの信号の
下位ビットをアドレスとして入力し、補間データを出力
する複数の補間データ出力メモリ手段（図７の２）を有
することを特徴とする。
ータ作成手段は、補間用強度選択出力メモリ手段の代わ
りとして、４つの入力信号の上位ビットの組みをアドレ
スとして入力し、補間対象領域の各１６頂点体のうちの
１つの格子点を基準として残りの１５の格子点に対応す
る差分データを出力するメモリ部分（図７の９）と、、
該差分データの差分を計算する複数の減算部分（図７の
１０）と、該差分データ、または、該減算結果の中から
前記補間用領域選択信号の一部を用いて適切な複数の補
間の強度の出力を選択する部分（図７の１１）と、それ
ら選択された複数の補間の強度の出力を複数の補間の強
度の選択出力に変換する部分（図７の１２）からなる補
間用強度選択出力手段と、該補間用強度選択出力手段の
出力の内の１つと、４つの入力信号の内の１つの信号の
下位ビットをアドレスとして入力し、補間データを出力
する複数の補間データ出力メモリ手段（図７の２）を有
することを特徴とする。
【００２６】ここで、補間用強度選択出力は、式３のｂ
x（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，
ｔl））， ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘ
l，ｙl，ｚl，ｔl）），ｂz（ｅz（ｘh，ｙh，ｚh，
ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅt（ｘ
h，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））
に、補間データ出力は、式３のｃ（ｂx（ｅx（ｘh，
ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl）），
ｘl）， ｃ（ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄ
y（ｘl，ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｅ
z（ｘh，ｙh，ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，
ｔl）），ｚl）， ｃ（ｂt（ｅt（ｘh，ｙh，ｚh，
ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），ｔl）に対応す
る。この場合も、積を演算する代わりにメモリを用いて
いるので、補間強度そのものを用いる必要がなく、補間
強度は対応する補間強度を用いて乗算した結果が入って
いるアドレスを指定するための補間強度選択出力に変換
される。
x（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，
ｔl））， ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘ
l，ｙl，ｚl，ｔl）），ｂz（ｅz（ｘh，ｙh，ｚh，
ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅt（ｘ
h，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））
に、補間データ出力は、式３のｃ（ｂx（ｅx（ｘh，
ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl）），
ｘl）， ｃ（ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄ
y（ｘl，ｙl，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｅ
z（ｘh，ｙh，ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，
ｔl）），ｚl）， ｃ（ｂt（ｅt（ｘh，ｙh，ｚh，
ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），ｔl）に対応す
る。この場合も、積を演算する代わりにメモリを用いて
いるので、補間強度そのものを用いる必要がなく、補間
強度は対応する補間強度を用いて乗算した結果が入って
いるアドレスを指定するための補間強度選択出力に変換
される。
【００２７】また、本発明の色信号変換装置は、第１の
表色系の色を表わす４つの入力信号の内の第１および第
２の２つの入力信号をアドレスとして入力し、出力装置
の色再現範囲を考慮してあらかじめ定められた起点アド
レスと前記２つの入力信号の修正された下位ビットとを
出力する起点アドレス／下位ビット生成メモリ（図８の
１３）と、前記第１および第２の入力信号をアドレスと
して入力し、前記出力装置の色再現範囲を考慮した前記
４つの入力信号の内の第３の入力信号の最大値／最小値
を出力する最大最小生成メモリ（図８の１４）と、前記
第３の入力信号を前記最大最小生成メモリから出力され
た最大値／最小値に基づいて修正する演算器（図８の１
６，１７）と、前記起点アドレス／下位ビット生成メモ
リから出力された起点アドレスと前記演算器によって修
正された結果の一定数の上位ビットとの和を求めるアド
レス加算器（図８の１５）と、前記アドレス加算器の出
力および前記４つの入力信号の内の第４の入力信号をア
ドレスとして入力し、第２の表色系の色を表わす基準デ
ータ信号を出力する基準データ用色補正メモリ（図８の
１）と、前記アドレス加算器の出力する上位ビットの組
みと前記入力信号の修正された下位ビットの組みに基づ
いて補間データの組を出力する補間データ作成手段（図
８の７，５，６）と、前記基準データ用色補正メモリの
出力と補間データ作成手段の出力を加算し、第２の表色
系の色を表す出力信号を得る加算手段（図８の３）とを
備え、かつ、前記補間データ作成手段が、補間対象領域
の各１６頂点体を、該１６頂点体を構成する１６の格子
点のうちの１つの格子点を通る２４の５頂点体に分割
し、該５頂点体の各々で異なる補間データの組みを対応
させる手段（図８の７，５）を有する。
表色系の色を表わす４つの入力信号の内の第１および第
２の２つの入力信号をアドレスとして入力し、出力装置
の色再現範囲を考慮してあらかじめ定められた起点アド
レスと前記２つの入力信号の修正された下位ビットとを
出力する起点アドレス／下位ビット生成メモリ（図８の
１３）と、前記第１および第２の入力信号をアドレスと
して入力し、前記出力装置の色再現範囲を考慮した前記
４つの入力信号の内の第３の入力信号の最大値／最小値
を出力する最大最小生成メモリ（図８の１４）と、前記
第３の入力信号を前記最大最小生成メモリから出力され
た最大値／最小値に基づいて修正する演算器（図８の１
６，１７）と、前記起点アドレス／下位ビット生成メモ
リから出力された起点アドレスと前記演算器によって修
正された結果の一定数の上位ビットとの和を求めるアド
レス加算器（図８の１５）と、前記アドレス加算器の出
力および前記４つの入力信号の内の第４の入力信号をア
ドレスとして入力し、第２の表色系の色を表わす基準デ
ータ信号を出力する基準データ用色補正メモリ（図８の
１）と、前記アドレス加算器の出力する上位ビットの組
みと前記入力信号の修正された下位ビットの組みに基づ
いて補間データの組を出力する補間データ作成手段（図
８の７，５，６）と、前記基準データ用色補正メモリの
出力と補間データ作成手段の出力を加算し、第２の表色
系の色を表す出力信号を得る加算手段（図８の３）とを
備え、かつ、前記補間データ作成手段が、補間対象領域
の各１６頂点体を、該１６頂点体を構成する１６の格子
点のうちの１つの格子点を通る２４の５頂点体に分割
し、該５頂点体の各々で異なる補間データの組みを対応
させる手段（図８の７，５）を有する。
【００２８】
【作用】本発明によれば、４つの入力信号の各々が上位
ビットと下位ビットに分けられ、まず上位ビットの組が
基準データ用色補正メモリ手段のアドレスとして入力さ
れ、式２のＸ’（ｘh，ｙh，ｚh，ｔh）に相当する基準
データが出力される。
ビットと下位ビットに分けられ、まず上位ビットの組が
基準データ用色補正メモリ手段のアドレスとして入力さ
れ、式２のＸ’（ｘh，ｙh，ｚh，ｔh）に相当する基準
データが出力される。
【００２９】また、入力信号の下位ビットの組が、補間
用領域選択メモリ手段のアドレスとして入力されるか、
または、比較器等から構成される補間用領域選択信号出
力手段に入力されて、式２のｄx（ｘl,ｙl,ｚl，
ｔl）， ｄy（ｘl,ｙl,ｚl，ｔl）,ｄz（ｘl,ｙl,ｚl，
ｔl）, ｄt（ｘl,ｙl,ｚl，ｔl） に対応する複数の補
間用領域選択信号が出力される。
用領域選択メモリ手段のアドレスとして入力されるか、
または、比較器等から構成される補間用領域選択信号出
力手段に入力されて、式２のｄx（ｘl,ｙl,ｚl，
ｔl）， ｄy（ｘl,ｙl,ｚl，ｔl）,ｄz（ｘl,ｙl,ｚl，
ｔl）, ｄt（ｘl,ｙl,ｚl，ｔl） に対応する複数の補
間用領域選択信号が出力される。
【００３０】次に、入力信号の上位ビットの組と前記補
間用領域選択信号の一部が、補間用強度出力メモリ手
段、または、補間用強度出力手段に入力されて、式２の
ａx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl））, ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl,ｙ
l,ｚl，ｔl））,ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ａt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl）） またはａx（ｅx（ｘh，
ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl））， ａ
y（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，
ｔl））， ａz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘ
l，ｙl，ｚl，ｔl））， ａt（ｅt（ｘh，ｙh，ｚh，
ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））に相当する複数の
補間用強度信号が出力される。
間用領域選択信号の一部が、補間用強度出力メモリ手
段、または、補間用強度出力手段に入力されて、式２の
ａx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，
ｔl））, ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl,ｙ
l,ｚl，ｔl））,ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ａt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl）） またはａx（ｅx（ｘh，
ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，ｔl））， ａ
y（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，
ｔl））， ａz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘ
l，ｙl，ｚl，ｔl））， ａt（ｅt（ｘh，ｙh，ｚh，
ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））に相当する複数の
補間用強度信号が出力される。
【００３１】または、入力信号の上位ビットの組と前記
上記補間用領域選択信号の一部が、補間用強度選択出力
メモリ手段、または、補間用強度選択出力手段に入力さ
れて、式３のｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，
ｙl，ｚl，ｔl））, ｂy（ｘh，ｙh，ｚh，ｔh，ｄ
y（ｘl，ｙl，ｚl，ｔl））, ｂz（ｘh，ｙh，ｚh，
ｔh，ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｘh，
ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，ｔl）） または
ｂx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，
ｚl，ｔl））， ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄ
y（ｘl，ｙl，ｚl，ｔl）），ｂz（ｅz（ｘh，ｙh，
ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅ
t（ｘh，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，
ｔl））に相当する複数の補間用強度選択信号が出力さ
れる。
上記補間用領域選択信号の一部が、補間用強度選択出力
メモリ手段、または、補間用強度選択出力手段に入力さ
れて、式３のｂx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，
ｙl，ｚl，ｔl））, ｂy（ｘh，ｙh，ｚh，ｔh，ｄ
y（ｘl，ｙl，ｚl，ｔl））, ｂz（ｘh，ｙh，ｚh，
ｔh，ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｘh，
ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，ｔl）） または
ｂx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，
ｚl，ｔl））， ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄ
y（ｘl，ｙl，ｚl，ｔl）），ｂz（ｅz（ｘh，ｙh，
ｚh，ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅ
t（ｘh，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，
ｔl））に相当する複数の補間用強度選択信号が出力さ
れる。
【００３２】次に、前記複数の補間用強度出力の各々が
入力信号の下位ビットの内の１つと乗算され、複数の補
間データが出力される。または、補間用強度選択出力の
各々と入力信号の下位ビットの各々が複数の補間データ
出力メモリ手段のアドレスとして入力され、式３のｃ
（ｂx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，
ｚl，ｔl）），ｘl）， ｃ（ｂy（ｅy（ｘh，ｙh，
ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl），
ｃ（ｂz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘl，
ｙl，ｚl，ｔl）），ｚl）， ｃ（ｂt（ｅt（ｘh，
ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），
ｔl）に相当する複数の補間データが出力される。最後
に、前記基準データと複数の補間データが加算されて、
最終的に式３のＸ’（ｘ，ｙ，ｚ，ｔ）に相当する補間
済みの値が出力される。
入力信号の下位ビットの内の１つと乗算され、複数の補
間データが出力される。または、補間用強度選択出力の
各々と入力信号の下位ビットの各々が複数の補間データ
出力メモリ手段のアドレスとして入力され、式３のｃ
（ｂx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，
ｚl，ｔl）），ｘl）， ｃ（ｂy（ｅy（ｘh，ｙh，
ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl），
ｃ（ｂz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘl，
ｙl，ｚl，ｔl）），ｚl）， ｃ（ｂt（ｅt（ｘh，
ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），
ｔl）に相当する複数の補間データが出力される。最後
に、前記基準データと複数の補間データが加算されて、
最終的に式３のＸ’（ｘ，ｙ，ｚ，ｔ）に相当する補間
済みの値が出力される。
【００３３】また、上述の補間データ作成手段を有する
構成に加えて、起点アドレス／下位ビット生成メモリ、
アドレス加算器、最大最小生成メモリおよび演算器を有
する本発明の態様においては、上述の補間データ作成手
段を有する構成による作用効果が得られるばかりでな
く、起点アドレスを出力装置の表色系の色再現範囲を考
慮して各色補正メモリに無駄が生じないように予め定め
ることができ、また、出力装置の色再現範囲外の色に対
応する入力信号があったとき、これを出力装置の色再現
範囲内の色に対応する信号に変換するので各色補正メモ
リの容量を一層大幅に削減することができ、かつ、さら
に高速な色信号変換装置が実現できる。
構成に加えて、起点アドレス／下位ビット生成メモリ、
アドレス加算器、最大最小生成メモリおよび演算器を有
する本発明の態様においては、上述の補間データ作成手
段を有する構成による作用効果が得られるばかりでな
く、起点アドレスを出力装置の表色系の色再現範囲を考
慮して各色補正メモリに無駄が生じないように予め定め
ることができ、また、出力装置の色再現範囲外の色に対
応する入力信号があったとき、これを出力装置の色再現
範囲内の色に対応する信号に変換するので各色補正メモ
リの容量を一層大幅に削減することができ、かつ、さら
に高速な色信号変換装置が実現できる。
【００３４】
【実施例】図２以下に、本発明の実施例を示す。これら
の図では、説明を容易にするため、入力をＫのコントロ
ールｎ’＋８−ｎビット、Ｌ＊７ビット，ａ＊８ビッ
ト，ｂ＊８ビットで、この内の下位ビットを各８−ｎビ
ットで、出力をＹ％，Ｍ％，Ｃ％，（Ｋ％）各８ビット
で表しているが、本発明は、これら入出力の種類とビッ
ト数に限定されることはなく、如何なる入出力の種類と
ビット数でも適用可能である。また、これらの図には、
１種類の出力に対する回路構成しか明示していないが、
これを複数種類の出力に拡張することは容易であるの
で、省略した。なお、複数種類の出力に拡張する場合、
補間用領域選択信号出力メモリ手段、または、補間用領
域選択信号出力手段等の複数種類の出力に共通してもよ
い部分は、図示のように共通する部分として残してもよ
いし、ハードウェア化する時に複数種類の出力に対応し
て完全に分離したい場合等に、各出力に対応して各々独
立に共通する部分を重複して持ってもよい。
の図では、説明を容易にするため、入力をＫのコントロ
ールｎ’＋８−ｎビット、Ｌ＊７ビット，ａ＊８ビッ
ト，ｂ＊８ビットで、この内の下位ビットを各８−ｎビ
ットで、出力をＹ％，Ｍ％，Ｃ％，（Ｋ％）各８ビット
で表しているが、本発明は、これら入出力の種類とビッ
ト数に限定されることはなく、如何なる入出力の種類と
ビット数でも適用可能である。また、これらの図には、
１種類の出力に対する回路構成しか明示していないが、
これを複数種類の出力に拡張することは容易であるの
で、省略した。なお、複数種類の出力に拡張する場合、
補間用領域選択信号出力メモリ手段、または、補間用領
域選択信号出力手段等の複数種類の出力に共通してもよ
い部分は、図示のように共通する部分として残してもよ
いし、ハードウェア化する時に複数種類の出力に対応し
て完全に分離したい場合等に、各出力に対応して各々独
立に共通する部分を重複して持ってもよい。
【００３５】第１の実施例 図２に、本発明の第１の実施例を示す。第１の実施例
は、基準データ用色補正メモリ１、補間用領域選択信号
出力メモリ７、補間用強度信号出力メモリ５1−５4、補
間用乗算器６1−６4、補間用加算器３1−３7より構成さ
れている。基準データ用色補正メモリ１は、入力のＫコ
ントロールとＬ＊ａ＊ｂ＊の上位ビットをアドレスとし
て入力し、式３のＸ’（ｘh，ｙh，ｚh）に相当する補
正の基準値を読み出して出力するルックアップテーブル
メモリである。また、補間用領域選択信号出力メモリ７
は、入力のＫコントロールとＬ＊ａ＊ｂ＊の下位ビット
がアドレスとして入力され、式３のｄx（ｘl,ｙl,ｚl，
ｔl）， ｄy（ｘl,ｙl,ｚl，ｔl）, ｄz（ｘl,ｙ
l,ｚl，ｔl）, ｄt（ｘl,ｙl,ｚl，ｔl） に対応する
補間用領域選択信号を出力するルックアップテーブルメ
モリであり、図２では、図１および表１の分割方法に対
応させて、４系統の３ビット出力で表現した。なお、図
２では、入力の下位ビット数は同一で表現したが、異な
るビット数であっても問題はない。
は、基準データ用色補正メモリ１、補間用領域選択信号
出力メモリ７、補間用強度信号出力メモリ５1−５4、補
間用乗算器６1−６4、補間用加算器３1−３7より構成さ
れている。基準データ用色補正メモリ１は、入力のＫコ
ントロールとＬ＊ａ＊ｂ＊の上位ビットをアドレスとし
て入力し、式３のＸ’（ｘh，ｙh，ｚh）に相当する補
正の基準値を読み出して出力するルックアップテーブル
メモリである。また、補間用領域選択信号出力メモリ７
は、入力のＫコントロールとＬ＊ａ＊ｂ＊の下位ビット
がアドレスとして入力され、式３のｄx（ｘl,ｙl,ｚl，
ｔl）， ｄy（ｘl,ｙl,ｚl，ｔl）, ｄz（ｘl,ｙ
l,ｚl，ｔl）, ｄt（ｘl,ｙl,ｚl，ｔl） に対応する
補間用領域選択信号を出力するルックアップテーブルメ
モリであり、図２では、図１および表１の分割方法に対
応させて、４系統の３ビット出力で表現した。なお、図
２では、入力の下位ビット数は同一で表現したが、異な
るビット数であっても問題はない。
【００３６】次に、補間用強度信号出力メモリ５1〜５4
は、入力のＫコントロールとＬ＊ａ＊ｂ＊の上位ビット
と前記補間用領域選択信号がアドレスとして入力され、
式３のａx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，
ｚl，ｔl））, ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl,ｙ
l,ｚl，ｔl））,ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ａt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl））に相当する複数の補間用強度
信号を出力するルックアップテーブルメモリであり、そ
のビット幅は、次につながる乗算や加算の要求精度から
決定される。
は、入力のＫコントロールとＬ＊ａ＊ｂ＊の上位ビット
と前記補間用領域選択信号がアドレスとして入力され、
式３のａx（ｘh，ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，
ｚl，ｔl））, ａy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl,ｙ
l,ｚl，ｔl））,ａz（ｘh，ｙh，ｚh，ｔh，ｄz（ｘl，
ｙl，ｚl，ｔl））， ａt（ｘh，ｙh，ｚh，ｔh，ｄt
（ｘl，ｙl，ｚl，ｔl））に相当する複数の補間用強度
信号を出力するルックアップテーブルメモリであり、そ
のビット幅は、次につながる乗算や加算の要求精度から
決定される。
【００３７】次に、補間用乗算器６1〜６4は、前記補間
用強度信号出力と入力のＫコントロールとＬ＊ａ＊ｂ＊
の下位ビットの各々と乗算して、式３のｃ（ｂx（ｘh，
ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，ｔl）），
ｘl）， ｃ（ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl，ｙ
l，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｘh，ｙh，ｚh，
ｔh，ｄz（ｘl，ｙl，ｚl，ｔl）），ｚl）， ｃ（ｂt
（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，
ｔl）），ｔl）に対応する複数の補間データを出力する
ものであり、その出力ビット幅も、次につながる加算の
要求精度から決定される。最後に、補間用加算器３は、
前記補正の基準値と、前記補間データを加算して、最終
的な補間された値を出力する。
用強度信号出力と入力のＫコントロールとＬ＊ａ＊ｂ＊
の下位ビットの各々と乗算して、式３のｃ（ｂx（ｘh，
ｙh，ｚh，ｔh，ｄx（ｘl，ｙl，ｚl，ｔl）），
ｘl）， ｃ（ｂy（ｘh，ｙh，ｚh，ｔh，ｄy（ｘl，ｙ
l，ｚl，ｔl）），ｙl）， ｃ（ｂz（ｘh，ｙh，ｚh，
ｔh，ｄz（ｘl，ｙl，ｚl，ｔl）），ｚl）， ｃ（ｂt
（ｘh，ｙh，ｚh，ｔh，ｄt（ｘl，ｙl，ｚl，
ｔl）），ｔl）に対応する複数の補間データを出力する
ものであり、その出力ビット幅も、次につながる加算の
要求精度から決定される。最後に、補間用加算器３は、
前記補正の基準値と、前記補間データを加算して、最終
的な補間された値を出力する。
【００３８】この第１の実施例の色信号変換装置は、補
間対象領域の各１６頂点体を、該１６頂点体を構成する
１６の格子点のうちの１つの格子点を通る２４の５頂点
体に分割し、該５頂点体の各々で異なる補間データの組
みを用いるように、領域選択信号出力メモリ７および補
間用強度信号出力メモリ５1ー５4を設けたことにより、
従来のような色補正メモリから呼び出す時の複雑なアド
レス変換を不要とする。従って簡単な回路構成でかつ高
速処理を可能とするものである。特に３つの色信号にＫ
のコントロール信号を加えた４つの入力信号に対して、
メモリ容量をそれほど増やすことなく高速な変換を可能
とする。また、本実施例が色補正メモリの中のデータが
規則正しく並んでいることを前提としないので、前述の
特開平２−７３７７９号公報や特開平２−１８７３７４
号公報に開示されているようなデータの規則性をくずし
て出力の色再現範囲外に対応するメモリーを削減する技
術と共に用いることができ、かつ、隣の補間領域との境
界での連続性の確保を可能とするものである。なお、そ
の色再現範囲外に対応するメモリーを削減する技術を用
いた応用例については第７の実施例として後述する。ま
た、本実施例は、補間用領域選択信号出力メモリ７およ
び補間用乗算器を設けたことにより、出力についての演
算回数をなるべく少なくし、従って簡単な回路構成でか
つ高速処理を可能としている。
間対象領域の各１６頂点体を、該１６頂点体を構成する
１６の格子点のうちの１つの格子点を通る２４の５頂点
体に分割し、該５頂点体の各々で異なる補間データの組
みを用いるように、領域選択信号出力メモリ７および補
間用強度信号出力メモリ５1ー５4を設けたことにより、
従来のような色補正メモリから呼び出す時の複雑なアド
レス変換を不要とする。従って簡単な回路構成でかつ高
速処理を可能とするものである。特に３つの色信号にＫ
のコントロール信号を加えた４つの入力信号に対して、
メモリ容量をそれほど増やすことなく高速な変換を可能
とする。また、本実施例が色補正メモリの中のデータが
規則正しく並んでいることを前提としないので、前述の
特開平２−７３７７９号公報や特開平２−１８７３７４
号公報に開示されているようなデータの規則性をくずし
て出力の色再現範囲外に対応するメモリーを削減する技
術と共に用いることができ、かつ、隣の補間領域との境
界での連続性の確保を可能とするものである。なお、そ
の色再現範囲外に対応するメモリーを削減する技術を用
いた応用例については第７の実施例として後述する。ま
た、本実施例は、補間用領域選択信号出力メモリ７およ
び補間用乗算器を設けたことにより、出力についての演
算回数をなるべく少なくし、従って簡単な回路構成でか
つ高速処理を可能としている。
【００３９】第２の実施例 図３に、本発明の第２の実施例を示す。第２の実施例
は、第１の実施例での補間用領域選択信号出力メモリ７
の代わりに、入力のＫコントロールとＬ＊ａ＊ｂ＊の下
位ビット同士を比較する複数の比較器８1〜８6が用いら
れているほかは第１の実施例と同様である。すなわち、
メモリを使って補間用領域選択信号を出力する代わり
に、６個の比較器を用いて演算させるものであり、図１
および表１の分割の場合は、下位ビット数が大きくなる
と補間用領域選択信号出力メモリ７が大きくなってしま
うので、下位ビット数が大きくなる場合はこちらの方が
有効な手段となる。ここでの複数の比較器８1〜８6の組
合せは、図１および表１の分割方法に対応しており、境
界面での動作を考慮しているため、１つが等号を含み、
他の５つが等号を含まない比較器から構成されている。
比較器は表１のｘl＞＝ｙl， ｙl＞ｚl， ｚl＞ｘl，
ｘl＞ｔl， ｙl＞ｔl， ｚl＞ｔl に対応する。な
お、第２の実施例で、入力の下位ビットのビット数が異
なる場合は、比較器８の前にシフトレジスタを挿入し、
ビット数を一致させるようにすればよい。
は、第１の実施例での補間用領域選択信号出力メモリ７
の代わりに、入力のＫコントロールとＬ＊ａ＊ｂ＊の下
位ビット同士を比較する複数の比較器８1〜８6が用いら
れているほかは第１の実施例と同様である。すなわち、
メモリを使って補間用領域選択信号を出力する代わり
に、６個の比較器を用いて演算させるものであり、図１
および表１の分割の場合は、下位ビット数が大きくなる
と補間用領域選択信号出力メモリ７が大きくなってしま
うので、下位ビット数が大きくなる場合はこちらの方が
有効な手段となる。ここでの複数の比較器８1〜８6の組
合せは、図１および表１の分割方法に対応しており、境
界面での動作を考慮しているため、１つが等号を含み、
他の５つが等号を含まない比較器から構成されている。
比較器は表１のｘl＞＝ｙl， ｙl＞ｚl， ｚl＞ｘl，
ｘl＞ｔl， ｙl＞ｔl， ｚl＞ｔl に対応する。な
お、第２の実施例で、入力の下位ビットのビット数が異
なる場合は、比較器８の前にシフトレジスタを挿入し、
ビット数を一致させるようにすればよい。
【００４０】第３の実施例 図４に、本発明の第３の実施例を示す。第３の実施例
は、第１の実施例での補間用強度信号出力メモリ５と補
間用乗算器６の代わりに、補間用強度選択信号出力メモ
リ４1〜４4と補間データ用メモリ２1〜４4が用いられて
いるほかは、第１の実施例と同様であり、第１の実施例
との比較では、上位ビット数が増え、下位ビット数が減
少すると、全体の回路規模はこちらの方が小さくなる。
補間用強度選択出力メモリ４1〜４4は、Ｋコントロール
とＬ＊ａ＊ｂ＊の上位ビットと、補間用領域選択信号の
一部がアドレスとして入力されると、式２のｂx（ｅ
x（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，
ｔl））， ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘ
l，ｙl，ｚl，ｔl）），ｂz（ｅz（ｘh，ｙh，ｚh，
ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅt（ｘ
h，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））に
対応する補間の強度の選択信号を出力するテーブルルッ
クアップメモリである。この補間用強度選択信号は、次
段に、乗算器の代わりにテーブルルックアップメモリを
用いているので、補間の強度信号そのものでなく、対応
する補間の強度信号に対応する補間データが格納されて
いるメモリのアドレスとなっている。そして、そのビッ
ト幅は、入力の色空間全体で、何種類の異なる補間の強
度信号が必要かで決定される。
は、第１の実施例での補間用強度信号出力メモリ５と補
間用乗算器６の代わりに、補間用強度選択信号出力メモ
リ４1〜４4と補間データ用メモリ２1〜４4が用いられて
いるほかは、第１の実施例と同様であり、第１の実施例
との比較では、上位ビット数が増え、下位ビット数が減
少すると、全体の回路規模はこちらの方が小さくなる。
補間用強度選択出力メモリ４1〜４4は、Ｋコントロール
とＬ＊ａ＊ｂ＊の上位ビットと、補間用領域選択信号の
一部がアドレスとして入力されると、式２のｂx（ｅ
x（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙl，ｚl，
ｔl））， ｂy（ｅy（ｘh，ｙh，ｚh，ｔh），ｄy（ｘ
l，ｙl，ｚl，ｔl）），ｂz（ｅz（ｘh，ｙh，ｚh，
ｔh），ｄz（ｘl，ｙl，ｚl，ｔl））， ｂt（ｅt（ｘ
h，ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl））に
対応する補間の強度の選択信号を出力するテーブルルッ
クアップメモリである。この補間用強度選択信号は、次
段に、乗算器の代わりにテーブルルックアップメモリを
用いているので、補間の強度信号そのものでなく、対応
する補間の強度信号に対応する補間データが格納されて
いるメモリのアドレスとなっている。そして、そのビッ
ト幅は、入力の色空間全体で、何種類の異なる補間の強
度信号が必要かで決定される。
【００４１】補間データ用メモリ２1〜２4は、この補間
用強度選択出力メモリ４1〜４4の出力する補間領域の選
択信号と、入力のＫコントロールとＬ＊ａ＊ｂ＊の下位
ビットの内の１つがアドレスとして入力されると、式２
のｃ（ｂx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙ
l，ｚl，ｔl）），ｘl）， ｃ（ｂy（ｅy（ｘh，ｙh，
ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl），
ｃ（ｂz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘl，
ｙl，ｚl，ｔl）），ｚl）， ｃ（ｂt（ｅt（ｘh，
ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），
ｔl）に対応する補間値を出力するテーブルルックアッ
プメモリであり、その出力ビット幅は、次につながる加
算の要求精度から決定される。
用強度選択出力メモリ４1〜４4の出力する補間領域の選
択信号と、入力のＫコントロールとＬ＊ａ＊ｂ＊の下位
ビットの内の１つがアドレスとして入力されると、式２
のｃ（ｂx（ｅx（ｘh，ｙh，ｚh，ｔh），ｄx（ｘl，ｙ
l，ｚl，ｔl）），ｘl）， ｃ（ｂy（ｅy（ｘh，ｙh，
ｚh，ｔh），ｄy（ｘl，ｙl，ｚl，ｔl）），ｙl），
ｃ（ｂz（ｅz（ｘh，ｙh，ｚh，ｔh），ｄz（ｘl，
ｙl，ｚl，ｔl）），ｚl）， ｃ（ｂt（ｅt（ｘh，
ｙh，ｚh，ｔh），ｄt（ｘl，ｙl，ｚl，ｔl）），
ｔl）に対応する補間値を出力するテーブルルックアッ
プメモリであり、その出力ビット幅は、次につながる加
算の要求精度から決定される。
【００４２】第４の実施例 図５に、本発明の第４の実施例を示す。第４の実施例
は、第３の実施例での補間用領域選択信号出力メモリ７
の代わりに、入力のＫコントロールとＬ＊ａ＊ｂ＊の下
位ビット同士を比較する複数の比較器８1〜８が用いら
れているほかは、第３の実施例と同様である。入力のＫ
コントロールとＬ＊ａ＊ｂ＊の下位ビット同士を比較す
る複数の比較器８を用いる場合の諸事項は、第２の実施
例と同じであるので説明を省略する。
は、第３の実施例での補間用領域選択信号出力メモリ７
の代わりに、入力のＫコントロールとＬ＊ａ＊ｂ＊の下
位ビット同士を比較する複数の比較器８1〜８が用いら
れているほかは、第３の実施例と同様である。入力のＫ
コントロールとＬ＊ａ＊ｂ＊の下位ビット同士を比較す
る複数の比較器８を用いる場合の諸事項は、第２の実施
例と同じであるので説明を省略する。
【００４３】第５の実施例 図６に、本発明の第５の実施例を示す。第５の実施例
は、第２の実施例での補間用強度信号出力メモリ５の代
わりに、補間用差分信号出力メモリ９1と、複数の減算
器１０1〜１０28と、複数の選択器１１により構成され
る補間用強度信号出力手段が用いられているほかは、第
２の実施例と同様である。ここでの補間用強度信号出力
手段の組合せは、図１および表１の分割方法に対応して
おり、補間用強度信号出力メモリ５と補間用差分信号出
力メモリ９とのメモリ容量を比較すると、同じ上位ビッ
ト数の場合で、３２：１５になるので、上位ビット数が
増えるに従いこの方式の有効性が増す。補間用差分信号
出力メモリ９1は、入力のＫコントロールとＬ＊ａ＊ｂ
＊の上位ビットをアドレスとして入力し、補間対象領域
の各１６頂点体の内の１つの格子点を基準として残りの
１５の格子点に対応する差分データを出力するテーブル
ルックアップメモリであり、その出力は、次の複数の減
算器１０1〜１０28に入り、複数の補間用強度信号出力
が作成される。そして、その複数の補間用強度信号出力
から、補間用領域選択信号によって、対応する補間領域
の補間用強度信号出力が複数の選択器１１1〜１１4によ
って選択され、出力される。また、第５の実施例で、比
較器８1〜８6の組合せの代わりに、補間用領域選択信号
出力メモリを用いてもよいことは明白であるので、図は
省略する。
は、第２の実施例での補間用強度信号出力メモリ５の代
わりに、補間用差分信号出力メモリ９1と、複数の減算
器１０1〜１０28と、複数の選択器１１により構成され
る補間用強度信号出力手段が用いられているほかは、第
２の実施例と同様である。ここでの補間用強度信号出力
手段の組合せは、図１および表１の分割方法に対応して
おり、補間用強度信号出力メモリ５と補間用差分信号出
力メモリ９とのメモリ容量を比較すると、同じ上位ビッ
ト数の場合で、３２：１５になるので、上位ビット数が
増えるに従いこの方式の有効性が増す。補間用差分信号
出力メモリ９1は、入力のＫコントロールとＬ＊ａ＊ｂ
＊の上位ビットをアドレスとして入力し、補間対象領域
の各１６頂点体の内の１つの格子点を基準として残りの
１５の格子点に対応する差分データを出力するテーブル
ルックアップメモリであり、その出力は、次の複数の減
算器１０1〜１０28に入り、複数の補間用強度信号出力
が作成される。そして、その複数の補間用強度信号出力
から、補間用領域選択信号によって、対応する補間領域
の補間用強度信号出力が複数の選択器１１1〜１１4によ
って選択され、出力される。また、第５の実施例で、比
較器８1〜８6の組合せの代わりに、補間用領域選択信号
出力メモリを用いてもよいことは明白であるので、図は
省略する。
【００４４】第６の実施例 図７に、本発明の第６の実施例を示す。第６の実施例
は、第３の実施例での補間用強度信号出力メモリ５の代
わりに、補間用差分信号出力メモリ９1と、複数の減算
器１０1〜１０28と、複数の選択器１１1〜１１4と、複
数の定数減算器１２1〜１２4により構成される補間用強
度選択信号出力手段が用いられているほかは、第３の実
施例と同様である。第５の実施例での補間用強度信号出
力手段と、第６の実施例での補間用強度選択信号出力手
段との差異は、複数の定数減算器１２1〜１２4の有無で
あり、第６の実施例では、次段に、乗算器の代わりにテ
ーブルルックアップメモリを用いているので、補間の強
度信号そのものでなく、対応する補間の強度信号に対応
する補間データが格納されているメモリのアドレスを出
力すればよく、そのため、補間の強度信号を補間の強度
選択信号に変換する定数減算器が使われている。定数減
算器以外の諸事項は、第３、または、第５の実施例と同
様であるので省略する。
は、第３の実施例での補間用強度信号出力メモリ５の代
わりに、補間用差分信号出力メモリ９1と、複数の減算
器１０1〜１０28と、複数の選択器１１1〜１１4と、複
数の定数減算器１２1〜１２4により構成される補間用強
度選択信号出力手段が用いられているほかは、第３の実
施例と同様である。第５の実施例での補間用強度信号出
力手段と、第６の実施例での補間用強度選択信号出力手
段との差異は、複数の定数減算器１２1〜１２4の有無で
あり、第６の実施例では、次段に、乗算器の代わりにテ
ーブルルックアップメモリを用いているので、補間の強
度信号そのものでなく、対応する補間の強度信号に対応
する補間データが格納されているメモリのアドレスを出
力すればよく、そのため、補間の強度信号を補間の強度
選択信号に変換する定数減算器が使われている。定数減
算器以外の諸事項は、第３、または、第５の実施例と同
様であるので省略する。
【００４５】第７の実施例 図８に、本発明の本発明の第８の実施例としてひとつの
応用例を示す。図８は、前述の特開平２−１８７３７４
号公報で提案したデータの規則性をくずして出力の色再
現範囲外に対応するメモリーを削減する技術と、第１の
実施例とを組み合せたものであるが、他の実施例との組
あわせも可能なことは明白である。本応用例は、第１の
実施例の構成の前段に、起点アドレスおよび下位ビット
生成メモリ１３と、最大最小生成メモリ１４と、アドレ
ス加算器１５と、最大発生比較器１６と、最小発生比較
器１７とが付加されている。付加された部分は、特開平
２−１８７３７４号公報に詳細な説明があるので、ここ
ではその概略について説明する。起点アドレスおよび下
位ビット生成メモリ１３は、出力の色再現範囲外の入力
ａ＊ｂ＊を、色相を同一として出力の色再現範囲内にい
れる役目をもち、Ｌ＊の起点アドレスと、出力の色再現
範囲内に入れた後のａ＊ｂ＊の下位ビットを出力する。
最大最小生成メモリ１４は、入力のａ＊ｂ＊に対応する
Ｌ＊の最大値と最小値を出力し、次の最大発生比較器１
６と、最小発生比較器１７の組合せで、入力のＬ＊と比
較され、入力のＬ＊が出力の色再現範囲外の場合に、Ｌ
＊を出力の色再現範囲内に入れる働きをする。アドレス
加算器１５は、前記Ｌ＊の起点アドレスと、出力の色再
現範囲内に入ったＬ＊の上位ビットの値とを加算し、基
準データ用色補正メモリ１、および、補間強度信号出力
メモリ４1〜４4の新たなアドレスを出力する。このＬ＊
の起点アドレスと、アドレス加算器１５の働きにより、
基準データ用色補正メモリ１、および、補間用強度信号
出力メモリ４の出力の色再現範囲外の入力に対応する部
分を無くすることができるので、基準データ用色補正メ
モリ１、および、補間用強度信号出力メモリ４1〜４4の
メモリ容量が削減出来る。
応用例を示す。図８は、前述の特開平２−１８７３７４
号公報で提案したデータの規則性をくずして出力の色再
現範囲外に対応するメモリーを削減する技術と、第１の
実施例とを組み合せたものであるが、他の実施例との組
あわせも可能なことは明白である。本応用例は、第１の
実施例の構成の前段に、起点アドレスおよび下位ビット
生成メモリ１３と、最大最小生成メモリ１４と、アドレ
ス加算器１５と、最大発生比較器１６と、最小発生比較
器１７とが付加されている。付加された部分は、特開平
２−１８７３７４号公報に詳細な説明があるので、ここ
ではその概略について説明する。起点アドレスおよび下
位ビット生成メモリ１３は、出力の色再現範囲外の入力
ａ＊ｂ＊を、色相を同一として出力の色再現範囲内にい
れる役目をもち、Ｌ＊の起点アドレスと、出力の色再現
範囲内に入れた後のａ＊ｂ＊の下位ビットを出力する。
最大最小生成メモリ１４は、入力のａ＊ｂ＊に対応する
Ｌ＊の最大値と最小値を出力し、次の最大発生比較器１
６と、最小発生比較器１７の組合せで、入力のＬ＊と比
較され、入力のＬ＊が出力の色再現範囲外の場合に、Ｌ
＊を出力の色再現範囲内に入れる働きをする。アドレス
加算器１５は、前記Ｌ＊の起点アドレスと、出力の色再
現範囲内に入ったＬ＊の上位ビットの値とを加算し、基
準データ用色補正メモリ１、および、補間強度信号出力
メモリ４1〜４4の新たなアドレスを出力する。このＬ＊
の起点アドレスと、アドレス加算器１５の働きにより、
基準データ用色補正メモリ１、および、補間用強度信号
出力メモリ４の出力の色再現範囲外の入力に対応する部
分を無くすることができるので、基準データ用色補正メ
モリ１、および、補間用強度信号出力メモリ４1〜４4の
メモリ容量が削減出来る。
【００４６】
【発明の効果】以上のように、本発明による色信号変換
方法は、補間対象領域の各１６頂点体を、該１６頂点体
を構成する１６の格子点のうちの１つの格子点を通る２
４の５頂点体に分割し、該５頂点体の各々で異なる補間
データの組みを用いるようにしたので、メモリから呼び
出す時の複雑なアドレス変換が不要となり、高速処理を
可能とするものであり、しかも、３つの色信号にＫのコ
ントロール信号を加えたような４つの入力信号に対して
も、メモリ容量をそれほど増やすことなく高速な変換を
可能とする。また、本発明は、色補正メモリの中のデー
タが規則正しく並んでいることを前提としないので、デ
ータの規則性をくずして出力の色再現範囲外に対応する
メモリを削減する技術と組み合せることができ、かつ、
隣の補間領域との境界での連続性の確保を可能とするも
のである。
方法は、補間対象領域の各１６頂点体を、該１６頂点体
を構成する１６の格子点のうちの１つの格子点を通る２
４の５頂点体に分割し、該５頂点体の各々で異なる補間
データの組みを用いるようにしたので、メモリから呼び
出す時の複雑なアドレス変換が不要となり、高速処理を
可能とするものであり、しかも、３つの色信号にＫのコ
ントロール信号を加えたような４つの入力信号に対して
も、メモリ容量をそれほど増やすことなく高速な変換を
可能とする。また、本発明は、色補正メモリの中のデー
タが規則正しく並んでいることを前提としないので、デ
ータの規則性をくずして出力の色再現範囲外に対応する
メモリを削減する技術と組み合せることができ、かつ、
隣の補間領域との境界での連続性の確保を可能とするも
のである。
【００４７】また、本発明は、補間対象領域の各１６頂
点体を、該１６頂点体を構成する１６の格子点のうちの
１つの格子点を通る２４の５頂点体に分割し、該５頂点
体の各々で異なる補間データの組みを対応させる手段を
有すること、具体的には、補間用強度出力メモリ手段、
または、補間用強度選択出力メモリ手段、または、補間
用強度出力手段、または、補間用強度選択出力手段を持
つことにより、メモリから呼び出す時の複雑なアドレス
変換を不要とし、従って簡単な回路構成でかつ高速処理
を可能とするものである。とくに、３つの色信号にＫの
コントロール信号を加えたような４つの入力信号に対し
ても、メモリ容量をそれほど増やすことなく高速な変換
を可能とする。また、色補正メモリの中のデータが規則
正しく並んでいることを前提としないので、特開平２−
７３７７９号公報または特開平２−１８７３７４号公報
記載ので提案したデータの規則性をくずして出力の色再
現範囲外に対応するメモリーを削減するアイディアと相
入れることを可能とし、かつ、隣の補間領域との境界で
の連続性の確保を可能とするものである。
点体を、該１６頂点体を構成する１６の格子点のうちの
１つの格子点を通る２４の５頂点体に分割し、該５頂点
体の各々で異なる補間データの組みを対応させる手段を
有すること、具体的には、補間用強度出力メモリ手段、
または、補間用強度選択出力メモリ手段、または、補間
用強度出力手段、または、補間用強度選択出力手段を持
つことにより、メモリから呼び出す時の複雑なアドレス
変換を不要とし、従って簡単な回路構成でかつ高速処理
を可能とするものである。とくに、３つの色信号にＫの
コントロール信号を加えたような４つの入力信号に対し
ても、メモリ容量をそれほど増やすことなく高速な変換
を可能とする。また、色補正メモリの中のデータが規則
正しく並んでいることを前提としないので、特開平２−
７３７７９号公報または特開平２−１８７３７４号公報
記載ので提案したデータの規則性をくずして出力の色再
現範囲外に対応するメモリーを削減するアイディアと相
入れることを可能とし、かつ、隣の補間領域との境界で
の連続性の確保を可能とするものである。
【００４８】また、本発明は、補間用領域選択メモリ手
段、または、補間用領域選択信号出力手段、および、補
間データ出力手段、または、補間データ出力メモリ手段
をもつことにより、出力についての演算回数を少なく
し、従って簡単な回路構成でかつ高速処理を可能として
いる。さらに、本発明は、補間対象領域の各１６頂点体
のうちの１つの格子点を基準として残りの１５の格子点
に対応する差分データを出力するメモリ部分を設けた構
成の場合は、演算回数は多少増えるが、少ないメモリ容
量で前記効果をそのまま維持できる補間装置を実現でき
る。
段、または、補間用領域選択信号出力手段、および、補
間データ出力手段、または、補間データ出力メモリ手段
をもつことにより、出力についての演算回数を少なく
し、従って簡単な回路構成でかつ高速処理を可能として
いる。さらに、本発明は、補間対象領域の各１６頂点体
のうちの１つの格子点を基準として残りの１５の格子点
に対応する差分データを出力するメモリ部分を設けた構
成の場合は、演算回数は多少増えるが、少ないメモリ容
量で前記効果をそのまま維持できる補間装置を実現でき
る。
【図１ａ】 本発明の単位１６頂点体分割方法を示す図
で、図１ｂ，図１ｃと合わせて１つの図を構成する。
で、図１ｂ，図１ｃと合わせて１つの図を構成する。
【図１ｂ】 本発明の単位１６頂点体分割方法を示す
図、
図、
【図１ｃ】 本発明の単位１６頂点体分割方法を示す
図、
図、
【図２】 本発明の第１の実施例の色信号変換回路を示
す図、
す図、
【図３】 本発明の第２の実施例の色信号変換回路を示
す図、
す図、
【図４】 本発明の第３の実施例の色信号変換回路を示
す図、
す図、
【図５】 本発明の第４の実施例の色信号変換回路を示
す図、
す図、
【図６ａ】 本発明の第５の実施例の色信号変換回路を
示す図で、図６ｂと合わせて１つの図を構成する。
示す図で、図６ｂと合わせて１つの図を構成する。
【図６ｂ】 本発明の第５の実施例の色信号変換回路を
示す図
示す図
【図７ａ】 本発明の第６の実施例の色信号変換回路を
示す図で、図７ｂと合わせて１つの図を構成する。
示す図で、図７ｂと合わせて１つの図を構成する。
【図７ｂ】 本発明の第６の実施例の色信号変換回路を
示す図、
示す図、
【図８】 本発明の第７の実施例（応用例）の色信号変
換回路を示す図、
換回路を示す図、
【図９】 本発明で改良の対象とする補間回路を示す
図、
図、
【図１０】 図９の変形補間回路を示す図。
１…基準データ用色補正メモリ、 ２1〜２4…補間デー
タ用メモリ、 ３1〜３7…補間用加算器、 ４1〜４4…
補間用強度選択信号出力メモリ、 ５1〜５4…補間用強
度信号出力メモリ、 ６1〜６4…補間用乗算器、 ７…
補間用領域選択信号出力メモリ、 ８1〜８6…比較器、
９1…補間用差分信号出力メモリ、１０1〜１０28…減
算器、 １１1〜１１4…選択器、 １２1〜１１4…定数
減算器、 １３…起点アドレスおよび下位ビット生成メ
モリ、 １４…最大最小生成メモリ、 １５…アドレス
加算器、 １６…最大発生比較器、 １７…最小発生比
較器。
タ用メモリ、 ３1〜３7…補間用加算器、 ４1〜４4…
補間用強度選択信号出力メモリ、 ５1〜５4…補間用強
度信号出力メモリ、 ６1〜６4…補間用乗算器、 ７…
補間用領域選択信号出力メモリ、 ８1〜８6…比較器、
９1…補間用差分信号出力メモリ、１０1〜１０28…減
算器、 １１1〜１１4…選択器、 １２1〜１１4…定数
減算器、 １３…起点アドレスおよび下位ビット生成メ
モリ、 １４…最大最小生成メモリ、 １５…アドレス
加算器、 １６…最大発生比較器、 １７…最小発生比
較器。
Claims (9)
- 【請求項１】 ４つの入力信号の各々を上位ビットと下
位ビットに分け、上位ビットの組みから得られる基準デ
ータと、上位ビットの組みと下位ビットから得られる補
間データの組みとを演算して出力信号を得る色信号変換
方法において、補間対象領域の各１６頂点体を、該１６
頂点体を構成する１６の格子点のうちの１つの格子点を
通る２４の５頂点体に分割し、該５頂点体の各々で異な
る補間データの組みを用いることを特徴とする色信号変
換方法。 - 【請求項２】 色を表す４つの入力信号の各々を上位ビ
ットと下位ビットに分け、その上位ビットの組みをアド
レス信号として入力したとき、基準データを出力する基
準データ用色補正メモリ手段と、 前記上位ビットの組みと下位ビットの組みに基づいて補
間データの組を出力する補間データ作成手段と、 前記色補正メモリ手段の出力と補間データ作成手段の出
力を加算し、出力信号を得る加算手段とを備えた色信号
変換装置であって、 前記補間データ作成手段が、補間対象領域の各１６頂点
体を、該１６頂点体を構成する１６の格子点のうちの１
つの格子点を通る２４の５頂点体に分割し、該５頂点体
の各々で異なる補間データの組みを対応させる手段を有
することを特徴とする色信号変換装置。 - 【請求項３】 前記補間データ作成手段が、前記２４の
５頂点体のいずれに属するかを判定するため、下位ビッ
トの組みをアドレス信号として入力し、補間用強度信号
の共通性に適合した複数の補間用領域選択信号を出力す
る補間用領域選択メモリ手段を有することを特徴とする
請求項２記載の色信号変換装置。 - 【請求項４】 前記補間データ作成手段が、前記２４の
５頂点体のいずれに属するかを判定するため、４つの入
力信号の下位ビット同士、または、４つの入力信号のい
くつかの下位ビットをシフトしたもの同士の大小を比較
する複数の比較器と、該比較器の出力の組合せを補間用
強度信号の共通性に適合した複数の補間用領域選択信号
として出力する手段を有することを特徴とする請求項２
記載の色信号変換装置。 - 【請求項５】 前記補間データ作成手段が、４つの入力
信号の上位ビットの組みと、前記補間用領域選択信号の
一部とをアドレス信号として入力し、複数の補間の強度
の信号を出力する補間用強度出力メモリ手段と、該補間
用強度出力メモリ手段の出力の内の１つと、４つの入力
信号の内の１つの信号の下位ビットの積を演算すること
により補間データを出力する複数の補間データ出力手段
を有することを特徴とする請求項２記載の色信号変換装
置。 - 【請求項６】 前記補間データ作成手段が、４つの入力
信号の上位ビットの組みと、前記補間用領域選択信号の
一部とをアドレス信号として入力し、複数の補間の強度
の選択信号を出力する補間用強度選択出力メモリ手段
と、該補間用強度選択出力メモリ手段の出力の内の１つ
と、４つの入力信号の内の１つの信号の下位ビットをア
ドレスとして入力し、補間データを出力する複数の補間
データ出力メモリ手段を有することを特徴とする請求項
２記載の色信号変換装置。 - 【請求項７】 前記補間データ作成手段が、４つの入力
信号の上位ビットの組みをアドレスとして入力し、補間
対象領域の各１６頂点体のうちの１つの格子点を基準と
して残りの１５の格子点に対応する差分データを出力す
るメモリ部分と、該差分データの差分を計算する複数の
減算部分と、該差分データ、または、該減算結果の中か
ら前記補間用領域選択信号の一部を用いて適切な複数の
補間の強度の出力を選択する部分からなる補間用強度出
力手段と、該補間用強度出力手段の出力の内の１つと、
４つの入力信号の内の１つの信号の下位ビットの積を演
算することにより補間データを出力する複数の補間デー
タ出力手段を有することを特徴とする請求項２記載の色
信号変換装置。 - 【請求項８】 前記補間データ作成手段が、４つの入力
信号の上位ビットの組みをアドレスとして入力し、補間
対象領域の各１６頂点体のうちの１つの格子点を基準と
して残りの１５の格子点に対応する差分データを出力す
るメモリ部分と、該差分データの差分を計算する複数の
減算部分と、該差分データ、または、該減算結果の中か
ら前記補間用領域選択信号の一部を用いて適切な複数の
補間の強度の出力を選択する部分と、それら選択された
複数の補間の強度の出力を複数の補間の強度の選択出力
に変換する部分からなる補間用強度選択出力手段と、該
補間用強度選択出力手段の出力の内の１つと、４つの入
力信号の内の１つの信号の下位ビットをアドレスとして
入力し、補間データを出力する複数の補間データ出力メ
モリ手段を有することを特徴とする請求項２記載の色信
号変換装置。 - 【請求項９】 第１の表色系の色を表わす４つの入力信
号の内の第１および第２の２つの入力信号をアドレスと
して入力し、出力装置の色再現範囲を考慮してあらかじ
め定められた起点アドレスと前記２つの入力信号の修正
された下位ビットとを出力する起点アドレス／下位ビッ
ト生成メモリと、 前記第１および第２の入力信号をアドレスとして入力
し、前記出力装置の色再現範囲を考慮した前記４つの入
力信号の内の第３の入力信号の最大値／最小値を出力す
る最大最小生成メモリと、 前記第３の入力信号を前記最大最小生成メモリから出力
された最大値／最小値に基づいて修正する演算器と、 前記起点アドレス／下位ビット生成メモリから出力され
た起点アドレスと前記演算器によって修正された結果の
一定数の上位ビットとの和を求めるアドレス加算器と、 前記アドレス加算器の出力および前記４つの入力信号の
内の第４の入力信号をアドレスとして入力し、第２の表
色系の色を表わす基準データ信号を出力する基準データ
用色補正メモリと、 前記アドレス加算器の出力する上位ビットの組みと前記
入力信号の修正された下位ビットの組みに基づいて補間
データの組を出力する補間データ作成手段と、 前記基準データ用色補正メモリの出力と補間データ作成
手段の出力を加算し、第２の表色系の色を表す出力信号
を得る加算手段とを備え、かつ、 前記補間データ作成手段が、補間対象領域の各１６頂点
体を、該１６頂点体を構成する１６の格子点のうちの１
つの格子点を通る２４の５頂点体に分割し、該５頂点体
の各々で異なる補間データの組みを対応させる手段を有
することを特徴とする色信号変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296660A JP2903808B2 (ja) | 1991-10-17 | 1991-10-17 | 色信号変換方法および装置 |
| US07/962,351 US5313314A (en) | 1991-10-17 | 1992-10-16 | Method for transforming color signal and apparatus for executing the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296660A JP2903808B2 (ja) | 1991-10-17 | 1991-10-17 | 色信号変換方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06141172A true JPH06141172A (ja) | 1994-05-20 |
| JP2903808B2 JP2903808B2 (ja) | 1999-06-14 |
Family
ID=17836429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3296660A Expired - Fee Related JP2903808B2 (ja) | 1991-10-17 | 1991-10-17 | 色信号変換方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5313314A (ja) |
| JP (1) | JP2903808B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001197325A (ja) * | 1999-11-22 | 2001-07-19 | Eastman Kodak Co | パラメータ制御チャネルを組み込んだ色管理システム |
| US7072084B2 (en) | 2001-02-08 | 2006-07-04 | Ricoh Company, Ltd. | Color converting device emphasizing a contrast of output color data corresponding to a black character |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337166A (en) * | 1992-02-14 | 1994-08-09 | Fuji Xerox Co., Ltd. | Color signal transforming apparatus |
| JP3436572B2 (ja) * | 1993-10-27 | 2003-08-11 | 株式会社リコー | 画像処理装置 |
| JP3400047B2 (ja) * | 1993-10-30 | 2003-04-28 | 株式会社リコー | 画像処理装置 |
| FR2728706A1 (fr) * | 1994-12-21 | 1996-06-28 | Philips Electronique Lab | Circuit d'interpolation pour fonctions trigonometriques |
| US5717507A (en) * | 1996-08-02 | 1998-02-10 | Hewlett-Packard Company | Apparatus for generating interpolator input data |
| US6304671B1 (en) | 1997-10-08 | 2001-10-16 | Seiko Epson Corporation | Image processing apparatus using an offset correction table enabling interpolation to be performed without conditional jumps |
| US5966474A (en) * | 1997-12-12 | 1999-10-12 | Hewlett-Packard Company | Non-symmetric radial and non-symmetric pruned radial interpolation |
| US6040926A (en) * | 1997-12-12 | 2000-03-21 | Hewlett-Packard Company | Common non-symmetric pruned radial and non-symmetric pruned tetrahedral interpolation hardware implementation |
| US6028683A (en) * | 1997-12-12 | 2000-02-22 | Hewlett-Packard Company | Common pruned radial and pruned tetrahedral interpolation hardware implementation |
| US6040925A (en) * | 1997-12-12 | 2000-03-21 | Hewlett-Packard Company | Radial and pruned radial interpolation |
| US6049400A (en) * | 1997-12-12 | 2000-04-11 | Hewlett-Packard Company | Non-symmetric tetrahedral and non-symmetric pruned tetrahedral interpolation |
| US6031642A (en) * | 1997-12-12 | 2000-02-29 | Hewlett-Packard Company | Tetrahedral and pruned tetrahedral interpolation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3408107C2 (de) * | 1983-03-06 | 1996-05-30 | Canon Kk | Halbtonfarbbildaufzeichnungsgerät |
| US4745466A (en) * | 1983-03-06 | 1988-05-17 | Canon Kabushiki Kaisha | Digital color image processing apparatus with color masking processing unit addressed by a plurality of multi-bit color component signals using various combinations of the bits of the signals |
| US4876589A (en) * | 1984-04-27 | 1989-10-24 | Utah Scientific Advanced Development Center, Inc. | Phase responsive composite video signal control system |
-
1991
- 1991-10-17 JP JP3296660A patent/JP2903808B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-16 US US07/962,351 patent/US5313314A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001197325A (ja) * | 1999-11-22 | 2001-07-19 | Eastman Kodak Co | パラメータ制御チャネルを組み込んだ色管理システム |
| US7072084B2 (en) | 2001-02-08 | 2006-07-04 | Ricoh Company, Ltd. | Color converting device emphasizing a contrast of output color data corresponding to a black character |
| US7310167B2 (en) | 2001-02-08 | 2007-12-18 | Ricoh Company, Ltd. | Color converting device emphasizing a contrast of output color data corresponding to a black character |
Also Published As
| Publication number | Publication date |
|---|---|
| US5313314A (en) | 1994-05-17 |
| JP2903808B2 (ja) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2923648B2 (ja) | 物体の色特性を発生する方法と装置 | |
| JP2903807B2 (ja) | 色信号変換方法および装置 | |
| JPH06141172A (ja) | 色信号変換方法および装置 | |
| JPH10136216A (ja) | カラー画像処理装置 | |
| US5479272A (en) | Color gradation correction system of combination of looking-up table and interpolation and method thereof | |
| US5742406A (en) | Image processing apparatus | |
| JP2876853B2 (ja) | 色変換装置 | |
| JP2906814B2 (ja) | 色信号変換装置 | |
| JPH10117291A (ja) | 補間器入力データの経路を決める装置 | |
| JP3667002B2 (ja) | 画像処理方法及び装置 | |
| JPH11238126A (ja) | 非対称刈り込み放射状補間および非対称刈り込み四面体補間の共用補間回路 | |
| JP2947015B2 (ja) | 色変換装置及び色変換方法 | |
| JPH10200776A (ja) | 色変換装置および色変換方法並びに記録媒体 | |
| JP2705178B2 (ja) | 色補正装置 | |
| JPH0546750A (ja) | 色変換方法および色変換装置 | |
| JP3403912B2 (ja) | 色変換装置 | |
| JP2002027267A (ja) | 色信号変換装置 | |
| JP3671428B2 (ja) | 色出力用画像処理方法及び装置 | |
| JPH0795423A (ja) | 色変換装置 | |
| JPH0563967A (ja) | ３次元データ変換装置 | |
| JPH09172554A (ja) | カラールックアップテーブル | |
| JP2002344757A (ja) | 色補間方法及び色補間装置 | |
| JPH0273779A (ja) | 色補正回路 | |
| JPH09153130A (ja) | 色変換方法及び装置 | |
| JPH0624005B2 (ja) | ルックアップテーブルによる階調変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |