JP2002027267A

JP2002027267A - 色信号変換装置

Info

Publication number: JP2002027267A
Application number: JP2000207921A
Authority: JP
Inventors: Hiroaki Ikegami; 博章池上
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2000-07-10
Filing date: 2000-07-10
Publication date: 2002-01-25

Abstract

(57)【要約】【課題】色信号変換装置において、メモリ容量を少な
く、かつ計算時間の短縮かおよび回路構成の簡素化を図
ること。【解決手段】本発明は、色を表す３つの入力信号の各
々を上位ビットと下位ビットとに分け、上位ビットの組
みから得られる基準データと、上位ビットの組みと下位
ビットの組みとから、補間対象領域の６面体を、この６
面体を構成する８つの格子点のうちの１つを通る６つの
４面体に分割し、処理して得られる補間データの組みと
を加算して出力信号を得る色信号変換装置であり、基準
データを記憶する基準データ用色補正メモリ１と、この
内容の一部を共有する補間用強度信号計算用データを記
憶する複数の補間用強度信号計算用データメモリ４₁〜
４₃と、基準データ用色補正メモリ１および補間用強度
信号計算用データメモリ４₁〜４₃の各々出力から補間デ
ータを演算する演算部とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カラー入力スキャ
ナ、カラーＣＲＴ、カラープリンタ、カラー複写機等、
中間調を含むフルカラー画像を入力したり出力する装置
において、原稿の色調を忠実に再現するための色信号変
換装置に関する。

【０００２】

【従来の技術】従来から、カラー印刷、カラーテレビ、
カラー複写機等の分野で色信号変換について多くの方法
が提案されており、その１つとして、テーブルメモリを
用いて入力の色空間、例えばＢＧＲ系から出力の色空
間、例えばＹＭＣ（Ｋ）系へ直接変換する手法が考えら
れている。

【０００３】しかし、ＢＧＲ系３色信号を、必要とする
濃度段階の分解能でそれぞれにデジタル信号に変換した
時、その情報量は非常に多く、従ってテーブルメモリの
容量が膨大となり、装置のコストアップを招くことにな
る。

【０００４】例えば、入力ＢＧＲ各色に対し８ビットを
割り当て、出力ＹＭＣＫ各色が８ビットで出力されると
すると、２²⁴×４バイトのメモリが必要となってしま
い、実用的でない。

【０００５】そこで、テーブルメモリを用いて色信号変
換を行う場合のメモリ容量削減の方法として、補間を用
いる方法が検討されている。すなわち、この方法は、入
力信号の上位ビットをアドレスとした色補正メモリを用
いることによってメモリ容量を削減し、粗くなった分を
下位ビットを用いた補間回路によって補正するものであ
る。

【０００６】ここで、特公昭５８−１６１８０号公報に
記載される補間方法の例を以下の（１）式に基づいて説
明する。

【０００７】Ｉ．ｙ_l＜ｚ_l、ｚ_l≦ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）（１−ｘ₁）＋Ｘ’（ｘ_h+1，ｙ_h，ｚ_h）（ｘ_l−ｚ_l）＋Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）（ｚ_l−ｙ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）ｙ₁ ＩＩ．ｘ_l≧ｚ_l、ｙ_l≧ｚ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）（１−ｘ₁）＋Ｘ’（ｘ_h+1，ｙ_h，ｚ_h）（ｘ_l−ｙ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）（ｙ_l−ｚ_l）＋Ｘ’（ｘ_h+1 ，ｙ_h+1，ｚ_h+1）ｚ₁ ＩＩＩ．ｘ_l≧ｙ_l、ｚ_l＞ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）（１−ｚ₁）＋Ｘ’（ｘ_h，ｙ_h，ｚ _h+1 ）（ｚ_l−ｘ_l）＋Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）（ｘ_l−ｙ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）ｙ₁ ＩＶ．ｘ_l＜ｙ_l、ｙ_l≦ｚ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）（１−ｚ₁）＋Ｘ’（ｘ_h，ｙ_h，ｚ _h+1 ）（ｚ_l−ｙ_l）＋Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1）（ｙ_l−ｘ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）ｘ₁ Ｖ．ｘ_l＜ｙ_l、ｚ_l＜ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）（１−ｙ₁）＋Ｘ’（ｘ_h，ｙ_h+1，ｚ_h）（ｙ_l−ｘ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h）（ｘ_l−ｚ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）ｚ₁ ＶＩ．ｙ_l＞ｚ_l、ｚ_l≧ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）（１−ｙ₁）＋Ｘ’（ｘ_h，ｙ_h+1，ｚ_h）（ｙ_l−ｚ_l）＋Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1）（ｚ_l−ｘ_l）＋Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）ｘ₁ …（１）

【０００８】補間対象となる単位立方体は、ｘ＝ｙ，ｙ
＝ｚ，ｚ＝ｘの３面で分割されて、上記Ｉ〜ＶＩに場合
分けされた６つの４面体に分割され、各々の式に従って
補間される。ここで、ｘ_h，ｙ_h，ｚ_hは入力の上位ビッ
ト、ｘ_l，ｙ_l，ｚ_lは入力の下位ビットを、Ｘ’（ｘ，
ｙ，ｚ）は格子点における出力値、Ｘ（ｘ，ｙ，ｚ）は
補間後の出力値である。

【０００９】この補間方法では、補間したい点の下位ビ
ットの大小関係を調べて、補間したい点がどの４面体に
含まれるかを判定し、その４面体の４頂点に対応する出
力値を色補正メモリより呼び出し、下位ビットの減算か
ら求まる４つの係数とを乗算したあと、それぞれを加算
するという手順になる。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな補間を行う場合、次のような問題がある。（ａ）４面体の４頂点に対応する出力値をいろ補正メモ
リよりシリアルに４回呼び出す必要があるので、ハード
ウェアが複雑となり、処理時間がかかる。（ｂ）４面体の４頂点に対応する出力値を色補正メモリ
より呼び出す場合にアドレス計算が複雑となり、ハード
ウェアが複雑になるか、またはソフトウェア処理をする
と時間がかかる。（ｃ）１出力につき、下位ビットの減算が３回、その減
算結果と４面体の４頂点に対応する出力値との乗算が４
回、最終の加算が３回と、計１０回の演算が必要とな
り、ハードウェアが複雑になるか、またはソフトウェア
処理をすると時間がかかる。

【００１１】このような問題を解決する観点から、米国
特許第４８３７７２２号においては、色補正メモリを最
初から適切な分割方式で４分割しておくことにより、適
切に計算されたアドレス操作によって４面体の４頂点に
対応する出力値を同時に呼び出すことができきるものが
開示されている。しかし、この補間では上記問題点
（ａ）は解決できるものの、問題点（ｂ）のアドレス計
算はより複雑になるとともに、問題点（ｃ）は解決され
ない。

【００１２】また、特開平５−１１０８４０号公報にお
いては図４に示す装置構成および以下の（２）式による
補間方法が開示されている。

【００１３】Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋ａ_x（ｘ_h，ｙ_h，ｚ_h，ｄ_x（ｘ_l ，ｙ_l，ｚ_l））ｘ_l＋ａ_y（ｘ_h，ｙ_h，ｚ_h，ｄ_y（ｘ_l，ｙ_l，ｚ_l））ｙ_l＋ａ_z（ｘ_h，ｙ_h，ｚ_h，ｄ_z（ｘ_l，ｙ_l，ｚ_l））ｚ_l …（２）

【００１４】ここで、Ｘ’（ｘ_h，ｙ_h，ｚ_h）は、上位
ビットの組みから得られる基準データ（基準データ用色
補正メモリ１に記憶されるもの）を、ａ_x（ｘ_h，ｙ_h，
ｚ_h，ｄ_x（ｘ_l，ｙ_l，ｚ_l））、ａ_y（ｘ_h，ｙ_h，ｚ_h，
ｄ_y（ｘ_l，ｙ_l，ｚ_l））、ａ_z（ｘ_h，ｙ_h，ｚ_h，ｄ
_z（ｘ_l，ｙ_l，ｚ_l））は補間用強度信号を、ｄ_x（ｘ_l，
ｙ_l，ｚ_l）、ｄ_y（ｘ_l，ｙ_l，ｚ_l）、ｄ_z（ｘ_l，ｙ_l，
ｚ_l）は下位ビットの組から得られる補間領域選択信号
を意味する。

【００１５】すなわち、予め補間に必要なデータを計算
して複数の補間用強度信号出力メモリ９₁，９₂，９₃に
記憶しておき、これらを同時に呼び出すことにより補間
を実施するというもので、上記問題点（ａ）、（ｂ）、
（ｃ）を全てクリアーしている。しかし、補間用強度信
号出力メモリ９₁，９₂，９₃の容量が大きくなるため、
ハードウェアに実装するのは困難という問題が生じてい
る。

【００１６】

【課題を解決するための手段】本発明は、このような課
題を解決するために成されたものである。すなわち、本
発明は、色を表す３つの入力信号の各々を上位ビットと
下位ビットとに分け、上位ビットの組みから得られる基
準データと、上位ビットの組みと下位ビットの組みとか
ら、補間対象領域の６面体を、この６面体を構成する８
つの格子点のうちの１つの格子点を通る６つの４面体に
分割して処理することにより得られる補間データの組み
とを加算して出力信号を得る色信号変換装置であり、基
準データを記憶する基準データ用色補正メモリと、基準
データ用色補正メモリの内容の一部を共有する補間用強
度信号計算用データを記憶する複数の補間用強度信号計
算用データメモリと、基準データ用色補正メモリおよび
補間用強度信号計算用データメモリの各々出力から補間
データを演算する演算部とを備えている。

【００１７】このような本発明では、基準データを記憶
する基準データ用色補正メモリと、補間用強度信号計算
用データを記憶する複数の補間用強度信号計算用データ
メモリを備えることで、補間計算に必要な４面体の４頂
点に対応する複数の出力値を同時に呼び出すことがで
き、計算時間の短縮化を図ることができる。しかも、補
間用強度信号計算用データメモリでは、基準データ用色
補正メモリの内容と一部を共有することから、補間用強
度信号計算用データメモリの容量を極力少なくできるよ
うになる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図１は、本実施形態に係る色信号変
換装置の構成を説明するブロック図である。なお、本実
施形態では、説明を容易にするため、入力をＬ^*８ビッ
ト、ａ^*８ビット、ｂ^*８ビットとし、このうち下位ビッ
トを各ｎビットで表し、出力をＹ％、Ｍ％、Ｃ％、（Ｋ
％）各８ビットで表しているが、本発明はこれら入出力
の種類やビット数に限定されることはない。

【００１９】本実施形態の色信号変換装置は、主として
基準データ用色補正メモリ１と、３つの比較器２₁，
２₂，２₃から構成される補間領域選択手段２と、３つの
補間用強度信号計算用アドレス算出器３₁，３₂，３₃か
ら構成される補間用強度算出用アドレス算出手段３と、
３つの補間用強度信号計算用データメモリ４₁，４₂，４
₃および３つのセレクタ５₁，５₂，５₃から構成される補
間用強度信号選択手段５と、３つの減算器６₁，６₂，６
₃から構成される補間用強度算出用減算手段６と、３つ
の乗算器７₁，７₂，７₃から構成される補間データ算出
用乗算手段７と、３つの加算器８₁，８₂，８₃とを備え
ている。

【００２０】このような本実施形態の色信号変換装置で
は、色を表す３つの入力信号の各々を上位ビットと下位
ビットとに分け、上位ビットの組みから得られる基準デ
ータと、上位ビットの組みと下位ビットの組みとから、
補間対象領域の６面体を、該６面体を構成する８つの格
子点のうちの１つの格子点を通る６つの４面体に分割し
て処理することにより得られる補間データの組みとを加
算して出力信号を得るにあたり、基準データ用色補正メ
モリ１の出力である基準データと、基準データ用色補正
メモリ１とその内容の一部を共有する複数の補間用強度
信号計算用データメモリ３₁，３₂，３₃の出力とから補
間データを算出することを特徴とする。

【００２１】これを（３）式で表すと、以下のようにな
る。

【００２２】Ｉ．ｙ_l＜ｚ_l、ｚ_l＜ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h）−Ｘ ’（ｘ_h，ｙ_h，ｚ_h））ｘ_l＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h+1，ｙ _h ，ｚ_h+1））ｙ_l＋（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）−Ｘ’（ｘ_h+1，ｙ_h，ｚ_h））ｚ_l ＩＩ．ｘ_l≧ｙ_l、ｙ_l＞ｚ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h）−Ｘ ’（ｘ_h+1，ｙ_h，ｚ_h+1））ｘ₁＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h）−Ｘ’（ｘ_h+1，ｙ_h，ｚ_h））ｙ_l＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h ））ｚ_l ＩＩＩ．ｘ_l≧ｙ_l、ｚ_l＞ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）− Ｘ’（ｘ_h，ｙ_h，ｚ_h+1））ｘ_l＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h+1 ，ｙ_h，ｚ_h+1））ｙ_l＋（Ｘ’（ｘ_h，ｙ_h，ｚ_h+1）−Ｘ’（ｘ_h，ｙ_h，ｚ_h））ｚ_l ＩＶ．ｘ_l≦ｙ_l、ｙ_l＜ｚ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1） −Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1））ｘ_l＋（Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h ，ｙ_h，ｚ_h+1））ｙ_l＋（Ｘ’（ｘ_h，ｙ_h，ｚ_h+1）−Ｘ’（ｘ_h，ｙ_h，ｚ_h））ｚ_l Ｖ．ｘ_l≦ｙ_l、ｚ_l＜ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h）− Ｘ’（ｘ_h，ｙ_h+1，ｚ_h））ｘ_l＋（Ｘ’（ｘ_h，ｙ_h+1，ｚ_h）−Ｘ’（ｘ_h，ｙ_h ，ｚ_h））ｙ_l＋（Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h，ｙ_h+1，ｚ_h）ｚ_l ＶＩ．ｙ_l＞ｚ_l、ｚ_l＞ｘ_lの時Ｘ（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋（Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1） −Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1））ｘ_l＋（Ｘ’（ｘ_h，ｙ_h+1，ｚ_h）−Ｘ’（ｘ_h，ｙ_h，ｚ_h））ｙ_l＋（Ｘ’（ｘ_h，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h，ｙ_h+1，ｚ_h））ｚ_l …（３）

【００２３】ここで、Ｉ〜ＶＩは、補間対象領域の６面
体を、この６面体を構成する８つの格子点のうち１つの
格子点を通る６つの４面体に分割した場合の各々の４面
体領域を表している。

【００２４】（３）式は、上記（１）式と同じ分割方法
に対応した補間方法である。ただし、統合の付け方が若
干異なっている。これは、特開平５−１１０８４０号公
報でも述べているよう、このように修正しないと境界面
での不都合が生じるためである。

【００２５】この補間は、分割領域のいかんに関わらな
い上位ビットの組みから得られる基準色補正データであ
るＸ’（ｘ_h，ｙ_h，ｚ_h）と、分割領域によって変化す
る補間用強度信号計算用データであるＸ’（ｘ_h+1，ｙ
_h+1，ｚ_h+1）、Ｘ’（ｘ_h，ｙ _h，ｚ_h+1）…等の演算に
よって実現され、基準データは基準データ用色補正メモ
リ１に、また補間用強度信号計算用データは、補間用強
度信号計算用データメモリ４₁，４₂，４₃に各々記憶さ
れる。

【００２６】この補間用強度信号計算用データメモリ４
₁，４₂，４₃は、３つの入力信号の１つについては基準
データ用色補正メモリに比べて１単位（１ビット）分シ
フトしたもので、例えばの２つの入力については基準デ
ータ用色補正メモリに比べて１単位多い単位数となって
いる。

【００２７】図２は、補間用強度信号計算用データメモ
リを説明する模式図である。なお、この図では、上位ビ
ットは各２ビットとして、補間用強度信号計算用データ
メモリのアドレスを基準データ用色補正メモリのアドレ
スと対比する形で示している。

【００２８】この場合、（ａ）に示す基準データ用色補
正メモリ１のアドレスは４×４×４であるのに対し、
（ｂ）に示す補間用強度信号計算用データメモリ４₁の
アドレスは４×５×５、（ｃ）に示す補間用強度信号計
算用データメモリ４₂のアドレスは５×４×５、（ｄ）
に示す補間用強度信号計算用データメモリ４₃のアドレ
スは５×５×４である。すなわち、各々、ｘ、ｙ、ｚ方
向のいずれか１つについては基準データ用色補正メモリ
１と同ビット数、他の２つについては１ビットだけずれ
た構成となっている。

【００２９】このような構成により、複数のデータの同
時読み出しを実現しつつ、補間用強度信号計算用データ
メモリ４₁，４₂，４₃の容量を極力少なくできるように
なる。

【００３０】次に、本実施形態における色信号変換装置
の補間処理について説明する。基準データ用色補正メモ
リ１はルックアップテーブルメモリであり、入力のＬ^*
ａ^*ｂ ^*の上位ビットをアドレスとして入力し、補正の基
準値、すなわち（３）式のＸ’（ｘ_h，ｙ_h，ｚ_h）に相
当するＹ’（Ｌ_h，ａ_h，ｂ_h）を読み出して出力する。

【００３１】また、補間領域選択手段２は、入力信号で
あるＬ^*ａ^*ｂ^*の下位ビットＬ_l，ａ _l，ｂ_lの入力に対
し、Ｌ_l≧ａ_l、ａ_l＞ｂ_l、ｂ_l＞Ｌ_lを判別する３つの比
較器２ ₁，２₂，２₃を備えており、真の場合は１、偽の
場合は０となる補間領域選択信号を各々出力する。

【００３２】補間用強度算出用アドレス算出手段３は、
３つの補間用強度信号計算用アドレス算出器３₁，３₂，
３₃を備えており、入力信号であるのＬ^*ａ^*ｂ^*の上位ビ
ットの組みＬ_h，ａ_h，ｂ_hと上記補間領域選択信号の一
部を入力とし、補間用強度信号計算用データメモリの入
力アドレスを出力する。

【００３３】ここで、補間用強度信号計算用アドレス算
出器３₁について図３に基づき詳細に説明する。ただ
し、この説明における補間用強度信号計算用データメモ
リ４₁は、データのストアの順序に依存しており、ここ
では、Ｌ^*がまず変化し、次にａ^*が変化し、最後にｂ^*
が変化する順でデータがストアされるものとする。

【００３４】すなわち、補間用強度信号計算用アドレス
算出器３₁は、Ｌ_h，ａ_h，ｂ_hに関するアドレス計算結果
を順次加算していく構成となっている。まず、Ｌ_hに関
するアドレスは、基準データ色補正メモリのアドレスに
比べて１ビットシフトすればよいが、対応する補間用強
度信号計算用データメモリ４₁の内容自体が既に１ビッ
トシフトの内容が入っているので、Ｌ_hそのものを加算
器３₁−２₁の入力とすればよい。

【００３５】次に、ａ_hに関するアドレスは、基準デー
タ色補正メモリのアドレスに比べ１ビットシフトするか
どうかは、Ｌ_l≧ａ_lの判別結果に依存するため、まずＬ
_l≧ａ_lの判別結果をインバータ３₁−１で反転したもの
を加算器３₁−２₁でａ_hと加算し、次に、２ⁿの演算を行
うため、ビットシフト３₁−３₁でｎビット分シフトさ
せ、加算器３₁−２₃の入力としてＬ_hに関するアドレス
と加算すればよい。

【００３６】次に、ｂ_hに関するアドレスは、基準デー
タ用色補正メモリのアドレスに比べ１ビットシフトする
かどうかはｂ_l＞Ｌ_lの判別結果に依存するので、まずｂ
_l＞Ｌ_lの判別結果を加算器３₁−２₂でｂ_hと加算し、次
に２ⁿ＋２²ⁿの演算を行うため、ビットシフト３₁−
３₂、３₁−３₃で各々ｎビットと２ｎビットシフトさ
せ、加算器３₁−２₄、３₁−２₅を用いてＬ_hおよびａ_hに
関するアドレスと加算すればよい。

【００３７】次に、３つの補間用強度信号計算用データ
メモリ４₁，４₂，４₃は、各々に対応する補間用強度信
号計算用アドレスを入力として、各々対応する補間用強
度信号計算用データ、例えば領域Ｉの場合は、式のＸ’
（ｘ_h+1，ｙ_h，ｚ_h）、Ｘ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）、
Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）に相当するＹ’（ｘ_h+1，ｙ
_h，ｚ_h）、Ｙ’（ｘ_h+1，ｙ_h+1，ｚ_h+1）、Ｙ’
（ｘ_h+1，ｙ_h，ｚ_h+1）を出力する。

【００３８】補間用強度信号選択手段５は、３つのセレ
クタ５₁，５₂，５₃から構成され、複数の補間用強度信
号計算用データと基準色補正データとを入力として、補
間領域選択信号の組みにしたがい、複数の補間用強度信
号計算に適した信号、例えば領域Ｉの場合は、式のＸ’
（ｘ_h，ｙ_h，ｚ_h）、Ｘ’（ｘ_h+1，ｙ_h，ｚ_h）、Ｘ’
（ｘ_h+1，ｙ_h+1，ｚ_h）に相当するＹ’（ｘ_h，ｙ_h，
ｚ_h）、Ｙ’（ｘ_h+1，ｙ_h，ｚ_h）、Ｙ’（ｘ_h+1，
ｙ_h+1，ｚ_h）を出力する。

【００３９】補間用強度算出用減算手段６は、３つの減
算器６₁，６₂，６₃から構成され、複数の補間用強度信
号計算用データと複数の補間用強度信号計算に適した信
号とを組みとして入力し、減算器での減算を実行するこ
とによって、複数の補間用強度信号、例えば領域Ｉの場
合、式の（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h）−Ｘ’（ｘ_h，
ｙ _h，ｚ_h））、（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）−Ｘ’
（ｘ_h+1，ｙ_h+1，ｚ_h+1））、（Ｘ’（ｘ_h+1，ｙ_h，ｚ
_h+1）−Ｘ’（ｘ_h+1，ｙ_h，ｚ_h））に相当する（Ｙ’
（ｘ_h+1，ｙ_h，ｚ_h）−Ｙ’（ｘ_h，ｙ_h，ｚ_h））、
（Ｙ’（ｘ_h+1，ｙ_h，ｚ_h+1）−Ｙ’（ｘ_h+1，ｙ_h+1，
ｚ_h+1））、（Ｙ’（ｘ_h+1，ｙ_h，ｚ_h+1）−Ｙ’（ｘ_h+
₁，ｙ_h，ｚ_h））を出力する。

【００４０】補間データ算出用乗算手段７は、３つの乗
算器７₁，７₂，７₃から構成されており、上記複数の補
間用強度出力の各々と入力信号の下位ビットのうちの１
つを各々対応する乗算器７₁，７₂，７₃に入力し、補間
データ、例えば領域Ｉの場合、式の（Ｘ’（ｘ_h+1，
ｙ_h，ｚ_h）−Ｘ’（ｘ_h，ｙ_h，ｚ_h））、（Ｘ’
（ｘ_h+1，ｙ_h+1，ｚ_h+1）−Ｘ’（ｘ_h+1，ｙ_h，
ｚ_h+1））、（Ｘ’（ｘ_h+1，ｙ_h，ｚ_h+1）−Ｘ’（ｘ
_h+1，ｙ_h，ｚ_h））に相当する（Ｙ’（ｘ_h+1，ｙ_h，
ｚ_h）−Ｙ’（ｘ_h，ｙ_h，ｚ_h））、（Ｙ’（ｘ_h+1，ｙ
_h+1，ｚ_h+1）−Ｙ’（ｘ_h+1，ｙ_h，ｚ_h+ ₁））、（Ｙ’
（ｘ_h+1，ｙ_h，ｚ_h+1）−Ｙ’（ｘ_h+1，ｙ_h，ｚ_h））を
出力する。

【００４１】最後に、３つの加算器８₁，８₂，８₃は、
基準色補正データＹ％と複数の補間データＹ％とを加算
して、最終的に（３）式のＸ（ｘ，ｙ，ｚ）に相当する
補間済みの値Ｙ％を出力する。

【００４２】

【発明の効果】以上説明したように、本発明の色信号変
換装置によれば、補間対象領域の各６面体を、該６面体
を構成する８つの格子点のうちの１つの格子点を通る６
つの４面体に分割し、該４面体の各々で異なる補間デー
タの組みを用いて補間する場合に、基準データを記憶す
る基準データ用色補正メモリと、その内容の一部を共有
する複数の補間用強度信号計算用データメモリの出力か
ら補間データを算出することにより、補間用強度信号メ
モリに相当するメモリの容量を極力少なくし、又、それ
ほど複雑なアドレス計算無しに、４面体の４頂点に対応
する出力値をメモリから同時に呼び出すことができ、ま
た、１出力についての演算回数をなるべく少なくしてい
るので、簡単な回路構成でかつ高速処理を実現すること
が可能となる。

【図面の簡単な説明】

【図１】本実施形態に係る色信号変換装置の構成を説
明するブロック図である。

【図２】補間用強度信号計算用データメモリを説明す
る模式図である。

【図３】補間用強度信号計算用アドレス算出器を説明
するブロック図である。

【図４】従来例を説明するブロック図である。

【符号の説明】

１…基準データ用色補正メモリ、２…補間領域選択手
段、２₁〜２₃…比較器、３…補間用強度算出用アドレス
算出手段、３₁〜３₃…補間用強度信号計算用アドレス算
出器、４₁〜４₃…補間用強度信号計算用データメモリ、
５₁〜５₃…セレクタ、６…補間用強度算出用減算手段、
６₁〜６₃…減算器、７…補間データ算出用乗算手段、７
₁〜７₃…乗算器、８₁〜８₆…加算器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考） // Ｇ０９Ｇ 5/02 Ｈ０４Ｎ 9/79 Ｈ５Ｃ０８２Ｆターム(参考） 5B057 CA01 CA08 CA12 CA16 CB01 CB08 CB12 CB16 CC01 CE17 CE18 CH01 CH11 5C055 AA14 BA03 BA08 EA05 EA06 HA37 5C066 AA05 CA01 HA03 KD01 KE02 KE07 KP05 5C077 LL18 MP08 PP33 PP36 PP37 PQ08 PQ12 PQ20 PQ23 RR19 5C079 LA28 LA31 LB01 MA01 MA02 MA11 NA03 NA10 NA11 PA02 PA03 5C082 AA01 AA02 AA27 BA34 BA35 CA12 CB05 DA51 MM04 MM07

Claims

【特許請求の範囲】

【請求項１】色を表す３つの入力信号の各々を上位ビ
ットと下位ビットとに分け、前記上位ビットの組みから
得られる基準データと、前記上位ビットの組みと前記下
位ビットの組みとから、補間対象領域の６面体を、該６
面体を構成する８つの格子点のうちの１つの格子点を通
る６つの４面体に分割して処理することにより得られる
補間データの組みとを加算して出力信号を得る色信号変
換装置において、前記基準データを記憶する基準データ用色補正メモリ
と、前記基準データ用色補正メモリの内容の一部を共有する
補間用強度信号計算用データを記憶する複数の補間用強
度信号計算用データメモリと、前記基準データ用色補正メモリおよび前記補間用強度信
号計算用データメモリの各々の出力から補間データを演
算する演算部とを備えることを特徴とする色信号変換装
置。
【請求項２】前記補間用強度信号計算用データメモリ
は、前記３つの入力信号のうち１つについては前記基準
データ用色補正メモリと同じ単位数で、かつ１単位分シ
フトたもので前記補間用強度信号計算用データを記憶
し、前記３つの入力信号のうち他の２つの入力については前
記基準データ用色補正メモリに比べて１単位多い単位数
で前記補間用強度信号計算用データを記憶することを特
徴とする請求項１記載の色信号変換装置。
【請求項３】前記演算部は、前記３つの入力信号の下位ビットの組みを入力とし、前
記６つの４面体のいずれに属するかの判定結果である複
数の補間領域選択信号を出力する補間領域選択手段と、前記３つの入力信号の上位ビットの組みと前記補間領域
選択手段から出力される補間領域選択信号の一部とを入
力とし、前記補間用強度信号計算用データメモリの入力
アドレスを出力する補間用強度信号計算用アドレス算出
手段と、前記補間領域選択手段から出力される補間領域選択信号
を入力とし、前記基準データ用色補正メモリの出力と前
記補間用強度信号計算用データメモリの出力とから補間
用強度信号計算に適した信号を選択する補間用強度信号
選択手段と、前記補間用強度信号計算用データメモリの出力と前記補
間用強度信号選択手段で選択された補間用強度信号計算
に適した信号とを入力として補間用強度信号を算出する
補間用強度算出用減算手段と、前記補間用強度信号と前記３つの入力信号の一部の下位
ビットとを入力として補間データを出力する補間データ
算出用乗算手段とを備えることを特徴とする請求項１記
載の色信号変換装置。