JPH11238127A - 刈り込み放射状補間および刈り込み四面体補間の共用補間回路 - Google Patents

Abstract

(57)【要約】 【課題】カラー空間の間の変換を実行するために必要な
補間演算に必要とされる計算量を減少させる。 【解決手段】カラー空間の変換において行われるデータ
値の補間に関する従来技術の下位立方補間方式を改良し
た放射状補間方式および四面体補間方式を提供する。こ
れら両方式は、アプリケーションの特性に応じて選択的
に適用され、また、入力空間および出力空間の次元数の
変化に対応できるように構成される。更に、これら両方
式の回路の一部に未使用部分があるためそれを刈り込
み、また、両方式の回路の共通部分を統合した共用回路
構成とした。これにより、回路数の縮減が達成された。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データの変換に関
するもので、特に、第１のカラー空間から第２のカラー
空間への変換の場合のような第１の空間から第２の空間
へのデータの変換に関するものである。

【０００２】

【従来の技術】測色は長い間複雑な科学と認識されてき
た。カラー刺激ベクトルを三刺激空間と呼ばれる３次元
空間で表現することが可能でありまた便利であると一般
に認められている。基本的には、Commission Internati
onale L'EclairageすなわちＣＩＥ委員会によって１９
３１年に定義されたように、３つの主要カラー(X,Y,Z)
を組み合わせて、我々のすべての視覚を定義することが
できる(すなわち、理想的３原色観察者のカラー合致特
性で識別される波長の３つの独立機能を指定することに
よって定義される理想的３原色観察者のカラー合致特性
がカラーを指定するための国際基準を形成する）。その
ような３次元構造体の基本概念は、John Wiley & Sons,
Inc., NY, copyright 1981 (2nd. ed.)から出版のBill
meyerおよびSaltzman両氏著の"Principles of Color Te
chnology"およびJohn Wiley & Sons, Inc., copyright
1982 (2d ed.)から出版のWyszeckiおよびStiles両氏著
の"Color Science: Concepts and Methods, Quantitati
ve Data and Formulae"などの文献に記載されている。

【０００３】赤、緑、青(すなわちＲＧＢ)、シアン、マ
ジェンタ、黄色(すなわちＣＭＹ)、色相、彩度、値(す
なわちＨＳＶ)、色相、光度、彩度(すなわちＨＬＳ)、
輝度、赤黄色スケール、緑青色スケール(すなわちＬａ
＊ｂ＊)、輝度、赤緑色スケール、黄青色スケール(すな
わちＬｕｖ)、および商用カラーテレビ放送に使用され
るＹＩＱなどの３原色モデル系が、システム設計者に種
々の選択肢を提供する。種々の３変数カラー・モデル
は、例えばAddison-Wesley Publishing Companyから出
版のFoleyおよびVan Dam両氏著の"Fundamentals of Int
eractive ComputerGraphics"に記載されている。

【０００４】デジタル・データ処理における諸モデル・
システム間のカラー変換は、オリジナル機器製造者に多
くの問題を与えている。１つのシステムから別のシステ
ムへのデータの変換は、システム間の関係が一般に非線
形であるため、簡単ではない。従って、(カラー・スキ
ャナ、ＣＲＴディスプレイ、デジタル・カメラ、コンピ
ュータ・ソフトウェア／ファームウェアなどのような)
入力装置からのオリジナルの画像と(ＣＲＴディスプレ
イ、カラー・レーザープリンタ、カラー・インクジェッ
ト式プリンタなどのような)出力装置における変換され
たコピーの間のカラー整合性を維持することは重要な問
題である。

【０００５】例えば、コンピュータ芸術家達は、コンピ
ュータ・ビデオ上にカラー画像を作成し、ハード・コピ
ーと同じカラーでプリンタに印刷できる能力を求める。
あるいは、オリジナルのカラー写真がスキャナでデジタ
ル化され、その結果として作成されるデータが、ビデオ
・モニタ上での表示のため変換されたり、レーザー・イ
ンクジェットまたは熱移転プリンタによるハード・コピ
ーとして複製される場合がある。上述のいくつかの文献
に記載されているように、カラーは、加算型主要カラー
である赤、緑および青(ＲＧＢ)または減算型主要カラー
であるシアン、マジェンタ、黄色および黒(ＣＭＹＫ)の
レンダリングとして構成することができる。例えばコン
ピュータ・ビデオ・モニタのＲＧＢカラー空間から、例
えばレーザープリンタ・ハード・コピーのＣＭＹＫカラ
ー空間への変換が必要とされる場合がある。１つのカラ
ー空間から他のカラー空間への変換は、複数次元での複
雑な非線形計算を必要とする。一部の変換演算はマトリ
ックス乗算を通して達成される。

【０００６】

【発明が解決しようとする課題】しかしながら、カラー
の生成のために使用される染料、螢光体およびトナーが
不完全であることがカラー空間変換のそのような方法に
おける困難性の原因ともなっている。更に複雑な点は、
同じ顔料混合で印刷しても媒体が異なればカラー反応が
異なるという点である。その結果として、純粋に数学的
カラー空間変換方法によって、許容可能なカラー複製が
提供されない。

【０００７】経験的に引き出された値のセットに基づい
たルックアップ・テーブル方式を使用してカラー空間変
換における優れた結果を得ることができることは認識さ
れている。典型的には、ビデオ・ディスプレイに使用さ
れるＲＧＢカラー空間は、主要カラーである赤、緑およ
び青の各々を表現するため８ビットを使用する。従っ
て、各画素を表現するため２４ビットが必要とされる。
この解像度では、ＲＧＢカラー空間は2²⁴すなわち16,77
7,216カラーから構成される。ＲＧＢ空間におけるこれ
らポイントの各々から４つのＣＭＹＫ(印刷における黒
色の純粋性を保つため、シアン、マジェンタおよび黄色
という３つの顔料だけではなく、一般に黒のプロセスと
して知られているように、独立した黒が通常提供される
ので４カラー)へのカラー空間変換の実行においては、
カラー空間コンポーネントは4x2²⁴すなわち67,108,864
バイト・データを含むルックアップ・テーブルを必要と
する。経験的には、このような数のエントリを含むルッ
クアップ・テーブルの構築はあまりに高価である。

【０００８】１つのカラー空間から別の空間への変換を
実行する際、カラー空間変換分野においてよく知られて
いる多数の補間方式が使用される。"PERFORMING COLORS
PACE CONVERSIONS WITH THREE DIMENSIONAL LINEAR INT
ERPOLATION, JOURNALOF ELECTRONIC IMAGING, July 199
5 Vol.4(3)"には、３線形補間、プリズム補間および四
面体補間を使用してカラー空間変換を実行する方法が開
示されている。米国特許第3,893,166号は、補間におい
て使用される値にアクセスするためルックアップ・テー
ブルを使用するカラー空間変換方式を開示している。

【０００９】カラー印刷のために必要とされる場合のよ
うに、従来技術の補間方法を使用するカラー空間の間の
大量のデータの変換は、時間のかかる演算である。カラ
ー空間変換プロセスのため計算集約的先行技術方法を使
用する場合高率のデータ・スループットの達成は困難で
ある。このように、カラー空間の間の変換を実行するた
めに必要な計算量を減少させることを可能にする補間方
法および補間装置に対する必要性が存在する。

【００１０】

【課題を解決するための手段】補間データ値の間を補間
する本発明の補間回路は、刈り込み放射状補間および刈
り込み四面体の共用補間回路であって、各々がd個のコ
ンポーネントを有する入力データ値を使用して出力デー
タ値を生成するため補間データ値の間の補間を実行す
る。d個のコンポーネントの各々は上位ビット部分およ
び下位ビット部分に区分けされ、それらd個の下位ビッ
ト部分の各々のビット数はnである。該共用補間回路
は、各々が第１の制御入力セットのうちの１つの制御入
力を受け取り、１つのマルチプレクサ出力を有し、上記
第１の制御入力セットのうちの上記１つの制御入力に応
じて上記補間データ値を選択するように構成された第１
の2ⁿ-1個のマルチプレクサ・セット、上記第１のマルチ
プレクサ・セットの１つに接続される１つのマルチプレ
クサ出力を各々が有し、第２の制御入力セットのうちの
１つの制御入力に応じて、第１の関数の使用を決定する
第１の値セットの１つと第２および第３の関数の使用を
決定する第２の値セットの１つの間で選択を行うことに
よって、上記第１セット制御入力を供給する第２の2ⁿ-2
個のマルチプレクサ・セット、および、上記第１のマル
チプレクサ・セットの上記マルチプレクサ出力を受け取
るように構成された加算手段を含む。

【００１１】補間データ値の間を補間する本発明の別の
１つの補間回路は、刈り込み放射状補間および刈り込み
四面体の共用補間回路であって、各々が上位ビット部分
および下位ビット部分に区分けされた３個のコンポーネ
ントを有する入力データ値を使用して出力データ値を生
成するため補間データ値の間の補間を実行する。該共用
補間回路は、第１のマルチプレクサ出力部を有し、第１
の制御入力および上記複数補間データ値を受け取り該第
１の制御入力に応じて上記補間データ値からの選択を行
うように構成された第１のマルチプレクサ、第２のマル
チプレクサ出力部を有し、第２の制御入力および上記複
数補間データ値を受け取り該第２の制御入力に応じて上
記補間データ値からの選択を行うように構成された第２
のマルチプレクサ、第３のマルチプレクサ出力部を有
し、第３の制御入力および上記複数補間データ値を受け
取り該第３の制御入力に応じて上記補間データ値からの
選択を行うように構成された第３のマルチプレクサ、上
記第２のマルチプレクサに接続し上記第２の制御入力を
供給する第４のマルチプレクサ出力部を有し上記下位ビ
ットの３つのセットから決定される第１の値と第２の値
からの選択を行う第４のマルチプレクサ、上記第３のマ
ルチプレクサに接続し上記第３の制御入力を供給する第
５のマルチプレクサ出力部を有し、上記下位ビットの３
つのセットから決定される第３の値と第４の値からの選
択を行う第５のマルチプレクサ、および、上記第１、第
２および第３のマルチプレクサの出力部に接続し、上記
３つの上位ビット・セットから決定される上記補間デー
タ値の１つを受け取るように構成された加算手段を含
む。

【００１２】

【発明の実施の形態】本発明は、以下に例示される特定
の典型的実施形態に限定されない。更に、下位立方体補
間のいくつかの実施形態がカラー・レーザープリンタの
文脈において記述されるけれども、 以下に記述される
下位立方体補間の実施形態は、複数空間の間の補間デー
タ変換のいかなるものにおいても適用可能であることは
当業者に認められることであろう。例えば、３次元のグ
ラフィックスのレンダリングに必要とされる補間は、以
下に記述される補間技術を有益に使用することができる
であろう。

【００１３】連続的下位立方体の頂点の各々を生成する
ため四面体補間を使用する下位立方体補間は、米国特許
出願第08/504,406号に記載されている。しかしながら、
上記出願特許に開示されている下位立方体頂点値の生成
の方法は、多数の計算を必要とする。従って、下位立方
体頂点値を生成する一層計算効率の高い方法に対する必
要性が存在する。

【００１４】図１には立方体格子１が示されている。立
方体格子は、出力カラー空間における値を表す立方体頂
点を持つ複数の立方体から形成されている。入力カラー
空間値の各々は上位部分および下位部分に区分けされ
る。入力カラー空間値の各々の上位部分は、補間のため
に使用される立方体格子１の頂点値のアドレスを定める
インデックスの役目を果たす。入力カラー空間値の各々
の下位部分は、入力カラー空間値の上位部分を使用して
アクセスされた出力カラー空間値の間の補間を行うため
に使用される。立方体格子の次元の各々は、入力カラー
空間値のコンポーネントのうちの１つに対応する。立方
体格子１の頂点に関連する値は、出力カラー空間値を生
成するために使用される。

【００１５】出力カラー空間値の各々は、出力カラー空
間の次元に対応する複数のコンポーネントを持つ。入力
カラー空間値から出力カラー空間値のコンポーネントへ
の変換が実行される。出力カラー空間値コンポーネント
各々への変換は、独立した頂点値セットを使用する。出
力カラー空間値の各々に対して３つのコンポーネントが
存在するケースの場合、カラー空間変換のために使用さ
れる３つの頂点値セットが存在する。このケースでは、
各頂点値は３つのセットのうちの１つから選択された３
つの値の各々を持つ３つの値で形成されていると見なす
ことができる。頂点値をこのように見れば、出力カラー
空間値のコンポーネントの各々への変換は並列的に実行
される。出力カラー空間コンポーネントの各々への変換
を逐次実行することも可能である。このように、変換
は、各々が各頂点値セットに対応する３つの別々の立方
体格子を使用するものと見ることができる。

【００１６】図２には、一般的補間プロセスが示されて
いる。例えば、円筒形カラー空間でカラーを表現する入
力カラー空間値(a,b,c)１０が同じカラーをデカルト・
カラー空間で表現する出力カラー空間値(x,y,z)１１に
変換される。この例では、a、b、cの各々は８ビットで
表現される。３つの８ビット・グループの各々は、例え
ば、(a_u、b_uおよびc_uで表される)上位４ビット１０ａお
よび(a_l、b_lおよびc_lで表される)下位４ビット１０ｂに
区分けされる。上位４ビット１０ａの３グループは、補
間データ値として使用される立方体格子１の範囲内の立
方体の頂点に対応している８つの値を取り出すための立
方体格子１へのインデックスとして使用される。次に、
下位４ビット１０ｂの３グループを使用して、立方体格
子１の頂点に対応する８つの補間データ値の間を補間し
て、出力カラー空間値１１のコンポーネントが生成され
る。

【００１７】入力カラー空間値１０のビットの区分に関
してその他の形態も可能である点は当業者に認められる
であろう。特定のビット区分は、補間のため出力カラー
空間の値を記憶するために利用できるメモリ・サイズ、
および、立方体格子１の頂点の間で起こる出力カラー空
間値の変化の量のような要因に依存するであろう。補間
の精度と補間データ値として使用される出力カラー空間
値を記憶するために使用されるメモリ・サイズの間のト
レードオフが存在する。出力カラー空間の特性がカラー
空間を通して比較的直線的に変化するようなものであれ
ば、 許容可能な水準の補間精度を達成するため立方体
格子１の頂点は比較的少なくてすむ。

【００１８】a_u、b_uおよびc_uによって形成されるインデ
ックスは、立方体格子へのエントリ・ポイントとしての
役目を果たす。インデックスは、補間データ値として使
用される立方体の８つの頂点の１つの頂点をアドレスす
る。立方体の頂点の各々は、出力カラー空間値１１の１
つのコンポーネントを生成するために実行される補間に
使用される１つの値に対応する。立方体格子１における
立方体の８つの関連する頂点は、以下の相対的アドレス
を持つ。 (a_u,b_u,c_u) (a_u+1,b_u,c_u) (a_u,b_u+1,c_u) (a_u,b_u,c_u+1) (a_u+1,b_u+1,c_u) (a_u+1,b_u,c_u+1) (a_u,b_u+1,c_u+1) (a_u+1,b_u+1,c_u+1)

【００１９】米国特許出願第08/504,406号に記載の立方
体下位分割補間方法は、既に生成された下位立方体の頂
点に関連した値を使用して新たな下位立方体を生成する
ことによって補間を実行する。上位ビットの３つのグル
ープ(a_u、b_uおよびc_u)１０ａに関連する頂点値によって
形成される初期立方体を使用して、第１の下位立方体が
生成される。この初期立方体は８つの下位立方体に分割
される。下位ビットの３つのグループ１０ｂ(a_l,b_l,c_l)
を使用して、下位立方体分割の次の反復のために作成さ
れる８つの可能な下位立方体のうちの１つが選択され
る。下位ビットのこれら３つのグループ１Ｏｂは、８つ
の可能な下位立方体のどれに補間結果が置かれるかを識
別する。補間の結果を含む下位立方体が識別されると、
この下位立方体を使用して、補間の結果を含む次の下位
立方体が生成される。補間の結果を含む最後の下位立方
体が生成されるまで、このプロセスが継続的に反復され
る。生成されたこの最後の下位立方体の頂点に関連する
値のうちの１つが補間の結果として使用される。

【００２０】図３は、下位ビットの３グループ(a_l,b_l,c
_l)１０ｂを使用した下位立方体の選択を視覚的に示す。
下位立方体の選択を説明する目的のため、入力カラー空
間値の各コンポーネントに関する下位ビット１０ｂが４
ビットから成るケースを考察する。図３には、入力カラ
ー空間値のコンポーネントa、bおよびcに対応する軸が
示されている。これらの軸の各々は入力カラー空間の１
つの次元に対応する。入力カラー空間値の各コンポーネ
ントの下位ビット１０ｂからの１つの対応するビット
(２の同じ累乗の係数であるという意味にいて対応する
ビット)を使用して、下位立方体は指定される。各コン
ポーネントの下位ビット１０ｂの各ビット位置は、その
コンポーネントに対応する次元に沿って立方体を半分に
分割するものとして見ることができる。各コンポーネン
トに関するビットの値は、補間の結果がどの下位立方体
に置かれるかを判断する目的のため、立方体のどの半分
が対応する次元で選択されるかを決定する。選択される
下位立方体は、入力カラー空間値の下位ビット１０ｂの
各コンポーネントの対応するビットによって選択された
２分の１立方体の交点によって規定される立体である。
コンポーネントに関する下位ビット１０ｂのビットが
「1」であれば、選択された２分の１立方体の隅は、立
方体の起点から対応する軸に沿って２分の１の長さ変位
される。コンポーネントに関する下位ビット１０ｂのビ
ットが「0」であれば、選択された２分の１立方体の隅
は、立方体の起点を含む。図４には、a_l、b_lおよびc_lの
各々の対応するビットによって指定される２分の１立方
体の共通の交点によって定義された８つの可能な下位立
方体が示されている。

【００２１】入力カラー空間値のコンポーネントの下位
ビット１０ｂの軸に対する割り当てと整合する形態で立
方体の頂点に番号をつけることによって、生成されるべ
き下位立方体の頂点に関連する下位立方体を生成するた
めに使用される立方体の頂点は、コンポーネントの下位
ビット１０ｂのグループの各々からの対応するビットを
結合することによって形成されるバイナリ値によって指
定される。図５には、符号をつけられた軸および番号を
つけられた頂点をもつ立方体が示されている。下位立方
体を生成するために使用される立方体と生成される下位
立方体は１つの頂点を共有する。このような頂点番号の
割り当てを用いれば、生成される下位立方体の範囲内に
含まれる下位立方体を生成するために使用される立方体
の頂点の数は、所与のビット位置に関するa_l、b_lおよび
c_lの対応するビットから形成されるバイナリ値である。

【００２２】以下に１つの例を用いて下位立方体生成を
説明する。a_l、b_lおよびc_lの値が、それぞれ、 a_l=1010 b_l=1110 c_l=0011 であると仮定する。a_l、b_lおよびc_lに割り当てられたこ
れらの値を用いれば、第１の下位立方体を生成するため
に使用される立方体の頂点番号６(この番号６はa _l、b_l
およびc_lの各々から最上位ビットを選択してそれらを１
つのバイナリ値に連結することによって計算される)は
第１の下位立方体の１つの頂点である。生成される第２
の下位立方体の範囲内に含まれる第１の下位立方体の頂
点は、頂点番号２である(この番号２はa_l、b_lおよびc_l
の各々から最上位から２番目のビットを選択してそれら
を１つのバイナリ値に連結することによって計算され
る)。生成される第３の下位立方体の範囲内に含まれる
第２の下位立方体の頂点は、頂点番号７である(この番
号７はa_l、b_lおよびc_lの各々から最上位から３番目のビ
ットを選択してそれらを１つのバイナリ値に連結するこ
とによって計算される)。生成される第４の下位立方体
の範囲内に含まれる第３の下位立方体の頂点は、頂点番
号１である(この番号１はa_l、b_lおよびc_lの各々から最
上位から４番目のビットを選択してそれらを１つのバイ
ナリ値に連結することによって計算される)。第１の下
位立方体の頂点値は、入力カラー空間のコンポーネント
の上位ビット(a_l、b_l、c_l)を使用してアクセスされる頂
点値で生成される。第２の下位立方体の頂点値は、第１
の下位立方体に関して生成される頂点値を使用して生成
される。第３の下位立方体の頂点値は、第２の下位立方
体に関して生成される頂点値を使用して生成される。最
後に、第４の下位立方体の頂点値は、第３の下位立方体
に関して生成される頂点値を使用して生成される。下位
立方体補間において、最後の下位立方体の番号０をつけ
られた頂点に関連する値は、補間の結果として使用され
る値である。この結果が、出力カラー空間値の１つのコ
ンポーネントである。このような下位立方体生成手順
は、入力カラー空間値の下位ビット１０ｂの各コンポー
ネントを指定するために使用される任意の数のビットに
対して適用することができる。

【００２３】下位立方体値の生成のため既に種々の方法
が使用されてきた。これらの方法には、四面、ピラミッ
ド、プリズムおよび３線形法が含まれる。放射状下位立
方体生成法は、下位立方体生成の新しい方法であり、下
位立方体を生成するために必要とされる計算量の大幅な
減少を達成する。補間プロセスがカラー空間変換の近似
であるので、補間方法の各々が異なる結果を生成する場
合があることは認識されるべきであろう。変換が実行さ
れるカラー空間の位置およびその結果の好ましさに従っ
て、１つの方法が他の方法より望ましい結果を生むかも
しれない。

【００２４】図６には、放射状下位立方体生成方法が示
されている。放射状下位立方体生成プロセスを明確に説
明するため、いくつかの概念の定義が必要とされる。上
述のケースの場合と同様に、補間方法の各々は、a_l、b_l
およびc_lは、入力カラー空間値のそれぞれのコンーネン
トa、bおよびcの下位ビット１０ｂを表す。変数iは、４
ビットが下位ビット１０ｂの各コンポーネントを指定す
るために使用されるケースに関して、以下に示されるよ
うに、下位ビット１０ｂ(a_l、b_l、c_l)の範囲内のビット
位置を指定するために使用される。iの最大値(値3)は、
下位ビット１０ｂの最上位ビット位置に対応する。iの
最小値(値0)は、下位ビット１０ｂの最下位ビット位置
に対応する。当業者に認められることであろうが、この
ような表記法は、下位ビット１０ｂの各コンポーネント
に関して使用される種々の数のビットに容易に適応する
ことができる。下位ビット１０ｂを表現するために使用
されるnビットに関して、iの値は、n-1から0の範囲をと
る。

【００２５】

【表１】

【００２６】この表記法を使用すると、iの値は下位立
方体生成の反復回数を間接的に標示する。3というiの値
は、第１の下位立方体の生成に対応する。この第１の下
位立方体は、上位ビット１０ａを使用して立方体格子１
の値にアクセスすることによって形成される立方体から
の頂点番号６を含む。0というiの値に関して、第４の下
位立方体が生成される。この第４の下位立方体は、生成
された第３の下位立方体からの頂点番号１を含む。下位
立方体の範囲内に含まれる下位立方体を生成するために
使用される立方体の頂点番号を決定するため、 式1a v(i) = 4a_l(i) + 2b_l(i) + c_l(i) という式が使用される。

【００２７】式1aにおいて、v(i)は、生成される下位立
方体の範囲内に含まれる立方体の頂点番号を表わす。a_l
(i)、b_l(i)およびc_l(i)の各々は、下位ビット１０ｂの
それぞれのコンポーネントにおけるi番目の位置に関連
するバイナリの値を表わす。iの各値に関して、式1a
は、所望の下位立方体の範囲内に含まれる下位立方体を
生成するために使用される立方体の頂点の正確な番号を
作成する。iの値は、n-1から0までの整数を含むと仮定
される。但し、nは、入力カラー空間値の下位ビット１
０ｂのコンポーネントの各々を指定するために使用され
るビットの数である。番号v(i)を持つ頂点の値は、P[v
(i)]によって表記される。式1aは、d個のコンポーネン
トから形成される入力カラー空間値１０に関して一般化
される。次の式1bは、v[i]の一般化された表現である。 式1b v[i]=2^d-1xlb₁[i]+2^d-2xlb₂[i]+2^d-3xlb₃[i]+...
+2^d-dxlb_d[i] 式1bにおいて、"lb"の各々は、入力カラー空間値１０の
d個のコンポーネントの下位ビット１０ｂを表す。式1a
の場合と同様に、iの値はn-1から0の間の整数を含む。

【００２８】下位立方体の８つの頂点に関連する値は下
記の表２に示されるような立方体から生成される。P'
[下位立方体番号]によって指定される頂点値は、下位立
方体頂点値を表し、P[立方体番号]によって指定される
頂点値は、下位立方体頂点値を生成するために使用され
た立方体の頂点値を表す。ある１つの下位立方体頂点の
所与の値は、その下位立方体の範囲内に含まれ、その下
位立方体を生成するために使用された立方体の頂点の値
(すなわちP[v(i)]によって指定される値)を用いてその
下位立方体が生成される元の立方体の対応する頂点値を
平均することによって生成される。

【００２９】

【表２】 P'[7] = (P[7] + p[v(i)])/2 P'[6] = (P[6] + p[v(i)])/2 P'[5] = (P[5] + p[v(i)])/2 P'[4] = (P[4] + p[v(i)])/2 P'[3] = (P[3] + p[v(i)])/2 P'[2] = (P[2] + p[v(i)])/2 P'[1] = (P[1] + p[v(i)])/2 P'[0] = (P[0] + p[v(i)])/2

【００３０】図７には、放射状補間法において使用され
る下位立方体分割プロセスの複数の反復が示されてい
る。図７の例において入力カラー空間値の下位ビット１
０ｂのコンポーネントに関して使用される値は、表１で
示されたものと同じものである。第１の下位立方体の生
成のため使用された立方体頂点の値は(これらの値は入
力カラー空間値の上位ビット１０ａを使用してアクセス
される)、メモリに記憶されているカラー・テーブルか
らロードされる。下位立方体分割の最終反復処理の後、
最終的下位立方体の頂点番号０が補間プロセスの結果と
して使用される。下位立方体頂点値の実際の計算の間、
丸め誤差の蓄積を防ぐため、下位立方体生成の各反復プ
ロセスに関して必要とされる２による除算は、生成され
る最終的下位立方体の頂点の値に対してのみ実行され
る。除算がこのように実行される時、nを下位ビット１
０ｂの各コンポーネントに割り当てられたビットの数で
あるとすれば、除数は2ⁿである。2ⁿによる除算は、右シ
フト演算を実行することによって簡単に実行されること
ができる。n=4の場合、この除数は16である。このよう
に最終的下位立方体頂点値の生成の後になるまで除算演
算が実行されないことにより、下位立方体生成プロセス
は、生成される下位立方体の選択された頂点値の一連の
加算だけに縮減される。

【００３１】図８には、放射状補間回路１００のハード
ウェア実施形態が示されている。図８は、また、表１の
下位ビット１０ｂに対応するv[i]に関する値を使用しな
がら放射状補間回路１００を通して実行される放射状補
間の進展を示す。上位ビット１０ａを使用して選択され
る８頂点に関連する(P[0]からP[7]までの)値の各々が、
第１のマルチプレクサ１０１のマルチプレクサ入力部に
接続される。iが3であるv[i]の値は、第１のマルチプレ
クサ１０１の制御入力部に接続される。iが3であるv[i]
の値を使用して、生成される第１の下位立方体に含めら
れる上位ビット１０ａを使用して選択される立方体の頂
点に関連する値が選択される。第１のマルチプレクサ１
０１の出力は、８台の加算器からなる第１の加算器セッ
ト１０２の各加算器の第１入力部に接続される。第１の
加算器セット１０２の各加算器の第２の入力部は、上位
ビット１０ａを使用して選択される値のうちの１つに接
続される。第１マルチプレクサ１０１および第１加算器
セット１０２が放射状補間回路１００の第１段を形成す
る。図８から認められるように、放射状補間の１回の反
復プロセスに関して(前述のように放射状補間のすべて
の反復プロセスが完了するまで遅延される２による除算
を除いて)表２の平均演算が第１マルチプレクサ１０１
および第１加算器セット１０２という構成を用いて実行
される。放射状補間回路１００の第２，第３および第４
の段階は、それぞれ、第２マルチプレクサ１０３と第２
加算器セット１０４、第３マルチプレクサ１０５と第３
加算器セット１０６、および第４マルチプレクサ１０７
と第２加算器セット１０８によって形成される。第２マ
ルチプレクサ１０３、第３マルチプレクサ１０５および
第４マルチプレクサ１０７の制御入力部は、それぞれ、
v[i=2]、v[i=1]およびv[i=0]に接続される。放射状補間
回路１００の第２，第３および第４の段階は、表２の関
係を使用して(この場合もすべての反復の完了まで２に
よる除算は遅延されるが)放射補間の連続的反復プロセ
スを実行する。

【００３２】図９は、１回の放射状補間反復プロセスの
概略流れ図である。最初に、上位ビット１０ａを使用し
て2^d個の補間データ値が選択される(ステップ２００)。
放射状補間法がカラー空間変換のために使用されるケー
スでは、補間データ値は選択される立方体の頂点値に対
応する。更に、カラー空間変換に関しては、dは典型的
には、入力カラー空間値１０のコンポーネントの数であ
る3に等しい。ステップ２００において頂点値が選択さ
れると、次に、当該反復計算のために必要とされる頂点
値の頂点番号が計算される(ステップ２０１)。3に等し
いdに関して、上記式1aを使用して、必要とされる頂点
番号が計算される(ステップ２０１)。放射状補間の反復
に対応するiの値を使用して、(i=3からi=0の範囲で)、v
[i]が計算される。頂点番号の計算(ステップ２０１)の
後、計算された頂点番号を使用して、2^d個の補間データ
値の１つが選択される(ステップ２０２)。最後に、表２
の関係式に従って2^d個の平均値セットが計算される(ス
テップ２０３)。丸め誤差を避けるため、平均のために
必要とされる２による除算は、補間のすべての反復が実
行されるまで遅延される。

【００３３】放射状補間を実行するために要求される計
算の数は、図８に示されるように、大幅に減少させるこ
とができることは明らかである。図８の放射状補間プロ
セスを検証することによって明らかとなるように、補間
結果の決定は、上位ビット１０ａによってアクセスされ
た８個の頂点値すべての使用を必要としないし、また、
図８に示される加算器すべての使用を必要とするという
わけでもない。図１０には、刈り込み放射状補間法が図
示されている。結果を生成するために必要とされる(上
位ビット数１０ａを使用してアクセスされる)頂点の値
を決定するため、図８に示される補間結果から逆向きに
動かすことによって図１０を理解することができるであ
ろう。前述のように、生成された最終的下位立方体の頂
点番号0の値(P[0])が補間の結果として使用される。表
２にリストされている式を使用すれば(但し２で除する
ことはしない)、最終下位立方体の頂点番号0の値を計算
するために使用される最終下位立方体の直前の下位立方
体の頂点を定めることができる。同様に、表２にリスト
されている式を使用すれば 最終下位立方体の直前の下
位立方体の必要な頂点を計算するために必要である、最
終下位立方体より２つ前の下位立方体の頂点を定めるこ
とができる。

【００３４】最終下位立方体のP[0]を計算するために必
要な下位立方体の各々の頂点を決定するこの方法は、n=
4の場合0から3までのiの各々の値について実行される。
そのように実行されれば、その結果、最終的下位立方体
のP[0]を計算するために使用される値は、入力カラー空
間値の上位ビット１０ａによってアクセスされる立方体
の頂点に対応する値の一部だけから構成される。この結
果、図８の３２のうち１０台の加算器だけを使用して、
所与の入力カラー空間値１０から補間結果を計算するこ
とができる。表１に示された下位ビット１０ｂの値に関
して、最終下位立方体のP[0]を計算するために使用され
る値が対応する上位ビット１０ａによってアクセスされ
る立方体の頂点番号は、0、6、2、7および1である。こ
れに対応する上位ビット１０ｂによってアクセスされる
立方体の頂点の値は、P[0]、P[6]、P[2]、P[7]およびP
[1]である。一般的には、最終下位立方体のP[0]を計算
するために使用される上位ビット１０ａを使用してアク
セスされる立方体の頂点の値は、P[0], P[v(i=3)], P[v
(i=2)], P[v(i=l)], P[v(i= 0)]である。n=4に関して導
出され得る一般式は、次の式2の通りである。 式2 P[0]_{最終下位立方体}=({8xp[v(i=3)]}+{4xp[v(i=
2)]}+{2xp[v(i=1)]}+P[v(i=0)]+p[0])/16 式2は、n=4に関して刈り込み放射状補間を使用して結果
を計算するための表現である。刈り込み放射状補間に関
する一般化された表現は次の[数１]の式3の通りであ
る。

【００３５】

【数１】

【００３６】刈り込み放射状補間結果の計算を一般化す
るため式3を使用することができる。式2および式3の一
般式において、上位ビット１０ａを使用して選択される
立方体の頂点番号０に関連する値が常に使用される点は
注意されるべきである。生成される最終頂点番号０以外
の頂点番号の値が補間の結果として使用される場合に
は、当初選択された立方体のその頂点番号の値がP[0}の
代わりに使用されるであろう。

【００３７】刈り込み放射状補間を実行するために必要
なハードウェア機能の構成は複数の加算器およびマルチ
プレクサを含む。Dを出力カラー空間の次元数を表し、n
が各グループの入力カラー空間値の下位ビット１０ｂの
ビット数を表すとすれば、刈り込み放射状補間のハード
ウェア実施要件は次のように計算される。 式4 加算器数 = D x (n + 1) 式5 マルチプレクサ数 = D x n

【００３８】式4で指定される余分な加算器は丸めの目
的で使用される点に留意する必要がある。ハードウェア
によって実行されなければならない付加的演算は、乗
算、除算および連結を含む。２の累乗による乗算および
除算演算は、ビット位置をシフトすることによって実行
されることができる。ハードウェアにおいては、このシ
フト演算は、１つのビットに対応する１つの行を、乗算
の場合１つ高位の位置に、また除算の場合１つ下位の位
置に、結合することによって達成される。ハードウェア
においては、連結は、ビット位置に対応する複数行を一
緒にまとめることによって達成される。従って、乗算、
除算および連結演算は、付加的ハードウェアの追加を必
要とすることなく実行することができる。

【００３９】ハードウェア形態で刈り込み放射状補間を
実施するために必要なゲート・レベルの設計を行うため
ＶＨＤＬのような広く使用されているハードウェア記述
言語を使用することができる。図４５および図４６に
は、刈り込み放射状補間のハードウェア実施形態を生成
することができるＶＨＤＬコードのリストが含まれてい
る。

【００４０】図１１には、N=4の場合の刈り込み放射状
補間回路３００のハードウェア実施形態が示されてい
る。図１１に示されるハードウェア実施形態が出力カラ
ー空間値１１の１つのコンポーネントを生成するために
使用されることができる点に留意する必要がある。この
同じハードウェアを使用して、出力カラー空間値１１の
残りのD-1個のコンポーネントを生成するため更に(D-1)
回の反復演算を行うことができるし、あるいは、Dコン
ポーネントの各々を並列的に生成するように図１１のハ
ードウェア実施形態を(D-1)個反復配置することも可能
である。刈り込み放射状補間回路３００は、16による除
算を行わない式2のハードウェア実施形態である。16に
よる除算は、加算結果をビット・シフトさせることによ
って達成することができる。補間結果を計算するために
使用される５つの頂点値のうちの４頂点(P[6], P[2], P
[7]およびP[1])の選択は、４つのマルチプレクサ３０１
−３０４を必要とする。

【００４１】必要とされる４つの加算は、４つの加算器
３０５−３０８を使用して達成される。補間結果P[0]の
計算のために必要とされる第５の頂点値は、加算器のう
ちの１つの入力部に接続される。加算演算の特性のた
め、図１１のハードウェア実施形態は、加算が多数の異
なる順序で実行されるように実施される場合もある点に
注意する必要がある。図１１で示される順序は、加算器
を通過する伝播遅延を最小にするものである。また、そ
の他の加算手段を用いることもできる。例えば、十分な
数の入力部を持つ単一の加算器を使用することもでき
る。または、マイクロプロセッサを使用して、加算を実
行することもできる。

【００４２】３つの乗算演算３０９−３１１は、式2の
右辺の最初の３項の係数8、4および2による乗算に対応
する。乗算３０９−３１１は、ハードウェアにおいて
は、それぞれのマルチプレクサ出力の各々にビット位置
に対応する行を送ることによって実行される点に注意す
る必要がある。従って、これらの乗算は、付加的ハード
ウェア・コストなしに実施される。係数のすべてが２の
累乗であるので、行の送信によって乗算を実施すること
が可能である。

【００４３】図１１に示されるハードウェア実施形態が
４を越える値のnでも４未満の値のnにも適応できる点は
当業者に認められることであろう。n=1の場合の刈り込
み放射状補間のハードウェア実施形態を考察すると、こ
の刈り込み放射状補間ハードウェア実施形態は、立方体
下位分割の単一反復を実行し、生成される下位立方体の
頂点値の１つを補間結果として選択する補間に対して有
用である。この刈り込み放射状補間ハードウェア実施形
態が必要とするのは、ただ１つのマルチプレクサおよび
ただ１つの加算器だけである(当然最後の丸めは付加的
加算器を必要とするが、この付加的加算器は図１１に図
示されていない)。

【００４４】図１２には、各々がnビットの下位ビット
のセットを持つd個のコンポーネントを持つ入力カラー
空間値１０に関する刈り込み放射状補間の一般化された
方法の概略流れ図が示されている。最初に、式1bを使用
してn個の値が計算される(ステップ４００)。次に、計
算されたn個の値および上位ビット１０ａを使用して、
(カラー空間変換における頂点値に対応する)(n+1)個の
補間データ値が選択される(ステップ４０１)。最後に、
選択された(n+1)の補間データ値を式3に従って乗算およ
び加算することによって補間結果が計算される(ステッ
プ４０２)。

【００４５】刈り込み放射状補間のソフトウェア実施
は、計算的に非常に効率的である。d入力次元、D出力次
元および立方体格子１の頂点間の2ⁿ値を前提とすれば、
補間結果を生成するために必要とされる計算の数は、次
のように計算することができる。 式6 算術演算の数 = 2 x n x (d+D-1) + D 補間結果を生成するために必要とされるメモリ・アクセ
スの数は、次のように計算することができる。 式7 メモリ・アクセス数 = D x (n+1) 多くの他の補間方法と違って、算術演算の数およびメモ
リ・アクセスの数の両方が、D、 dおよびnに対して線形
であり、その結果刈り込み放射状補間は相対的に計算効
率がよいことは留意されるべき点である。

【００４６】図１３には、刈り込み放射状補間を実行す
るソフトウェア実施方法の概略流れ図が示されている。
最初に、入力カラー空間(a、b、c)１０のコンポーネン
トのいずれか１つが立方体格子１の外側境界上の１つの
位置に対応するか否かの判断がなされる(ステップ５０
０)。これは、入力カラー空間値のコンポーネントのい
ずれか１つまたは複数が１６進数FFという値を持つケー
スである。そのようなケースであれば、必要な頂点値を
取り出すため立方体格子１へのインデックスを生成する
目的のため、１６進数FFという値を持つ入力カラー空間
値１０のコンポーネントに１６進数100という値が割り
当てられる(ステップ５０１)。

【００４７】１６進数FFという入力カラー空間値への１
６進数100という値の割り当ては、補間における特別の
ケースに対処するため行われる。この特別のケースを例
示するため、各々が上位４ビットと下位４ビットに区分
されるコンポーネントに関して８ビットによる入力カラ
ー空間値１０の表現を以下考察して見る。この区分によ
れば、上位ビットは各コンポーネントに関して１６進数
インデックス値00,10,20,30,...F0を形成することがで
きる。各コンポーネントに関する下位４ビットは、この
インデックス値を使用してアクセスされる出力カラー空
間値１１の間の補間を行うために使用される。１６進数
00からF0までの連続的インデックス値を使用してアクセ
スされる出力カラー空間値１１のペアの間の相違は、す
べて同じく16である。各々の連続的増分によって、低い
出力カラー空間値からより高い出力カラー空間値に進む
時、出力カラー空間値１１のアクセスされるペアの間の
相違の1/16ずつ、関連する値が増分される。例えば、５
回の増分の後、関連する値は、出力カラー空間値１１の
アクセスされたペアの間の相違の5/16である。下位４ビ
ットを使用して、増分の対応する数に関連する値が、上
位ビットを使用して選択される出力カラー空間値１１に
加えられ、補間結果が生成される。しかしながら、入力
カラー空間値１０の各コンポーネントに関してインデッ
クス値F0とFFの間で(インデックス値100がテーブルに存
在しない)問題が起こる。

【００４８】F0とFFの間には15回の増分だけがあり、FF
によってアクセスされる出力カラー空間値１１は、出力
カラー空間の外側境界に対応する。しかしながら、補間
プロセスは、インデックス値を使用してアクセスされる
出力カラー空間値１１の間の16回の増分に対して動作す
るように設計される。この問題に対処するため、インデ
ックス値FFに対応する出力カラー空間値１１は、１６進
数100というアドレスを持つ位置にマップされる。この
マッピングは、１６進数インデックス値F0およびFFに対
応する出力カラー空間値１１における相違を15の代わり
に16の増分へ効果的に分配する。このため、インデック
ス値F0とFFの間の補間の結果にはわずかな誤差が発生す
る。添付のハードウェアのブロック図には示していない
が、補間におけるこの特別ケースの取り扱いは、種々の
補間回路実施形態で実行される。

【００４９】入力カラー空間値１０の必要な再割当の
後、立方体格子１における選択された立方体の必要とさ
れる頂点に対応する値をアクセスするために使用される
インデックスが計算される(ステップ５０２)。最後に、
出力カラー空間値の各コンポーネント(x,y,z)１１に関
する値が計算される(ステップ５０３)。図１３に示され
る刈り込み放射状補間法のn=4の場合のＣ言語でのコー
ド例が図４４に示されている。

【００５０】刈り込み放射状補間を実行するソフトウェ
アについて多数の可能なプロセッサ固有最適化が実行さ
れ得ることは認められるべきであろう。例えば、各出力
カラー空間値１１のすべてのコンポーネントを単一ワー
ドに結合することによって、出力カラー空間値１１に対
して変換を実行するために必要とされるメモリ・アクセ
スの数を減少させることができる。別の可能な最適化
は、ＡＬＵ(すなわち算術論理演算機構)の能力を活用し
て３２ビット演算を実行することである。出力カラー空
間値のyコンポーネントの計算を取り扱うようにＡＬＵ
ワードのビット0-7を割り当て、出力カラー空間値のxコ
ンポーネントの計算を取り扱うようにＡＬＵワードのビ
ット16-23を割り当てることによって、シフトおよび加
算の単一シーケンスを使用して、xおよびyコンポーネン
トを並列に生成することができる。刈り込み放射状補間
ソフトウェア実施形態に存在した計算効率は、ハードウ
ェア要件減少としてハードウェア実施形態にも存在す
る。

【００５１】四面体補間法は、カラー空間入力値の上位
ビット１０ａによってアクセスされる立方体を補間の結
果を含む下位立方体の生成のために使用される多数の四
面体に区分する。次に、生成される下位立方体は更に四
面体に細分される。これらの四面体のうちの２つを次に
使用して、補間の結果を含む別の下位立方体が生成され
る。このように生成される下位立方体の四面体への連続
的分割はn回実行される。但し、nは、入力カラー空間値
の下位ビット１０ｂのコンポーネントの各々を表現する
ために使用されるビット数である。

【００５２】図１４には、ＣＭＹまたはＲＧＢカラー空
間の外側境界が示されている。図１４に見られるよう
に、これらのカラー空間の外側境界によって形成される
立方体６００の頂点は、カラー空間の各々のコンポーネ
ントのカラーに対応する値を含む。ＣＭＹおよびＲＧＢ
カラー空間の特性は、カラー空間の白６０１および黒６
０２という頂点の間に引かれる対角線が輝度軸に対応す
るということである。輝度軸に沿ったポイントは、種々
の濃淡のレベルに対応する値を持つ。前述のように、入
力カラー空間値１０の上位ビット１０ａを使用して、立
方体６００の範囲内に位置する立方体を形成する８つの
関連する値がアクセスされる。ＣＭＹまたはＲＧＢカラ
ー空間を表現している立方体６００と同様に、選択され
る立方体の各々は、カラー空間の一種のミニチュアとみ
なされ、それらの値は、立方体６００の対応する頂点の
カラー方向に加重されるカラーを持つ８つの頂点の各々
に対応する。例えば、黄色の頂点６０３に空間的に対応
する選択された立方体の頂点は、選択された立方体の中
で黄色に対する値に最も近い値を持つ頂点である。選択
された立方体のその他の７つの頂点も同じように見なさ
れることができる。頂点０および頂点７を結ぶ斜線は、
選択された立方体の頂点に関連するカラー間の一定の輝
度線を定義する。

【００５３】ある種の人工的欠陥が、印刷プロセスにお
けるカラー複製によって発生する。これら人工的欠陥
は、印刷プロセスに対してカラー空間値入力によって指
定されるカラーからの乖離として視覚的に知覚される。
人工的欠陥は、輝度軸の近くに位置する入力カラー空間
値に関して特に顕著である。輝度軸の近くの入力カラー
空間値は、少量のカラーを持つ濃淡レベルに対応する。
結果として生ずるカラーを輝度軸から意図したものより
離す可能性のあるカラー複製プロセスの諸因子は、グレ
ー領域で容易に知覚される。人工的欠陥は、輝度軸に沿
った種々の濃淡レベルだけを含まなければならない領域
におけるカラーとして現れる。(電子写真またはインク
ジェット式印刷プロセスのような)印刷に使用されるプ
ロセスの特性または印刷プロセスにおいて使用される
(トナーまたはインクのような)顔料の特性が原因で発生
する人工的欠陥もある。結果がグレーでなければならな
かった時、印刷プロセスのパラメータがカラーの複製を
輝度軸から離す原因となることもある。

【００５４】状況によっては、四面体補間がこのような
タイプの人工的欠陥を許容できる程度に減少させる。四
面体から生成される下位立方体の１つの頂点の値が頂点
番号０および頂点番号７に関連した値を使用して計算さ
れるので、印刷人工欠陥は減少する。前述のように、頂
点番号０および頂点番号７の間で形成される対角線は選
択される立方体に対して一定の輝度線を定義する。この
中心点カラー境界線に沿った下位立方体の頂点の計算に
よって補間の加重が作成され、この加重が、入力カラー
空間値１０が上位ビット１０ａによって選択される立方
体の対角線から離れるにつれ、出力カラー空間値におけ
る変化率を減少させる傾向を持つ。そのことが、更に、
グレー入力カラー空間値についてグレーではない出力を
生成する印刷プロセス・パラメータにおける変動を補う
傾向を持つ。

【００５５】図１５には、四面体７０１から下位立方体
を生成するプロセスが示されている。下位立方体７００
の頂点の値を計算するために使用される四面体７０１の
頂点の各値は、四面体７０１が分割された元の立方体７
０２の頂点の値でもある。P[k]を立方体の頂点kに関連
する値を示すものとする。P'[k]を頂点kを持つ立方体の
範囲内に含まれる下位立方体の頂点kに関連する値を示
すものとする。値P'[k]は次のように計算される。 式8 P'[k] = {P[k & v(i)] + p[k | v(i)]}/2 但し、"&"はビット単位AND演算を表し、"|"はビット単
位OR演算を表し、"k"は頂点番号を表す。 v(i)= 4 x a(i) + 2 x b(i) + c(i) iは入力カラー空間値における下位ビット１０ｂのビッ
ト位置を表す。

【００５６】式8を使用して達成され得る下位立方体生
成は、四面体補間に関する頂点値を計算する新しい方法
を提供する。式8を使用することによって、下位頂点値
を計算するために使用される頂点の値にアクセスするた
めに使用されるインデックスを計算することができる。
これは、頂点値にアクセスするために使用されるインデ
ックスを決定するためルックアップ・テーブルのアクセ
スを必要とする補間方法に対して利点を与える。ルック
アップ・テーブルの使用は、メモリ・アクセスを必要と
し、そのため、インデックスを生成するためのルックア
ップ・テーブルの使用は、インデックスを計算するため
のプロセッサの使用に必要以上に非常に多くのマシン・
サイクルを必要とする。従って、頂点値にアクセスする
ために使用されるインデックスを計算するための式8の
使用は、四面体補間における速度の点で、四面体補間を
実行する従来の方法に対して大幅な利点を持つ。更に、
頂点値を選択するために使用されるマルチプレクサ制御
入力の計算のための式8のハードウェアでの実施は、四
面体補間の一層単純なハードウェア実施形態を提供す
る。

【００５７】刈り込み放射状補間のケースと同様に、生
成された最後の下位立方体の頂点番号０の値が四面体補
間の結果である。生成される下位立方体すべての頂点の
値のすべてが補間の結果を生成するために必要であるわ
けでない点に留意する必要がある。本発明は、この点か
ら、上記四面体補間を一層改良して、刈り込み四面体補
間と呼ばれる方式を開発した。図１６には、刈り込み四
面体補間法のブロック図が示されている。図１６におい
て、各頂点の値を表現している項目に関連する主要イン
ジケータは下位立方体生成のレベルを示す。例えば、P'
[]として指定される項目は、第１回の立方体分割反復の
後の頂点値を表現し、P''[]として指定される項目は、
第２回の立方体分割反復の後の頂点値を表現する。頂点
値を示すこの方法は、連続的下位立方体の生成に対して
適用される。

【００５８】図１６は、入力カラー空間値１０の下位ビ
ット１０ｂに関して４ビットを使用する刈り込み四面体
補間を示す。補間P''''[0]という最終結果から開始し
て、現在時下位立方体を生成するために必要とされる値
が上位ビット１０ａを使用して立方体格子１における頂
点の値にアクセスすることによって取得されるまで、式
8を使用して、現在時下位立方体の頂点の値を生成する
ために必要とされる前段階の下位立方体の頂点の値を決
定することによって、図１６の諸項目を生成することが
できる。刈り込み放射状補間の場合と同様に、最終的下
位立方体の頂点番号０の値が取得されるまで、丸め誤差
の蓄積を防ぐため、２による除算は実行されない。

【００５９】刈り込み四面体補間は、四面体補間に対し
て顕著な計算上の節約を提供する。d入力次元、D出力次
元および下位nビット１０ｂに関して、刈り込み四面体
補間を実行するために要求される計算の数は次のように
計算される。

【００６０】

【数２】

【００６１】 式10 メモリ・アクセス回数 = D x [min(2^d,2ⁿ)] これらの式の計算は、ＡＬＵ演算数に関してdおよびDの
関数として直線的に、メモリ・アクセスの数に関してd
の関数として指数的に、また、メモリ・アクセスの数に
関してnの関数として指数的に、それぞれ変化する点に
注意する必要がある。図１６に示されるように、刈り込
み四面体補間は2ⁿ回のメモリ参照が必要とされるよう
に、実施されている。しかしながら、必要とされるメモ
リ参照の数が、d=3の場合立方体の範囲内の頂点の数で
ある最大値2^dであるように刈り込み四面体補間を実施す
ることは可能である。これは冗長性が2ⁿメモリ・アクセ
スに存在することを認識することによって行われる。図
１６で必要とされる複数入力値に関してアクセスされる
頂点値のいくつかを使用することによって必要なメモリ
・アクセスを少なくすることができる。式9および式10
を式4および式5と比較すると、その他の条件を等しいと
して、刈り込み四面体補間は、放射状補間より計算コス
トが高い点が観察される。

【００６２】図１７は、四面体補間を実行する一般化さ
れた方法の概略流れ図である。この方法に関して、入力
カラー空間値１０はd個のコンポーネントから形成され
ている。d個のコンポーネントの各々は、一組の上位ビ
ット１０ａおよび下位ビット１０ｂに区分けされてい
る。下位ビット１０ｂのd個のセットの各々は、nビット
で形成されている。下位ビット１０ｂのd個のセットの
各々には、lb₁,lb₂,lb₃,...,lb_dと符号がつけられてい
る。

【００６３】下位ビットの各々のビット位置は、n-1か
ら0間での範囲のiの値によって最上位から最下位ビット
まで指定される。最初に、i=n-1に関して v[i]=2^d-1xlb₁[i] + 2^d-2xlb₂[i] + 2^d-3xlb₃[i] +...+
2^d-dxlb_d[i] に従って値が計算される(ステップ８００)。次に、2^d-1
から0間での範囲のkの値に関してv[i]&kに従って一組の
AND値が計算される(ステップ８０１)。但し&はビット単
位AND演算を表す。次に、2^d-1から0間での範囲のkの値
に関してv[i]|kに従って一組のOR値が計算される(ステ
ップ８０２)。但し|はビット単位OR演算を表す。次に、
AND値セットおよびOR値セットを使用して2^d個のペアの
頂点値が選択される(ステップ８０３)。kの対応する値
に対して計算されたAND値およびOR値を使用してペアの
各々が選択される。最後に、2^d個のペアの頂点値の各々
のペアを加算することによって2^d個の合計値セットが計
算される(ステップ８０４)。

【００６４】図１７に示される方法は、四面体補間の１
回の反復のためのものである。連続的反復の実行は、v
[i]の付加的値を計算し、計算した付加的ANDおよびOR値
を使用して前回の反復で計算された2^d個の合計から値を
選択し、付加的2^d個の合計を計算することを必要とす
る。四面体補間の最後の反復計算の後、最後の2^d個の合
計は(nを反復回数として)2ⁿで除算され、その結果の値
のうちの１つが補間の結果として選択される。丸めの誤
差蓄積を防ぐため、反復計算の各々の後に2で除するの
ではなく、最後の反復計算の後2ⁿによる除算が実行され
る。

【００６５】図１８および図１９には、入力カラー空間
値１０の出力カラー空間値１１のコンポーネントへの変
換を実行する四面体補間回路９００のハードウェア実施
形態が示されている。この同じハードウェアは、出力カ
ラー空間値１１の残りの(D-1)個のコンポーネントを生
成するため、付加的に(D-1)回反復使用することができ
る。または、D個のコンポーネントの各々を並列的に生
成するため、図示されているハードウェア実施形態部分
を(D-1)個複製して追加することもできる。マルチプレ
クサ制御入力を生成するために使用されるハードウェア
をD個の複製の各々に対して使用することができる。図
１８および図１９に示される四面体補間回路９００は、
入力カラー空間値１０に関してd=3およびn=4に対応す
る。図１８および図１９に示されるハードウェア実施形
態は、下位立方体頂点値の生成のため式8を実施するも
のである。図１８および図１９の四面体補間回路９００
は、第１、第２、第３および第４の段階９０１−９０４
から構成される。４つの段階９０１−９０４の各々は2³
台の加算器を含み、そのうちの１つには符号９０５がつ
けられている。４つの段階９０１‐９０４の各々は、更
に2x2³のマルチプレクサ(2³のペアとして配置されてい
る)を含み、そのうちの１つには符号９０６がつけられ
ている。更にまた、４つの段階９０１‐９０４の各々
は、2³のビット単位OR機構を含み、そのうちの１つには
符号９０７がつけられ、2³のビット単位AND機構を含
み、そのうちの１つには符号９０８がつけられている。

【００６６】４つの段階９０１‐９０４の各々は、補間
の１回の反復を実行する。補間アプリケーションには、
１回の反復の実行だけでよいものもある。ただ１回の補
間反復についてはn=1である。これは、第１の段階９０
１だけを使用する四面体補間回路のハードウェア実施形
態９００に対応する。特定のアプリケーションに必要と
される補間の付加的反復の各々に関して付加的段階が追
加される。

【００６７】第１段階９０１におけるマルチプレクサの
入力部の各々は、上位ビット１０ａを使用して選択され
る８つの頂点値に接続される。第１段階９０１における
マルチプレクサの各ペアの２つの出力部は対応する加算
器の第１および第２の入力に接続される。第１の段階９
０１の加算器の各々の出力は第１の下位立方体の頂点値
である。前述のように、下位立方体生成の反復毎の２に
よる除算は、最後の下位立方体が生成されるまで延期さ
れる。生成される最後の下位立方体の頂点値が2ⁿで除算
される。但し、nは入力カラー空間値の下位ビットのビ
ット数であり、四面体補間回路における段階の数に対応
する。第２、第３および第４段９０２−９０４に関する
各マルチプレクサの入力部は、前の段階の加算器の出力
に接続される。

【００６８】各マルチプレクサ・ペアの一方のマルチプ
レクサの制御入力部はビット単位OR演算機構の出力部に
接続している。各マルチプレクサ・ペアの別の１つのマ
ルチプレクサの制御入力部はビット単位AND演算機構の
出力部に接続している。四面体補間回路９００において
使用されるマルチプレクサは、３ビット制御入力を使用
して、８ビット値のうちの１つを選択する能力を持つ。
ビット単位OR機構およびビット単位AND機構は、それぞ
れ、入力された値に対してビット単位OR演算またはAND
演算を実行する。d=3の場合というこの四面体補間回路
９００の実施形態の場合、ビット単位OR機構およびビッ
ト単位AND機構の入力部の各々は３ビット量である。ビ
ット単位ORD機構およびビット単位AND機構の各マルチプ
レクサへの出力部の各々は３ビット量である。マルチプ
レクサの各ペアに関連する加算器は、マルチプレクサの
各々から選択された８ビット値の加算を実行する。

【００６９】式8で示されているように、生成される頂
点値に対応する頂点番号は、対応するビット単位OR機構
またはビット単位AND機構に関する入力部の１つに接続
される。これらの値は固定的であので、それらを正確な
値で物理的に組み込むことができる。１つの段階におけ
るビット単位OR機構およびビット単位AND機構の対応す
るペアの各々に関するその他の入力部は、その段階に対
応する値v[i]に接続される。すなわち、第１段階の場合
その値はv[3]であり、第２段階の場合v[2]で、第３段階
の場合v[1]で、第３段階の場合v[0]である。

【００７０】第１段階９０１のマルチプレクサ入力部に
上位ビット１０ａを使用して選択された頂点値を供給
し、各段階のビット単位OR機構およびビット単位AND機
構に該当するv[i]値を供給することによって補間が実行
される。四面体補間回路９００は、下位立方体生成の４
回の反復毎に頂点値を計算する。値 P''''(7)からP''''
(O)は、生成される第４の下位立方体の頂点の値であ
る。本実施形態では、P''''(0)が選択され、16で除算さ
れ、補間の結果として使用される。16による除算はビッ
トをシフトすることによって実施されるが図１８および
図１９には図示されていない。

【００７１】当業者に認められることであろうが、計算
されたその他のP''''(7)からP''''(1)の１つを選択し、
16で除算し、補間の結果として使用することも可能であ
る。補間結果を生成するため最終下位立方体の異なる頂
点に対応する値を使用することは、補間の結果の相違に
つながる。これは、補間結果を生成するため生成された
最終的下位立方体の頂点値を選択する際の考慮点であ
る。

【００７２】図２０には、入力カラー空間値１０の出力
カラー空間値１１のコンポーネントへの変換を実行する
刈り込み四面体補間回路のハードウェア実施形態１００
０が示されている。この同じハードウェアは、出力カラ
ー空間値１１の残りの(D-1)個のコンポーネントを生成
するため、付加的に(D-1)回反復使用することができ
る。または、D個のコンポーネントの各々を並列的に生
成するため、図示されているハードウェア実施形態部分
を(D-1)個複製して追加することもできる。マルチプレ
クサ制御入力を生成するために使用されるハードウェア
をD個の複製の各々に対して使用することができる。図
２０で示される刈り込み四面体補間回路１０００は、入
力カラー空間値１０に関するd=3およびn=4に対応してい
る。刈り込み四面体補間回路１０００は、図１６で示さ
れた刈り込み四面体補間回路のブロック図を実施するも
のである。刈り込み四面体補間回路１０００の実施形態
が必要とするハードウェアは、四面体補間回路の実施形
態９００の場合より非常に少ない。

【００７３】d=3の場合、ビット単位AND機構１００１ａ
乃至１００１ｋの各々は、３ビット入力量に対してビッ
ト単位AND演算を実行して、３ビット出力量を生成す
る。同様に、d=3の場合、ビット単位OR機構１００２ａ
乃至１００２ｋの各々は、３ビット入力量に対してビッ
ト単位OR演算を実行して、３ビット出力量を生成する。
ビット単位AND機構１００１ａ乃至１００１ｇおよびビ
ット単位OR機構１００２ａ乃至１００２ｇの３ビット出
力の各々を使用して、マルチプレクサ１００３ａ乃至１
００３ｎのうちの対応するマルチプレクサにおける８ビ
ットのうちの１ビットの選択が制御される。マルチプレ
クサ１００３ａ−１００３ｏの各々の出力は、加算器１
００４ａ−１００４ｈの入力に接続される。

【００７４】図２０に示されるように、上位ビット１０
ａを使用して選択された頂点値をマルチプレクサ１００
３ａ−１００３ｏの入力部に供給し、計算された値v[i]
をビット単位OR機構１００２ａ−１００２ｋおよびビッ
ト単位AND機構１００１ａ−１００１ｋに供給すること
によって、刈り込み四面体補間回路１０００を使用する
補間が実行される。 更に、上位ビット１０ａを使用し
て選択された頂点値が加算器１０００４ｈの入力部に供
給される。計算された値v[i]を使用して、ビット単位OR
機構１００２ａ−１００２ｋおよびビット単位AND機構
１００１ａ−１００１ｋは、マルチプレクサ１００３ａ
−１００３ｎの制御入力部へ入力される値を計算する。
マルチプレクサ１００３oは、v[3]を直接使用する。マ
ルチプレクサ１００３ａ−１００３oによって選択され
る値は、図１６に示された刈り込み四面体補間のブロッ
ク図に従って補間結果を計算するために必要な値であ
る。マルチプレクサ１００３ａ−１００３ｏによって選
択された頂点値は、加算のため加算機１００４ａ−１０
０４ｈの入力部に送られる。加算の連鎖における最後の
加算器の出力が１６で除算され、補間の結果として使用
される。１６による除算はビット・シフトによって実行
されるが、図２０には図示されていない。

【００７５】図２０に示される刈り込み四面体補間回路
は、d=3およびn=4に関して実施されている。アプリケー
ションによっては、４回未満の補間反復で十分なものも
ある。また、４回以上の補間反復を必要とするアプリケ
ーションもある。d=3およびn=1の場合の刈り込み四面体
補間回路のハードウエア実施形態は、図２０に示される
単一の加算器および単一のマルチプレクサだけを使用し
てP'(0)を生成する。n=2およびn=3の場合それぞれP''
(0)およびP'''(0)を生成するため、更に多くのビット単
位OR機構、ビット単位AND機構、マルチプレクサおよび
加算器を必要とする。

【００７６】図２１には、刈り込み四面体補間を実行す
る方法の概略流れ図が示されている。この方法に関し
て、入力カラー空間値１０はd個のコンポーネントから
形成されている。dコンポーネントの各々は、一組の上
位ビット１０ａおよび下位ビット１０ｂに区分けされ
る。dセットの下位ビット１０ｂの各々はnビットから成
る。dセットの下位ビットの各々はlb₁,lb₂,lb₃,...,lb_d
と符号付けされている。下位ビットの各々のビット位置
は、n-1から0間での範囲のiの値によって最上位から最
下位ビットまで指定される。最初に、n-1から0までのi
に関して、 v[i]=2^d-1xlb₁[i] + 2^d-2xlb₂[i] + 2^d-3xlb₃[i] +...+
2^d-dxlb_d[i] を用いて図１６に示されるビットAND演算およびビットO
R演算に従って(2ⁿ-2)個の値が計算される(ステップ１１
００)。次に、ステップ１１００で計算された(2 ⁿ-2)の
値、値v[n-1]、および上位ビット１０ａのユニークな値
を使用して、2ⁿおよび2^dの最小値に等しい数の補間デー
タ値が選択される(ステップ１１０１)。次に、ステップ
１１Ｏ１で選択された補間データ値の合計が計算される
(ステップ１１０２)。

【００７７】図２１に示される方法は、刈り込み四面体
補間のn回の反復を行うためのものである。ステップ１
１０２で計算された結果は、補間結果を生成するため、
2ⁿで除算される。この除算は図２１に例示されていな
い。

【００７８】図２２には、刈り込み四面体補間法の１つ
のソフトウェア実施形態の概略流れ図が示されている。
最初に、入力カラー空間(a、b、c)１０のコンポーネン
トのいずれか１つが立方体格子１の外側境界上の１つの
位置に対応するか否かの判断がなされる(ステップ１２
００)。これは、入力カラー空間値のコンポーネントの
いずれか１つまたは複数が１６進数FFという値を持つケ
ースである。そのようなケースであれば、必要な頂点値
を取り出すため立方体格子１へのインデックスを生成す
る目的のため、１６進数FFという値を持つ入力カラー空
間値１０のコンポーネントに１６進数100という値が割
り当てられる(ステップ１２０１)。

【００７９】次に、上位ビット１０ａを使用してアクセ
スされる立方体格子１における立方体の起点からオフセ
ットが計算され、図１６の刈り込み四面体補間に示され
ている関係を使用して刈り込み四面体補間の間に生成さ
れる下位立方体が計算される(ステップ１２０２)。 次
に、立方体格子の選択された立方体の頂点に対応する値
にアクセスするために使用されるルックアップ・テブル
のインデックスが計算される(ステップ１２０３)。最後
に、出力カラー空間の各コンポーネント(x,y,z)１１に
関する値が計算される(ステップ１２０４)。図４７乃至
図４９には、n=4の場合の図２２の刈り込み四面体補間
法実施のＣ言語でのプログラム・リストが示されてい
る。

【００８０】また、刈り込み四面体補間をハードウェア
で実施することも可能である。刈り込み四面体補間のソ
フトウェア実施に存在した計算効率はハードウエア要件
減少としてハードウェア実施形態にも存在する。前述の
ように、付加ハードウェアなしにシフトおよび連結が実
施される。刈り込み四面体補間を実行するために必要な
ハードウェア機能の構成は複数の加算器、ANDゲート、O
Rゲートおよびマルチプレクサを含む。Dを出力カラー空
間の次元数を表し、nが各グループの入力カラー空間値
の下位ビット１０ｂのビット数を表すとすれば、刈り込
み四面体補間のハードウェア実施要件は次のように計算
される。 式11 加算器数 = D x 2ⁿ 式12 マルチプレクサ数 = D x (2ⁿ-1)

【００８１】

【数３】

【００８２】ハードウェア形態で刈り込み放射状補間を
実施するために必要なゲート・レベルの設計を行うため
ＶＨＤＬのような広く使用されているハードウェア記述
言語を使用することができる。図５０および図５１に
は、刈り込み放射状補間のハードウェア実施形態を生成
することができるＶＨＤＬコードのリストが含まれてい
る。

【００８３】前述のように、放射状補間はＲＧＢおよび
ＣＭＹカラー空間の間の変換において特定の入力カラー
空間値について印刷人工欠陥を生むことがある。これら
の印刷欠陥がなければ、四面体補間は一層望ましい結果
を生むかもしれない。複雑さを減らすため、四面体補間
技術は放射状補間よりなお計算集約的ではあるが、刈り
込み四面体補間を使用して四面体補間を実施することが
できる。

【００８４】しかしながら、(例えばCieLab、LUVまたは
YC_bC_rのような)その他のカラー空間の変換には、放射状
補間の方が、適切な結果を生成し計算効率が高いので、
望ましいかもしれない。その上、放射状補間は実際いく
つかのケースにおいて四面体補間より快適な結果を生成
することが可能である。補間方法がソフトウェアで実施
されるとすれば、代替方法の使用は異なるルーチンの呼
び出しによって簡単に達成される。しかしながら、ハー
ドウェアで異なる補間方式を実施すると、別の論理機構
を必要とする場合がある。２つの補間技術の別々のハー
ドウェア実施は利用効率が低いため、非経済的である。

【００８５】共用ハードウェア実施によって、放射状補
間方式および刈り込み四面体補間方式の共用ハードウェ
ア実施によって、これらの技術を別々のハードウェアで
実施する場合に比較してより少ないハードウェアで放射
状補間方式および刈り込み四面体補間方式を代替的に実
行する機能を備えることができる。図２３には、放射状
補間方式および刈り込み四面体補間方式の共用ハードウ
ェア実施のブロック図が示されている。図２３に示され
ているように、実行される補間技術は、ハードウェアへ
の入力である頂点値によって決定される。通常、各v(i)
項を表すために使用されるビット数は、各P[v(i)]項を
表すためのビット数より少ない。このため、P[v(i)]項
に関連する値を取り出すメモリ・アクセスに先立ちv(i)
項をマルチプレクスする方が一般に複雑でない。

【００８６】図２３からわかるように、放射状補間およ
び刈り込み四面体補間のために使用される頂点値のうち
の２つは、nのすべての値に対して同じものである。従
って、放射状補間方式および刈り込み四面体補間方式の
共用ハードウェア実施形態は、 刈り込み四面体補間の
ハードウェアに(2ⁿ-2)のマルチプレクサ(各々制御ビッ
トを持つ)を追加することを必要とする。図５２乃至図
５４には、放射状補間方式および刈り込み四面体補間方
式の共用ハードウェア実施形態のためのＶＨＤＬコード
が示されている。

【００８７】図２４には、刈り込み放射状補間方式およ
び刈り込み四面体補間方式の共用ハードウェア実施１３
００のブロック図が示されている。刈り込み放射状補間
方式および刈り込み四面体補間方式の共用ハードウェア
実施形態は刈り込み四面体補間の実施形態に類似してい
る。相違は、データを選択するために使用される１４台
のマルチプレクサ１３０１ａ−１３０１ｎがマルチプレ
クサ１３０２ａ−１３０２ｎの制御入力部に追加されて
いる点である。マルチプレクサ１３０ｌａ−１３０１ｎ
の入力部におけるデータの選択を制御するため単一ビッ
トが使用される。この単一ビットは、マルチプレクサ１
３０２ａ−１３０２ｎへの制御入力が刈り込み四面体補
間のためのものであるのかあるいは刈り込み放射状補間
のためのものであるかを制御する。マルチプレクサ１３
０２ａ−１３０２ｎに関するマルチプレクサ制御入力
は、補間データ値のどちらが加算器に接続されるかを決
定する。ビットがその２つの状態の第１のものであれ
ば、図２４のハードウェアは、刈り込み放射状補間回路
として実行する。ビットがその２つの状態の第２のもの
であれば、図２４のハードウェアは、刈り込み四面体補
間回路として実行する。

【００８８】マルチプレクサ１３０ｌａ−１３０１ｎに
関する制御ビットを使用して、ビット単位OR演算機構１
３０３ａ−１３０３ｋおよびビット単位AND演算機構１
３０４ａ−１３０４ｋを使用して計算される値とv(i)値
の間での選択が行われる。加算器１３０５ａ−１３０５
ｏは、マルチプレクサ１３０２ａ−１３０２ｏの出力を
合計する。ビット・シフトによって、合計は１６で除算
され、補間結果が生成される(このプロセスは図２４に
は図示されていない)。

【００８９】図２４のハードウェアは、出力カラー空間
値１１の残りの(D-1)個のコンポーネントを生成するた
め、付加的に(D-1)回反復使用することができる。また
は、D個のコンポーネントの各々を並列的に生成するた
め、図示されているハードウェア実施形態部分を(D-1)
個複製して追加することもできる。マルチプレクサ制御
入力を生成するために使用されるハードウェアをD個の
複製の各々に対して使用することができる。図２４で示
される刈り込み放射状および刈り込み四面体共用補間回
路１３００は、入力カラー空間値１０に関するd=3およ
びn=4に対応している。刈り込み放射状および刈り込み
四面体共用補間回路１３００は、図２３で示された刈り
込み放射状および刈り込み四面体共用刈り込み補間ブロ
ック図を実施するものである。

【００９０】補間プロセスにおいて、入力カラー空間値
１０の上位ビット１０ａは、補間データ値にアクセスす
るために使用されるインデックスを形成する。補間は、
入力カラー空間値の下位ビット１０ｂを使用して実行さ
れる。前述のように、アクセスされた値は立方体格子１
における１つの立方体の頂点に対応する。アクセスされ
た立方体の頂点に関連する値は、出力カラー空間の特性
に従って、立方体格子１の次元あるいは選択された立方
体が位置する立方体格子１の領域に応じた率で変化する
場合がある。この可能性のため、頂点値の間の変化の変
動率に対応して立方体格子１を通過する頂点の値の間の
補間解像度を変えることによって、一層すぐれた補間結
果を生成することができる。立方体格子１の範囲内で選
択された立方体の位置に基づいた補間解像度の調節は、
入力カラー空間値の上位ビット１０ａおよび下位ビッ
ト１０ｂへの区分けの変更を可能にすることによって実
施できる。頂点の値の高い非線形変化率を持つ立方体格
子１の領域においては、頂点の値の間の相違が比較的大
きく、上位ビット１０ａの各コンポーネントを表現する
ビット数ではこのようなカラー空間特性に適応できな
い。頂点間の値を減少させるため、一層大きいビット数
を使用して上位ビット１０ａのコンポーネントが表現さ
れる。従って、このような領域においては、下位ビット
を表現するため一層少ない数のビットが使用される。頂
点の値の変化率が比較的小さいか直線的な立方体格子１
の領域に関しては、カラー空間特性に適しない上位ビッ
ト１０ａの各コンポーネントを表現するビット数を使用
する頂点値の間の差は、比較的小さいかあるいは比較的
直線的であろう。頂点の間の値を増加させるため、より
少ない数のビットを使用して上位ビット１０ａのコンポ
ーネントが表現される。

【００９１】立方体格子１によって表現される出力カラ
ー空間上の可変的補間解像度をサポートすることができ
る補間技術を実施するためには、補間技術は、下位ビッ
ト１０ｂのコンポーネントを表現するために使用される
ビットの数の変動に適応しなければならない。これを達
成するため、"a"次元における格子ポイント間を補間す
るためにnビットが使用され、"b"次元における格子ポイ
ント間を補間するためにpビットが使用され、"c"次元に
おける格子ポイント間を補間するためにqビットが使用
されるようにするため、値(n,p,q)が定義される。n、p
およびqの各々の値をそれらが立方体格子１の全体にわ
たって固定されように制約するか、あるいは、n、pおよ
びqの各々の値を立方体格子１領域にわたってそれぞれ
独立または相互に関連するように変化させることができ
る。

【００９２】図２５には、入力カラー空間値の下位ビッ
ト１０ｂのa_lコンポーネントを表現するため４ビットを
使用し、b_lコンポーネントを表現するため３ビットを使
用し、c_lコンポーネントを表現するため２ビットを使用
する非対称放射状補間プロセスが示されている。立方体
分割の第１の反復は、i=3位置に対応するa_lのビットを
使用して上位ビット１０ａによって選択された立方体の
半分を占める下位立方体の選択である。b_lおよびc_lに関
するi=3位置に対するビットはない。立方体分割の第２
の反復は、a_lおよびb_lからそれぞれ１ビットを使用して
前の下位立方体の1/4を占める下位立方体の選択であ
る。立方体分割の第３の反復は、a_l、b_lおよびc_lからそ
れぞれ１ビットを使用して前の下位立方体の1/8を占め
る下位立方体の選択である。立方体分割の第４の反復
は、a_l、b_lおよびc_lからそれぞれ１ビットを使用して前
の下位立方体の1/8を占める下位立方体の選択である。
このように、下位立方体を生成するために利用できる下
位ビット１０ｂのコンポーネントのビット数が下位立方
体によって占められる下位立方体を生成するために使用
される立方体の分数を決定する。

【００９３】下記の式14乃至式19および表３には、放射
状下位立方体生成の各反復に関して下位立方体頂点の値
を計算するために必要な関係式が示されている。式14乃
至式19は表３で示される関係式で使用される値を生成
し、それによって、下位立方体の当該反復についてa_l、
b_lおよびc_lの対応するビットが存在するか否かにかかわ
らず正しい下位立方体頂点値が生成される。下位立方体
生成の所与の反復に関して、a_l、b_lおよびc_lのいずれか
１つまたは複数が存在しないとすれば、式19は、下位立
方体の頂点値を生成する際に使用される立方体の頂点の
番号を生成して、失われたビットを補う。 式14 Mask_a = (2ⁿ-1) 式15 Mask_b = (2^p-1) 式16 Mask_c = (2^q-1) 式17 m[i] = (4 x Mask_a[i]) + (2 x Mask_b[i]) + Mask_c[i] 式18 v[i] = m[i] & {(4 x a[i]) + (2 x b[i]) + c[i]} 式19 f(N,i) = v[i] | (N & 〜m[i])

【００９４】

【表３】 P'[7] = {P[7] + P[f(7,i)]}/2 P'[6] = {P[6] + P[f(6,i)]}/2 P'[5] = {P[5] + P[f(5,i)]}/2 P'[4] = {P[4] + P[f(4,i)]}/2 P'[3] = {P[3] + P[f(3,i)]}/2 P'[2] = {P[2] + P[f(2,i)]}/2 P'[1] = {P[1] + P[f(1,i)]}/2 P'[0] = {P[0] + P[f(0,i)]}/2

【００９５】図２６には、非対称放射状下位立方体生成
法を使用して立方体１４０１から下位立方体１４００を
生成する様態が示されている。図１６に示された下位立
方体生成の特定の反復に関して、コンポーネントblおよ
びclに関して反復に対応するビットは存在しない。従っ
て、そのような存在しないビットについて計算されるf
(N,i)を持つ表３の関係式は、頂点値P'[7]、P'[6]、P'
[5]およびP'[4]が、P'[7]、P'[6]、P'[5]およびP'[4]の
各々で垂直に配列された２つの頂点の値の平均として計
算されることを求める。a_l、b_lおよびc_lの各々が存在す
るかしないかのその他の組み合わせに関する頂点値の計
算は、式19によって同様に取り扱われる。

【００９６】図２７には、非対称刈り込み放射状補間計
算のブロック図が示されている。非対称刈り込み放射状
補間を実行するために必要な計算の数は次の式20のよう
に計算される。

【００９７】

【数４】

【００９８】図２７において、2ⁿ回のメモリ参照が行わ
れる。しかしながら、選択された立方体は2^d個の頂点値
の最大数を持つ(但しdは入力カラー空間値１０の次元の
数である)。従って、図２７の回路への入力部に示され
ている2ⁿ個の値(n=4の場合16個の値)のいくつかは冗長
である。従って、2^dを越える2ⁿの場合、実行されるメモ
リ・アクセスの数は、出力カラー空間の各次元に関する
立方体における頂点の数に制限することができる。従っ
て、出力カラー空間におけるD個の次元に関して必要と
されるメモリ・アクセスの数は次の式21の通りである。 式21 メモリ・アクセス数 = D x min(2^d, 2ⁿ) 非対称刈り込み放射状補間を実行する一般化された方法
の概略流れ図が図２８に示されている。この方法に関し
て、入力カラー空間値１０はd個のコンポーネントから
形成されている。dコンポーネントの各々は、上位ビッ
ト１０ａおよび下位ビット１０ｂのセットに区分けされ
る。d個の下位ビット１０ｂのセットの各々はlb₁,lb₂,l
b₃,...,lb_dと符号付けされている。d個の下位ビット・
セットの各々のビット位置は、n₁-1から0、n₂-1から0、
n₃-1から0、．．．n_d-1から0というそれぞれの範囲に対
応するi₁,i₂,i₃,...,i_dによって最上位から最下位ビッ
トまで指定される。最初に、 m[i]=2^d-1xMask₁[i] + 2^d-2xMask₂[i] + 2^d-3xMask₃[i]
+...+ 2^d-dxMask_d[i] として、 f(N,i) = v[i] | (N & 〜m[i]) を使用して(2ⁿ-n-1)個の値のセットが計算される(ステ
ップ１５００)。この計算に関して、Mask_j=2^k-1の値の
各々は、n₁,n₂,n₃,...n_dから選択される値kに関して計
算される(但し、jの値は、n₁,n₂,n₃,...n_dの選択された
１つのサブスクリプトの値に対応して1からdである)。v
[i]の値は、n-1から0のiの値について m[i] & (2^d-1xlb_l[i] + 2^d-2xlb₂[i] + 2^d-3xlb₃[i]
+...+ 2^d-dxlb_d[i]) として計算される(但し、nはn₁,n₂,n₃,...n_dの最大値に
等しく、Nの値は、1から2^dまでの頂点番号に対応す
る)。次に、(2ⁿ-n-1)個の値セットにおけるユニークな
値、n-1から0間でのiに関するv[i]およびd個のセットの
上位ビットを使用して2ⁿと2^dの最小値に等しい数の補間
データ値が選択される(ステップ１５０１)。最後に、選
択された補間データ値が加算され、合計が生成される
(ステップ１５０２)。丸め誤差を避けるため、生成され
た合計が2ⁿで除算されるが、このステップは図２８に図
示されてない。

【００９９】図２９には、非対称放射状補間をソフトウ
ェアで実行する１つの方法の概略流れ図が示されてい
る。最初に、入力カラー空間値１０の各コンポーネント
に対するマスク値が生成される(ステップ１６００)。次
に、入力カラー空間値のコンポーネント(a, b, c)１０
いずれかが立方体格子１の外側境界上の位置に対応する
か否かが判断される(ステップ１６００)。 入力カラー
空間値のコンポーネントの１つまたは複数が16進数FFと
いう値を持てばこのケースにあてはまる。その場合、必
要な頂点値を取り出すインデックスを生成する目的のた
め、16進数FFという値を持つ入力カラー空間値１０のコ
ンポーネントは、16進数100という値を割り当てられる
(ステップ１６０２)。 次に、m[i]およびv[i]の各々の
値が計算される(ステップ１６０３)。次に、補間のため
に使用される頂点値の各々にアクセスするために使用さ
れるインデックスが計算される(ステップ１６０４)。最
後に、ステップ１６０４で計算されたインデックスによ
ってアクセスされる値を使用して、出力カラー空間値の
コンポーネントの各々が計算される(ステップ１６０
５)。

【０１００】非対称放射状補間のソフトウェア実施のた
めのＣ言語コードのリストが図５５乃至図５７に含めら
れている。非対称放射状補間の場合、計算されるインデ
ックスは、上位ビット１０ａによって選択された立方体
の起点からのオフセットに対応する。出力カラー空間に
わたって使用される解像度の変化のため、上位ビット１
０ａによって選択される３つの立方体(出力カラー空間
の各次元毎に１つの立方体)に関する頂点の値は、入力
カラー空間値１０に対してカラー空間変換が実行される
度毎に、図５５乃至図５７のルーチンへ渡される。この
点は、カラー・テーブルがルーチンへのアレイとして渡
され、このテーブルへのインデックスがこのルーチンに
おいて計算される刈り込み放射状および刈り込み四面体
に関するコードと相違する点である。

【０１０１】また、非対称放射状補間をハードウェアで
実施することも可能である。前述のように、シフトおよ
び連結は追加のハードウェア・エレメントを必要とする
ことなく実施される。非対称放射状補間を実行するため
に必要とされるハードウェア機構は、加算器およびAND
デート、ORゲートおよびマルチプレクサを含む。Dが出
力カラー空間次元、dが入力カラー空間次元、nが入力カ
ラー空間値のコンポーネントのうちの１つを表現するた
めに使用されるビットの最大数をそれぞれ表すとすれ
ば、非対称放射状補間のハードウェア実施に必要要件は
次のように計算される。 式22 加算器の数 = D x [(2ⁿ-1)+1] 式23 マルチプレクサの数 = D x (2ⁿ-1)

【０１０２】

【数５】

【０１０３】非対称刈り込み放射状補間のハードウェア
実施に必要なゲート・レベルの設計を生成するため、Ｖ
ＨＤＬのような一般に使用されるハードウェア記述言語
を使用することができる。図５８乃至図６０には、非対
称刈り込み放射状補間のハードウェア実施形態を生成す
ることができるＶＨＤＬコードのリストが示されてい
る。

【０１０４】図３０には、非対称刈り込み放射状補間回
路１７００のハードウェア実施形態が示されている。制
御入力計算機構１７０ｌａ−１７０ｌｋは、制御入力計
算機構１７０ｌａ−１７０ｌｋに接続されるマルチプレ
クサ１７０２ａ−１７０２ｏの制御入力部によって使用
される値を計算する。制御入力計算機構１７０ｌａ−１
７０ｌｋの各々は、その入力部において式14−式19の計
算を実行する。図３０に示されているように、マルチプ
レクサ１７０２ａ−１７０２ｏの制御入力部のいくつか
はv[i]の値を使用する。加算器１７０３ａ−１７０３ｏ
は、マルチプレクサ１７０２ａ−１７０２oの出力を合
計する。この合計は、補間結果を生成するためシフトに
よって2ⁿで除算される(図３０には図示されていない)。

【０１０５】図３０のハードウェアは、出力カラー空間
値１１の残りの(D-1)個のコンポーネントを生成するた
め、付加的に(D-1)回反復使用することができる。また
は、D個のコンポーネントの各々を並列的に生成するた
め、図示されているハードウェア実施形態部分を(D-1)
個複製して追加することもできる。マルチプレクサ制御
入力を生成するために使用されるハードウェアをD個の
複製の各々に対して使用することができる。図３０で示
される非対称刈り込み放射状補間回路１７００は、入力
カラー空間値１０に関するd=3および4に等しいn₁,n₂,
n₃,...n_dの最大値に対応している。非対称刈り込み放射
状補間回路１７００は、図２７で示された非対称刈り込
み放射状補間ブロック図を実施するものである。

【０１０６】図３１には、前述の式14乃至式19を使用し
て非対称放射状補間を実行する一般化された方法の概略
流れ図が示されている。最初に、f(N,i) = v[i] | (N &
〜m[i])を使用して、2^d個の値の第１セットが計算され
る(ステップ１８００)。次に、補間データ値の2^d個のペ
アが選択される(ステップ１８０１)。これらペアの各々
は、第１セットの2^d個の値の１つおよび値Nで指定され
る頂点に対応する補間データ値を使用して選択される補
間データ値から形成される。最後に、2^d個の合計が、選
択された2^d個ぺアの補間データ値から計算される(ステ
ッップ１８０２)。

【０１０７】図３１の方法は非対称放射状補間の１回の
反復のためのものである。理解されることであろうが、
図３１のステップを反復して、連続的に減分するiに対
応するv[i]およびm[i]の値に関してf(N,i))を使用して2
^d個の値の複数セットを計算して、前の反復で計算され
た2^d個の合計値セットから2^d個のペアの値セットを選択
し、その2^d個のペアの値セットから2^d個の合計値セット
を選択することができる。nをn₁,n₂,n₃,...n_dの最大値
に等しいものとしてn回の反復の後、計算された最後の2
^d個の合計のうちの１つが2ⁿで除算され、補間結果が生
成される。各反復の後に実行できる2による除算は丸め
誤差を避けるため最後の反復の後まで遅延される。

【０１０８】図３２および図３３には、出力カラー空間
値１１のコンポーネントへの入力カラー空間値１０の変
換のための非対称放射状補間回路１９００のハードウェ
ア実施形態が示されている。この同じハードウェアは、
出力カラー空間値１１の残りの(D-1)個のコンポーネン
トを生成するため、付加的に(D-1)回反復使用すること
ができる。または、D個のコンポーネントの各々を並列
的に生成するため、図示されているハードウェア実施形
態部分を(D-1)個複製して追加することもできる。マル
チプレクサ制御入力を生成するために使用されるハード
ウェアをD個の複製の各々に対して使用することができ
る。図３２および図３３で示される非対称刈り込み放射
状補間回路１９００は、入力カラー空間値１０に関する
d=3および4に等しいn₁,n₂,n₃,...n_dの最大値に対応して
いる。図３２および図３３のハードウェアは、下位立方
体頂点値の生成のため式14-式19および表４の諸式を実
施するものである。図３２および図３３の非対称放射状
補間回路１９００は、第１、第２、第３および第４の段
階１９０１−１９０４から形成されている。４つの段階
１９０１−１９０４の各々は2³の加算機器を含み、その
１つには１９０５という符号が付けられている。更に、
４つの段階１９０１−１９０４の各々は2³のマルチプレ
クサを含み、その１つには１９０６という符号が付けら
れている。最後に、４つの段階１９０１−１９０４の各
々は、式14乃至式19の計算を実行する2³の制御入力計算
機構を含む。これら制御入力計算機構のうちの１つには
１９０７という符号が付けられている。

【０１０９】４つの段階１９０１‐１９０４の各々は、
補間の１回の反復を実行する。補間アプリケーションに
は、１回の反復の実行だけでよいものもある。ただ１回
の補間反復についてはn=1である。これは、第１の段階
１９０１だけを使用する四面体補間回路のハードウェア
実施形態１９００に対応する。特定のアプリケーション
に必要とされる補間の付加的反復の各々に関して付加的
段階が追加される。

【０１１０】第１段階１９０１におけるマルチプレクサ
の入力部の各々は、上位ビット１０ａを使用して選択さ
れる８つの頂点値に接続される。第１段階１９０１にお
ける各マルチプレクサの出力部は対応する加算器の第１
の入力に接続される。加算器の第２の入力は、対応する
制御入力計算機構の入力部の１つに等しい頂点の数に対
応する値に接続される。第１の段階１９０１の加算器の
各々の出力は第１の下位立方体の頂点値である。前述の
ように、下位立方体生成の反復毎の２による除算は、最
後の下位立方体が生成されるまで延期される。生成され
る最後の下位立方体の頂点値が2ⁿで除算される。但し、
nは入力カラー空間値の下位ビットのビット数であり、
非対称放射状補間回路における段階の数に対応する。第
２、第３および第４段１９０２−１９０４に関する各マ
ルチプレクサの入力部は、前の段階の加算器の出力に接
続される。

【０１１１】各マルチプレクサの制御入力部は対応する
制御入力計算機構の出力部に接続している。非対称放射
状補間回路１９００において使用されるマルチプレクサ
は、３ビット制御入力を使用して、８ビット値のうちの
１つを選択する能力を持つ。d=3およびn=4の場合という
この非対称放射状補間回路１９００のの実施形態の場
合、制御入力計算機構への入力の各々は３ビット量であ
る。制御入力計算機構の各々の出力は３ビット量であ
る。各マルチプレクサに関連する加算器は、マルチプレ
クサの各々から選択された８ビット値の加算を実行す
る。

【０１１２】上位ビット１０ａを使用して選択される頂
点値を第１段階１９０１のマルチプレクサ入力部に供給
することによって補間が実行される。制御入力計算機構
への入力はハードウェアとして固定されている。非対称
放射状補間回路１９００は、下位立方体生成の４回の反
復毎に頂点値を計算する。値 P''''(7)からP''''(O)
は、生成される第４の下位立方体の頂点の値である。本
実施形態では、P''''(0)が選択され、16で除算され、補
間の結果として使用される。16による除算はビットをシ
フトすることによって実施されるが図３２および図３３
には図示されていない。

【０１１３】当業者に認められることであろうが、計算
されたその他のP''''(7)からP''''(1)の１つを選択し、
16で除算し、補間の結果として使用することも可能であ
る。補間結果を生成するため最終下位立方体の異なる頂
点に対応する値を使用することは、補間の結果の相違に
つながる。これは、補間結果を生成するため生成された
最終的下位立方体の頂点値を選択する際の考慮点であ
る。

【０１１４】刈り込み四面体補間を、非対称立方体格子
によって表現されるカラー空間での実施形態に適応させ
ることができる。刈り込み四面体補間に関する場合と同
様に、生成される下位立方体の頂点は、下位立方体を生
成するために使用される立方体から分割された四面体頂
点を使用して計算される。しかしながら、下位立方体生
成の反復の一部について、a_l、b_lおよびc_lコンポーネン
トの各々の対応するビットが存在しない場合がある。そ
のようなケースに関しては、a_l、b_lおよびc_lコンポーネ
ントのうちの少なくとも１つにおける失われた対応する
ビットを補うように下位立方体頂点の計算は修正されな
ければならない。

【０１１５】非対称刈り込み四面体下位立方体生成のた
め下位立方体頂点の値を計算するために必要な関係式
が、次の表４および式25および式26に示されている。式
14乃至式18と共に式25および式26を使用することによっ
て、表４にリストされた関係式において、下位立方体の
当該反復に対応するa_l、b_lおよびc_lコンポーネントのビ
ットが存在するか存在しないかにかかわらず、正しい下
位立方体頂点値が生成される。下位立方体生成の所与の
反復に関して、a_l、b_lおよびc_lのいずれかが存在しない
場合、失われたビットを補うように、式25および式26
は、下位立方体の頂点値を生成する際に使用される立方
体の頂点の数を生成する。 式25 g(N,i) = (v[i] | 〜m[i] & N) 式26 h(N,i) = (v[i] | N)

【０１１６】

【表４】 P'[7] = {P[g(7,i)] + P[h(7,i)]}/2 P'[6] = {P[g(6,1)] + P[h(6,i)]}/2 P'[5] = {P[g(5,i)] + P[h(5,i)]}/2 P'[4] = {P[g(4,i)] + P[h(4,i)]}/2 P'[3] = {P[g(3,i)] + P[h(3,i)]}/2 P'[2] = {P[g(2,i)] + P[h(2,i)]}/2 P'[l] = {P[g(1,i)] + P[h(1,i)]}/2 P'[0] = {P[g(0,i)] + P[h(0,i)]}/2

【０１１７】図２６は、非対称放射状立方体生成を使用
して立方体１４０１から下位立方体１４００を生成する
様態を示しているが、図２６は、また、非対称刈り込み
四面体下位立方体生成を表すことができる。

【０１１８】図２６に示された下位立方体生成の特定の
反復に関して、コンポーネントblおよびclに関して反復
に対応するビットは存在しない。従って、そのような存
在しないビットについて計算されるg(N,i)およびh(N,i)
を持つ表４の関係式は、頂点値P'[7]、P'[6]、P'[5]お
よびP'[4]が、P'[7]、P'[6]、P'[5]およびP'[4]の各々
で垂直に配列された２つの頂点の値の平均として計算さ
れることを求める。a_l、b_lおよびc_lの各々が存在するか
しないかのその他の組み合わせに関する頂点値の計算
は、式25および式26によって同様に取り扱われる。

【０１１９】図３４には、非対称刈り込み四面体補間計
算のブロック図が示されている。非対称刈り込み四面体
補間を実行するために必要な計算の数は次の式27および
式28のように計算される。

【０１２０】

【数６】

【０１２１】 式28 メモリ・アクセス数 = D(min(2^d,2ⁿ)) 非対称刈り込み四面体補間を実行する一般化された方法
の概略流れ図が図３５に示されている。この方法に関し
て、入力カラー空間値１０はd個のコンポーネントから
形成されている。dコンポーネントの各々は、上位ビッ
ト１０ａおよび下位ビット１０ｂのセットに区分けされ
る。d個の下位ビット１０ｂのセットの各々はlb₁,lb₂,l
b₃,...,lb_dと符号付けされている。d個の下位ビット・
セットの各々のビット位置は、n₁-1から0、n₂-1から0、
n₃-1から0、．．．n_d-1から0というそれぞれの範囲に対
応するi₁,i₂,i₃,...,i_dによって最上位から最下位ビッ
トまで指定される。

【０１２２】最初に、 m[i]=2^d-1xMask₁[i] + 2^d-2xMask₂[i] + 2^d-3xMask₃[i]
+...+ 2^d-dxMask_d[i] として、 g(N,i)=(v[i]|〜m[i]&N)およびh(N,i)=(v[i]|N) を使用して(2ⁿ-2)個の値のセットが計算される(ステッ
プ２０００)。この計算に関して、Mask_j=2^k-1の値の各
々は、n₁,n₂,n₃,...n_dから選択される値kに関して計算
される(但し、jの値は、n₁,n₂,n₃,...n_dの選択された１
つのサブスクリプトの値に対応し、1からdの範囲であ
る)。v[i]の値は、n-1から0のiの値について m[i] & (2^d-1xlb_l[i] + 2^d-2xlb₂[i] + 2^d-3xlb₃[i]
+...+ 2^d-dxlb_d[i]) として計算される(ステップ２０００)(但し、nはn₁,n₂,
n₃,...n_dの最大値に等しく、Nの値は、1から2^dまでの頂
点番号に対応する)。次に、(2ⁿ-2)個の値セットにおけ
るユニークな値、n-1から0間でのiに関するv[i]およびd
個のセットの上位ビットを使用して2ⁿと2^dの最小値に等
しい数の補間データ値が選択される(ステップ２００
１)。最後に、選択された補間データ値が加算され、合
計が生成される(ステップ２００２)。丸め誤差を避ける
ため、生成された合計が2ⁿで除算されるが、このステッ
プは図３５に図示されてない。

【０１２３】図３６には、非対称刈り込み四面体補間を
ソフトウェアで実行する方法の概略流れ図が示されてい
る。最初に、入力カラー空間値１０の各コンポーネント
に対するマスク値が生成される(ステップ２１００)。次
に、入力カラー空間値のコンポーネント(a, b, c)１０
いずれかが立方体格子１の外側境界上の位置に対応する
か否かが判断される(ステップ２１０１)。 入力カラー
空間値のコンポーネントの１つまたは複数が16進数FFと
いう値を持てばこのケースにあてはまる。その場合、必
要な頂点値を取り出すインデックスを生成する目的のた
め、16進数FFという値を持つ入力カラー空間値１０のコ
ンポーネントは、16進数100という値を割り当てられる
(ステップ２１０２)。 次に、m[i]およびv[i]の各々の
値が計算される(ステップ２１０３)。次に、補間のため
に使用される頂点値の各々にアクセスするために使用さ
れるインデックスが、g[N,i]およびh[N,i]を使用して、
計算される(ステップ２１０４)。最後に、ステップ２１
０４で計算されたインデックスによってアクセスされる
値を使用して、出力カラー空間値のコンポーネントの各
々が計算される(ステップ２１０５)。

【０１２４】非対称刈り込み四面体補間のソフトウェア
実施のためのＣ言語コードのリストが図６１および図６
２に含められている。非対称刈り込み四面体補間の場
合、計算されるインデックスは、上位ビット１０ａによ
って選択された立方体の起点からのオフセットに対応す
る。出力カラー空間にわたって使用される解像度の変化
のため、上位ビット１０ａによって選択される３つの立
方体(出力カラー空間の各次元毎に１つの立方体)に関す
る頂点の値は、入力カラー空間値１０に対してカラー空
間変換が実行される度毎に、図６１および図６２のルー
チンへ渡される。この点は、カラー・テーブルがルーチ
ンへのアレイとして渡されこのテーブルへのインデック
スがこのルーチンにおいて計算される刈り込み放射状お
よび刈り込み四面体に関するコードと相違する点であ
る。

【０１２５】また、非対称刈り込み四面体補間をハード
ウェアで実施することも可能である。前述のように、シ
フトおよび連結は追加のハードウェア・エレメントを必
要とすることなく実施される。非対称刈り込み四面体補
間を実行するために必要とされるハードウェア機構は、
加算器およびANDデート、ORゲートおよびマルチプレク
サを含む。Dが出力カラー空間次元、dが入力カラー空間
次元、nが入力カラー空間値のコンポーネントのうちの
１つを表現するために使用されるビットの最大数をそれ
ぞれ表すとすれば、非対称刈り込み四面体補間のハード
ウェア実施の必要要件は次のように計算される。 式29 加算器数 = D x 2ⁿ 式30 マルチプレクサ数 D X (2ⁿ-1)

【０１２６】

【数７】

【０１２７】非対称刈り込み四面体補間のハードウェア
実施に必要なゲート・レベルの設計を生成するため、Ｖ
ＨＤＬのような一般に使用されるハードウェア記述言語
を使用することができる。図６３乃至図６５には、非対
称刈り込み四面体補間のハードウェア実施形態を生成す
ることができるＶＨＤＬコードのリストが示されてい
る。

【０１２８】図３７には、非対称刈り込み四面値補間回
路２２００のハードウェア実施形態が示されている。制
御入力計算機構２２０ｌａ−２２０ｌｖは、制御入力計
算機構２２０ｌａ−２２０ｌｖに接続されるマルチプレ
クサ２２０２ａ−２２０２ｎの制御入力部によって使用
される値を計算する。制御入力計算機構２２０ｌａ−２
２０ｌｖの各々は、その入力部において式25−式26の計
算を実行する。図３７に示されているように、マルチプ
レクサ２２０２ｏはその入力のためv[i]の値を使用す
る。マルチプレクサ２２０２ａ−２２０２ｏの各々は、
上位ビットを使用して８個の補間データ値を選択する。
加算器２２０３ａ−２２０３ｏは、マルチプレクサ２２
０２ａ−２２０２oの出力を合計する。この合計は、補
間結果を生成するためシフトによって2ⁿで除算される
(図３７には図示されていない)。

【０１２９】図３０のハードウェアは、出力カラー空間
値１１の残りの(D-1)個のコンポーネントを生成するた
め、付加的に(D-1)回反復使用することができる。また
は、D個のコンポーネントの各々を並列的に生成するた
め、図示されているハードウェア実施形態部分を(D-1)
個複製して追加することもできる。マルチプレクサ制御
入力を生成するために使用されるハードウェアをD個の
複製の各々に対して使用することができる。図３７で示
される非対称刈り込み四面体補間回路２２００は、入力
カラー空間値１０に関するd=3および4に等しいn₁,n₂,
n₃,...n_dの最大値に対応している。非対称刈り込み四面
体補間回路２２００は、図３４で示された非対称刈り込
み四面体補間ブロック図を実施するものである。

【０１３０】図３８には、非対称四面体補間を実行する
一般化された方法の概略流れ図が示されている。最初
に、それぞれg(N,i)およびh（N,i)を使用して、2^d個の
値の第１セットおよび第２セットが計算される(ステッ
プ２３００)。次に、第１セットおよび第２セットの値
を使用して補間データ値の2^d個のペアが選択される(ス
テップ２３０１)。最後に、2^d個の合計のセットが、選
択された2^d個ぺアの補間データ値から計算される(ステ
ッップ２３０２)。

【０１３１】図３８の方法は非対称四面体補間の１回の
反復のためのものである。理解されることであろうが、
図３８のステップを反復して、連続的に減分するiに対
応するv[i]およびm[i]の値に関してg(N,i)およびh(N,i)
を使用して2^d個の値の複数セットを計算して、前の反復
で計算された2^d個の合計値セットから2^d個のペアの値セ
ットを選択し、その2^d個のペアの値セットから2^d個の合
計値セットを選択することができる。nをn₁,n₂,n₃,...n
_dの最大値に等しいものとしてn回の反復の後、計算され
た最後の2^d個の合計のうちの１つが2ⁿで除算され、補間
結果が生成される。各反復の後に実行できる2による除
算は丸め誤差を避けるため最後の反復の後まで遅延され
る。

【０１３２】図３９および図４０には、出力カラー空間
値１１のコンポーネントへの入力カラー空間値１０の変
換のための非対称四面体補間回路２４００のハードウェ
ア実施形態が示されている。この同じハードウェアは、
出力カラー空間値１１の残りの(D-1)個のコンポーネン
トを生成するため、付加的に(D-1)回反復使用すること
ができる。または、D個のコンポーネントの各々を並列
的に生成するため、図示されているハードウェア実施形
態部分を(D-1)個複製して追加することもできる。マル
チプレクサ制御入力を生成するために使用されるハード
ウェアをD個の複製の各々に対して使用することができ
る。図３９および図４０で示される非対称四面体補間回
路２４００は、入力カラー空間値１０に関するd=3およ
び4に等しいn₁,n₂,n₃,...n_dの最大値に対応している。
図３９および図４０のハードウェアは、下位立方体頂点
値の生成のため式25−26および表４の諸式を実施するも
のである。図３９および図４０の非対称四面体補間回路
２４００は、第１、第２、第３および第４の段階２４０
１−２４０４から形成されている。４つの段階２４０１
−２４０４の各々は2³の加算機器を含み、その１つには
２４０５という符号が付けられている。更に、４つの段
階２４０１−２４０４の各々は2x2³のマルチプレクサを
含み、その１つには２４０６という符号が付けられてい
る。各段階毎にマルチプレクサは2³個のペアに配列され
ている。最後に、４つの段階２４０１−２４０４の各々
は、g(N,i)の計算を実行する2³の制御入力計算機構(そ
の１つに２４０７という符号が付けられている)およびh
(N,i)の計算を実行する2³の制御入力計算機構(その１つ
に２４０８という符号が付けられている)を含む。

【０１３３】段階２４０１−２４０４の各々は補間の１
回の反復を実行する。補間アプリケーションによって
は、補間のただ１回の反復の実行だけでよいものもあ
る。ただ１回の補間反復の場合、n=1である。これは、
第１段階２４０１だけを使用する非対称四面体補間回路
２４００のハードウェア実施形態に対応する。特定のア
プリケーションに関して必要とされる補間の付加的反復
の各々について付加的段階が追加される。

【０１３４】第１段階２４０１におけるマルチプレクサ
の入力部の各々は、上位ビット１０ａを使用して選択さ
れる８つの頂点値に接続される。段階２４０１−２４０
４におけるマルチプレクサの各ペアの出力部は対応する
加算器の第１および第２の入力に接続される。第１段階
２４０１の加算器の各々の出力は第１の下位立方体の頂
点値である。前述のように、下位立方体生成の反復毎の
２による除算は、最後の下位立方体が生成されるまで延
期される。生成される最後の下位立方体の頂点値が2ⁿで
除算される。但し、nは入力カラー空間値の下位ビット
のビット数であり、非対称四面体補間回路における段階
の数に対応する。第２、第３および第４段２４０２−２
４０４に関する各マルチプレクサの入力部は、前の段階
の加算器の出力に接続される。

【０１３５】各マルチプレクサの制御入力部は対応する
制御入力計算機構の出力部に接続している。非対称四面
体補間回路２４００において使用されるマルチプレクサ
は、３ビット制御入力を使用して、８ビット値のうちの
１つを選択する能力を持つ。d=3およびn=4の場合という
この非対称四面体補間回路２４００のの実施形態の場
合、制御入力計算機構への入力の各々は３ビット量であ
る。制御入力計算機構の各々の出力は３ビット量であ
る。各マルチプレクサに関連する加算器は、マルチプレ
クサの各々から選択された８ビット値の加算を実行す
る。

【０１３６】第１段階２４０１のマルチプレクサ入力部
に上位ビット１０ａを使用して選択された頂点値を供給
することによって補間が実行される。制御入力計算機構
への入力はハードウェアとして固定されている。非対称
放四面体補間回路２４００は、下位立方体生成の４回の
反復毎に頂点値を計算する。値 P''''(7)からP''''(O)
は、生成される第４の下位立方体の頂点の値である。本
実施形態では、P''''(0)が選択され、16で除算され、補
間の結果として使用される。16による除算はビットをシ
フトすることによって実施されるが図３９および図４０
には図示されていない。

【０１３７】当業者に認められることであろうが、計算
されたその他のP''''(7)からP''''(1)の１つを選択し、
16で除算し、補間の結果として使用することも可能であ
る。補間結果を生成するため最終下位立方体の異なる頂
点に対応する値を使用することは、補間の結果の相違に
つながる。これは、補間結果を生成するため生成された
最終的下位立方体の頂点値を選択する際の考慮点であ
る。

【０１３８】非対称刈り込み放射状補間および非対称刈
り込み四面体補間の共用ハードウェアを実施することが
可能である。図２７および図３４の非対称刈り込み放射
状補間および非対称刈り込み四面体補間のブロック図そ
れぞれから見ることができるように、この共用ハードウ
ェア実施形態は、入力頂点値にアクセスするために使用
されるインデックスをマルチプレクスすることによって
達成することができる。非対称刈り込み放射状補間およ
び非対称刈り込み四面体補間の共用ハードウェア実施形
態を生成することができるＶＨＤＬコードのリストが図
６６乃至図６８に含められている。

【０１３９】図４１乃至図４３には、非対称刈り込み放
射状および非対称刈り込み四面体共用補間回路２５００
のハードウェア実施形態が示されている。非対称刈り込
み放射状および非対称刈り込み四面体共用補間のハード
ウェア実施形態は、非対称刈り込み放射状補間回路１７
００と非対称刈り込み四面体補間回路２２００の制御入
力計算機構を取り入れる。マルチプレクサ２５０２ａ−
２５０２ｎの制御入力部へのデータを選択するためマル
チプレクサ２５０１ａ−２５０１ｎが使用される。マル
チプレクサ２５０ｌａ−２５０１ｎの入力部におけるデ
ータの選択を制御するため単一ビットが使用される。こ
の単一ビットは、マルチプレクサ２５０２ａ−２５０２
ｎへの制御入力が非対称刈り込み四面体補間のためのも
のであるのかあるいは非対称刈り込み放射状補間のため
のものであるかを制御する。マルチプレクサ２５０２ａ
−２５０２ｎに関するマルチプレクサ制御入力は、補間
データ値のどちらが加算器に接続されるかを決定する。
ビットがその２つの状態の第１のものであれば、図４１
乃至図４３のハードウェアは、非対称刈り込み放射状補
間回路として実行する。ビットがその２つの状態の第２
のものであれば、図４１乃至図４３のハードウェアは、
非対称刈り込み四面体補間回路として実行する。加算器
２５０３ａ−２５０３ｏは、マルチプレクサ２５０２ａ
−２５０２ｏの出力を合計する。ビット・シフトによっ
て、合計は１６で除算され、補間結果が生成される(こ
のプロセスは図示されていない)。制御入力計算機構２
５０４ａ−２５０４ｋは式14-式19を実施し、制御入力
計算機構２５０５ａ−２５０５ｖは式25および式26を実
施する。

【０１４０】図４１乃至図４３のハードウェアは、出力
カラー空間値１１の残りの(D-1)個のコンポーネントを
生成するため、付加的に(D-1)回反復使用することがで
きる。または、D個のコンポーネントの各々を並列的に
生成するため、図示されているハードウェア実施形態部
分を(D-1)個複製して追加することもできる。マルチプ
レクサ制御入力を生成するために使用されるハードウェ
アをD個の複製の各々に対して使用することができる。
図４１乃至図４３で示される非対称刈り込み放射状およ
び非対称刈り込み四面体共用補間回路２５００は、入力
カラー空間値１０に関するd=3およびn=4に対応してい
る。

【０１４１】上述の補間回路ハードウェア実施形態の各
々について、マルチプレクサ制御入力を供給するため計
算が必要であることは理解されるべきであろう。そのよ
うな計算は、専用ハードウェアで実施することも、ある
いは、ソフトウェア制御の下でマイクロプロセッサを使
用して実施することもできる。マルチプレクサ制御入力
を計算するためマイクロプロセッサを使用すれば、マル
チプレクサ制御入力計算を実行するために必要な時間は
増加するかもしれないが、ハードウェアを節約すること
ことができる。

【０１４２】以上、本発明の好ましいいくつかの実施形
態を記述したが、本発明の理念を逸脱することなく、こ
れら実施形態に種々の修正を加えることができる点は当
業者に明らかであろう。

【０１４３】本発明には、例として次のような実施様態
が含まれる。 （１）各々が上位ビット部分およびnビットの下位ビッ
ト部分に区分けされたd個のコンポーネントを有する入
力データ値を使用して出力データ値を生成するため補間
データ値の間の補間を実行する刈り込み放射状補間およ
び刈り込み四面体補間の共用補間回路であって、各々が
第１の制御入力セットのうちの１つの制御入力を受け取
り、１つのマルチプレクサ出力を有し、上記第１の制御
入力セットのうちの上記１つの制御入力に応じて上記補
間データ値を選択するように構成された第１の2ⁿ-1個の
マルチプレクサ・セットと、各々が、上記第１のマルチ
プレクサ・セットの１つに接続される１つのマルチプレ
クサ出力を有し、第２の制御入力セットのうちの１つの
制御入力に応じて、上記下位ビット部分の上記d個のセ
ットから決定される第３のn個の値セットの１つと上記
下位ビット部分の上記d個のセットから決定される第４
の2ⁿ-2個の値セットの１つの間で選択を行って上記第１
セット制御入力の上記１つを供給する第２の2ⁿ-2個のマ
ルチプレクサ・セットと、上記第１のマルチプレクサ・
セットの上記マルチプレクサ出力を受け取るように構成
された加算手段と、を備える刈り込み放射状補間および
刈り込み四面体補間の共用補間回路。

【０１４４】（２）上記第１のマルチプレクサ・セット
の各マルチプレクサが2^d個の上記補間データ値を受け取
る2^d個のマルチプレクサ入力部を含み、上記第２のマル
チプレクサ・セットの各マルチプレクサが上記第３のn
個の値セットの上記１つおよび上記第４の2ⁿ-2個の値セ
ットの上記１つをそれぞれ受け取るように構成された第
１マルチプレクサ入力部および第２マルチプレクサ入力
部を含み、上記第２の2ⁿ-2個のマルチプレクサ・セット
の各マルチプレクサが上記第２セットの制御入力の上記
１つを使用して、上記刈り込み放射状補間と上記刈り込
み四面体補間の間の選択を行う、上記（１）に記載の刈
り込み放射状補間および刈り込み四面体補間の共用補間
回路。

【０１４５】（３）上記加算手段が、各々が第１入力
部、第２入力部および１つの出力部を有する2ⁿ-1個の加
算器を含み、上記2ⁿ-1個の加算器の各々の上記第１およ
び第２入力部が、上記第１マルチプレクサ・セットのマ
ルチプレクサ出力部の１つに接続され、上記加算器の１
つの第１の入力部が、上記d個のセットの上位ビット部
分を使用して選択される上記補間データ値の１つを受け
取り、上記第２入力部を上記第２マルチプレクサ・セッ
トのマルチプレクサ出力部の１つに接続させる構成を含
み、上記加算器のうちの2ⁿ-(2ⁿ-1)個の加算器が、別の
加算器の出力部に接続される上記第１および第２の入力
部を有し、上記上記第２の2ⁿ-2個のマルチプレクサ・セ
ットが、iがn-1から1までの範囲の値を持つとして、各
々が上記第２マルチプレクサ・セットの2ⁱ個のマルチプ
レクサを含むn-1個のグループに分割される、上記
（２）に記載の刈り込み放射状補間および刈り込み四面
体補間の共用補間回路。

【０１４６】（４）各々が第１入力部、第２入力部およ
び１つの出力部を有し、iがn-1から1までの範囲の値を
持つとして、全体がn-1個のグループに分割される第５
の2^n-1-1個のビット単位AND演算機構セットであって、
上記n-1個のグループの各々は2^i-1個の上記ビット単位A
ND演算機構をそれぞれ含み、上記ビット単位AND演算機
構の上記出力の各々は対応するiの値を持つ上記第５セ
ットのn-1個のグループにおける上記マルチプレクサの
１つの上記第２入力部に接続される、第５の2^n-1-1個の
ビット単位AND演算機構セットと、各々が第１入力部、
第２入力部および１つの出力部を有し、iがn-1から1ま
での範囲の値を持つとして、全体がn-1個のグループに
分割される第６の2^n-1-1個のビット単位OR演算機構セッ
トであって、上記第６セットのn-1個のグループの各々
は2^i-1個の上記ビット単位OR演算機構をそれぞれ含み、
上記ビット単位OR演算機構の上記出力の各々は対応する
iの値を持つ上記n-1個のグループにおける上記マルチプ
レクサの１つの上記第２入力部に接続される、第６の2
^n-1-1個のビット単位OR演算機構セットと、を更に備え
る上記（３）に記載の刈り込み放射状補間および刈り込
み四面体補間の共用補間回路。

【０１４７】（５）n-1から0間での範囲の値kによって
最上位から最下位ビットまでのビット位置を指定される
d個の下位ビット・セットをlb₁,lb₂,lb₃,...,lb_dが表す
とすれば、上記第３のn個の値セットの計算は、値kの各
々毎に v[k]=(2^d-1xlb₁[k] + 2^d-2xlb₂[k] + 2^d-3xlb₃[k] +...
+ 2^d-dxlb_d[k]) に従って上記d個の下位ビット部分を使用し、n-1から1
までの範囲の上記iの値に対応する上記n-1個のグループ
における上記ビット単位AND演算記憶およびビット単位O
R演算機構の各々の上記第１の入力部がn-1に等しいkに
関するn個の値に関する上記第３のセットの１つを受け
取る構成を含み、n-1から2までの範囲の上記iの値に対
応する上記n-1個のグループにおける上記ビット単位AND
演算記憶およびビット単位OR演算機構の各々の上記第２
の入力部が上記第３のn個の値セットに対するビット単
位AND演算およびビット単位OR演算を使用して計算され
る第７のn個の値セットの１つを受け取るように構成さ
れ、1に等しい上記iの値に対応する上記n-1個のグルー
プにおける上記ビット単位AND演算記憶およびビット単
位OR演算機構の各々の上記第２の入力部がn-2に等しいk
に関するn個の値に関する上記第３のセットの１つを受
け取る構成を含み、上記補間データ値の各々がD個の補
間データ値コンポーネントを含み、上記D個の補間デー
タ値コンポーネントの各々が出力カラー空間の１つの次
元に対応し、上記入力データ値のd個のコンポーネント
の各々が入力カラー空間の１つの次元に対応する、上記
（４）に記載の刈り込み放射状補間および刈り込み四面
体補間の共用補間回路。

【０１４８】（６）カラー空間変換を実行するため印刷
装置に含まれる、上記（５）に記載の刈り込み放射状補
間および刈り込み四面体補間の共用補間回路。 （７）Dが3に等しく、dが3に等しく、nが4に等しく、上
記出力カラー空間がＲＧＢ、Ｌａｂ、ＸＹＺ、ＨＳＶ、
Ｌｕｖ、ＨＬＳおよびＣＭＹカラー空間からなるグルー
プから選択される１つのカラー空間を含み、上記入力カ
ラー空間がＲＧＢ、Ｌａｂ、ＸＹＺ、ＨＳＶ、Ｌｕｖ、
ＨＬＳおよびＣＭＹカラー空間からなるグループから選
択される１つのカラー空間を含む、上記（６）に記載の
刈り込み放射状補間および刈り込み四面体補間の共用補
間回路。 （８）Dが4に等しく、dが3に等しく、nが4に等しく、上
記出力カラー空間がＣＭＹＫカラー空間を含み、上記入
力カラー空間がＲＧＢ、Ｌａｂ、ＸＹＺ、ＨＳＶ、Ｌｕ
ｖ、ＨＬＳおよびＣＭＹカラー空間からなるグループか
ら選択される１つのカラー空間を含む、上記（６）に記
載の刈り込み放射状および刈り込み四面体共用補間回
路。

【０１４９】（９）各々が上位ビット部分およびnビッ
トの下位ビット部分に区分けされた３個のコンポーネン
トを有する入力データ値を使用して出力データ値を生成
するため補間データ値の間の補間を実行する刈り込み放
射状および刈り込み四面体共用補間回路であって、第１
のマルチプレクサ出力部を有し、第１の制御入力および
上記複数補間データ値を受け取り該第１の制御入力に応
じて上記補間データ値からの選択を行うように構成され
た第１のマルチプレクサと、第２のマルチプレクサ出力
部を有し、第２の制御入力および上記複数補間データ値
を受け取り該第２の制御入力に応じて上記補間データ値
からの選択を行うように構成された第２のマルチプレク
サと、第３のマルチプレクサ出力部を有し、第３の制御
入力および上記複数補間データ値を受け取り該第３の制
御入力に応じて上記補間データ値からの選択を行うよう
に構成された第３のマルチプレクサと、上記第２のマル
チプレクサに接続し上記第２の制御入力を供給する第４
のマルチプレクサ出力部を有し、上記３つのセットの下
位ビット部分から各々決定される第１の値と第２の値か
らの選択を行う第４のマルチプレクサと、上記第３のマ
ルチプレクサに接続し上記第３の制御入力を供給する第
５のマルチプレクサ出力部を有し、上記３つのセットの
下位ビット部分から各々決定される第３の値と第４の値
からの選択を行う第５のマルチプレクサと、上記第１、
第２および第３のマルチプレクサの出力部に接続し、上
記３つの上位ビット・セットから決定される上記補間デ
ータ値の１つを受け取るように構成された加算手段と、
を備える刈り込み放射状補間および刈り込み四面体補間
の共用補間回路。

【０１５０】（１０）上記第２の値を受け取るように構
成される第１入力部、上記３つのセットの下位ビット部
分から決定される第５の値を受け取るように構成される
第２入力部および上記第１の値を供給するため上記第４
のマルチプレクサに接続される１つの出力部を有するビ
ット単位AND演算機構と、上記第２の値を受け取るよう
に構成される第１入力部、上記第５の値を受け取るよう
に構成される第２入力部および上記第３の値を供給する
ため上記第５のマルチプレクサに接続される１つの出力
部を有するビット単位ORD演算機構と、を更に備える上
記（９）に記載の刈り込み放射状補間および刈り込み四
面体補間の共用補間回路。

【０１５１】

【発明の効果】本発明のカラー空間変換における新機軸
の補間手段によって、カラー空間の間の変換を実行する
ために必要とされる計算量が顕著に減少する。

【図面の簡単な説明】

【図１】立方体格子における補間に使用される出力カラ
ー空間値を表すブロック図である。

【図２】円筒形軸で表されるカラーから長方形軸で表さ
れるカラーへのカラー空間変換プロセスを示すブロック
図である。

【図３】入力カラー空間値の下位ビットの対応するビッ
トを使用して単一下位立方体を選択するプロセスを示す
ブロック図である。

【図４】入力カラー空間値の下位ビットの対応するビッ
トを使用して立方体から選択されることができる可能な
８個の下位立方体を示すブロック図である。

【図５】補間結果を含む下位立方体を選択するために振
られる立方体頂点の番号を示すブロック図である。

【図６】放射状下位立方体の生成を示すブロック図であ
る。

【図７】放射状補間において使用される立方体再分割プ
ロセスの複数反復を示すブロック図である。

【図８】放射状補間回路の１つの実施形態を示すブロッ
ク図である。

【図９】放射状補間方法の概略流れ図である。

【図１０】刈り込み放射状補間における下位立方体生成
に必要な計算を示すブロック図である。

【図１１】刈り込み放射状補間回路の実施形態を示すブ
ロック図である。

【図１２】刈り込み放射状補間法の概略流れ図である。

【図１３】刈り込み放射状補間をソフトウェアで実施す
る方法の概略流れ図である。

【図１４】ＣＭＹおよびＲＧＢカラー空間の外側境界の
カラーを示すブロック図である。

【図１５】２つの四面体から１つの下位立方体を生成す
るプロセスを表すブロック図である。

【図１６】刈り込み四面体補間における下位立方体生成
に必要な計算を示すブロック図である。

【図１７】四面体補間法の概略流れ図である。

【図１８】図１９と共に四面体補間の１つの実施形態を
示すブロック図である。

【図１９】図１８の続きであって、四面体補間の１つの
実施形態を示すブロック図である。

【図２０】刈り込み四面体補間のハードウェア実施形態
を示すブロック図である。

【図２１】刈り込み四面体補間法の概略流れ図である。

【図２２】刈り込み四面体補間をソフトウェアで実施す
る方法の概略流れ図である。

【図２３】共用放射状補間および刈り込み四面体補間の
実施を示すブロック図である。

【図２４】刈り込み放射状補間および刈り込み四面体補
間共用回路の１つの実施形態を示すブロック図である。

【図２５】非対称補間プロセスを示すブロック図であ
る。

【図２６】非対称下位立方体生成を使用して立方体から
下位立方体を生成するプロセスを示すブロック図であ
る。

【図２７】非対称放射状補間プロセスを示すブロック図
である。

【図２８】非対称放射状補間法の概略流れ図である。

【図２９】非対称刈り込み放射状補間をソフトウェアで
実施する方法の概略流れ図である。

【図３０】非対称刈り込み放射状補間のハードウェア実
施形態を示すブロック図である。

【図３１】非対称放射状補間法の概略流れ図である。

【図３２】図３３と共に非対称放射状補間の１つの実施
形態を示すブロック図である。

【図３３】図３２の続きであって、非対称放射状補間の
１つの実施形態を示すブロック図である。

【図３４】非対称刈り込み四面体補間プロセスの実施を
示すブロック図である。

【図３５】非対称刈り込み四面体補間法の概略流れ図で
ある。

【図３６】非対称刈り込み四面体補間をソフトウェアで
実施する方法の概略流れ図である。

【図３７】非対称刈り込み四面体補間の１つのハードウ
ェア実施形態のブロック図である。

【図３８】非対称四面体補間法の概略流れ図である。

【図３９】図４０と共に非対称四面体補間の１つのハー
ドウェア実施形態を表すブロック図である。

【図４０】図３９の続きであって、非対称四面体補間の
１つのハードウェア実施形態を表すブロック図である。

【図４１】図４２および図４３と共に、非対称刈り込み
放射状補間および非対称刈り込み四面体補間共用回路の
１つの実施形態を表すブロック図である。

【図４２】図４１および図４３と共に、非対称刈り込み
放射状補間および非対称刈り込み四面体補間共用回路の
１つの実施形態を表すブロック図である。

【図４３】図４１および図４２と共に、非対称刈り込み
放射状補間および非対称刈り込み四面体補間共用回路の
１つの実施形態を表すブロック図である。

【図４４】刈り込み放射状補間を実施する方法のＣ言語
コードのリストである。

【図４５】図４６と共に、刈り込み放射状補間のハード
ウェア実施形態を生成するために使用されるＶＨＤＬリ
ストである。

【図４６】図４５の続きであって、刈り込み放射状補間
のハードウェア実施形態を生成するために使用されるＶ
ＨＤＬリストである。

【図４７】図４８および図４９と共に、刈り込み四面体
補間をソフトウェアで実施する方法のＣ言語コードのリ
ストである。

【図４８】図４７および図４９と共に、刈り込み四面体
補間をソフトウェアで実施する方法のＣ言語コードのリ
ストである。

【図４９】図４７および図４８と共に、刈り込み四面体
補間をソフトウェアで実施する方法のＣ言語コードのリ
ストである。

【図５０】図５１と共に、刈り込み四面体補間のハード
ウェア実施形態を生成するために使用されるＶＨＤＬリ
ストである。

【図５１】図５０の続きであって、刈り込み四面体補間
のハードウェア実施形態を生成するために使用されるＶ
ＨＤＬリストである。

【図５２】図５３および図５４と共に、刈り込み放射状
補間および刈り込み四面体補間の共用ハードウェア実施
形態を生成するために使用されるＶＨＤＬリストであ
る。

【図５３】図５２および図５４と共に、刈り込み放射状
補間および刈り込み四面体補間の共用ハードウェア実施
形態を生成するために使用されるＶＨＤＬリストであ
る。

【図５４】図５２および図５３と共に、刈り込み放射状
補間および刈り込み四面体補間の共用ハードウェア実施
形態を生成するために使用されるＶＨＤＬリストであ
る。

【図５５】図５６および図５７と共に、非対称刈り込み
放射状補間をソフトウェアで実施する方法のＣ言語コー
ドのリストである。

【図５６】図５５および図５７と共に、非対称刈り込み
放射状補間をソフトウェアで実施する方法のＣ言語コー
ドのリストである。

【図５７】図５５および図５６と共に、非対称刈り込み
放射状補間をソフトウェアで実施する方法のＣ言語コー
ドのリストである。

【図５８】図５９および図６０と共に、非対称刈り込み
放射状補間のハードウェア実施形態を生成するために使
用されるＶＨＤＬリストである。

【図５９】図５８および図６０と共に、非対称刈り込み
放射状補間のハードウェア実施形態を生成するために使
用されるＶＨＤＬリストである。

【図６０】図５８および図５９と共に、非対称刈り込み
放射状補間のハードウェア実施形態を生成するために使
用されるＶＨＤＬリストである。

【図６１】図６２と共に、非対称刈り込み四面体補間を
ソフトウェアで実施する方法のＣ言語コードのリストで
ある。

【図６２】図６１の続きであって、非対称刈り込み四面
体補間をソフトウェアで実施する方法のＣ言語コードの
リストである。

【図６３】図６４および図６５と共に、非対称刈り込み
四面体補間のハードウェア実施形態を生成するために使
用されるＶＨＤＬリストである。

【図６４】図６３および図６５と共に、非対称刈り込み
四面体補間のハードウェア実施形態を生成するために使
用されるＶＨＤＬリストである。

【図６５】図６３および図６４と共に、非対称刈り込み
四面体補間のハードウェア実施形態を生成するために使
用されるＶＨＤＬリストである。

【図６６】図６７および図６８と共に、非対称刈り込み
放射状補間および非対称刈り込み四面体補間の共用ハー
ドウェア実施形態を生成するために使用されるＶＨＤＬ
リストである。

【図６７】図６６および図６８と共に、非対称刈り込み
放射状補間および非対称刈り込み四面体補間の共用ハー
ドウェア実施形態を生成するために使用されるＶＨＤＬ
リストである。

【図６８】図６６および図６７と共に、非対称刈り込み
放射状補間および非対称刈り込み四面体補間の共用ハー
ドウェア実施形態を生成するために使用されるＶＨＤＬ
リストである。

【符号の説明】

１０ 入力データ値 １０ａ 上位ビット １０ｂ 下位ビット １１ 出力データ値 １３００ 刈り込み放射状および刈り込み四面体共用補
間回路 １３０１ 第２マルチプレクサ・セット １３０２ 第１マルチプレクサ・セット １３０３ 加算器セット

Claims (1)

【特許請求の範囲】
1. 【請求項１】各々が上位ビット部分およびnビットの下
   位ビット部分に区分けされたd個のコンポーネントを有
   する入力データ値を使用して出力データ値を生成するた
   め補間データ値の間の補間を実行する刈り込み放射状補
   間および刈り込み四面体補間の共用補間回路であって、 各々が、第１の制御入力セットのうちの１つの制御入力
   を受け取り、１つのマルチプレクサ出力を有し、上記第
   １の制御入力セットのうちの上記１つの制御入力に応じ
   て上記補間データ値を選択するように構成された第１の
   2ⁿ-1個のマルチプレクサ・セットと、 各々が、上記第１のマルチプレクサ・セットの１つに接
   続される１つのマルチプレクサ出力を有し、第２の制御
   入力セットのうちの１つの制御入力に応じて、上記下位
   ビット部分の上記d個のセットから決定される第３のn個
   の値セットの１つと上記下位ビット部分の上記d個のセ
   ットから決定される第４の2ⁿ-2個の値セットの１つの間
   で選択を行って上記第１セット制御入力の上記１つを供
   給する第２の2ⁿ-2個のマルチプレクサ・セットと、 上記第１のマルチプレクサ・セットの上記マルチプレク
   サ出力を受け取るように構成された加算手段と、 を備える刈り込み放射状補間および刈り込み四面体補間
   の共用補間回路。