JP2705178B2

JP2705178B2 - 色補正装置

Info

Publication number: JP2705178B2
Application number: JP1006285A
Authority: JP
Inventors: 博章池上
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-01-16
Filing date: 1989-01-16
Publication date: 1998-01-26
Anticipated expiration: 2013-01-26
Also published as: JPH02187374A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、カラー複写機やプリンタ等、中間調を含む
フルカラーを生成する装置において、原稿の色調を忠実
に再現するための色補正装置に関する。

（従来の技術）従来から、カラー印刷、カラーテレビ、カラー複写機
等の分野で、色補正について数多くの方法が提案されて
おり、その１つとして、テーブルメモリを用いて入力の
BGR系から出力のYMC系へ直接変換する方法がある。

しかし、BGR系３色信号を、必要とする濃度段階の分
解能でそれぞれにデジタル信号に変換した時の情報量は
非常に多く、従ってテーブルメモリの容量が莫大とな
り、コストが非常に高くなる。例えば、入力BGR各色に
対し８ビットを割りあて、出力YMCK各色が８ビットで出
力されるとすると、２²⁴×４バイトのメモリーが必要と
なってしまい実用的ではない。

そこで、テーブルメモリを用いて色補正を行なう場合
のメモリ容量削減の方法として、従来は補間を用いる方
法が主に検討されてきた。即ち、入力信号の上位ビット
をアドレスとした色補正メモリを用いることによってメ
モリ容量を削減し、粗くなった分を下位ビットを用いた
補間回路によって補正しようとする方法である（例え
ば、米国特許第3612753号明細書、特開昭49-106714号公
報、特開昭52-24701公報、特開昭61-138988公報等に開
示の技術）。しかし、従来の補間法は、補間値を求める
計算が複雑で時間がかかったり、計算が簡単な場合は補
正精度が落ちるとか、補間のためのメモリを多く持つ必
要があった。

第９図は、従来例として考えられる回路のブロック図
を示す。この回路は、過去に公開されているわけではな
いが、前記公報等に開示の技術より類推できるものであ
る。

この第９図の回路は、入力をＬ^*ａ^*ｂ^*に仮定して書
いてあるが、これが、通常カラー複写機等で用いられて
いるRGB濃度等であっても、原理的には全く同様であ
る。従って、Ｌ^*ａ^*ｂ^*入力の場合で説明を続けると、
第９図は、式（１）に示す様な、３×３マトリックスを
用いて補間を行う色補正回路を示している。

ここで、Ｙ₀,M₀,C₀，（Ｋ₀）は、Ｌ^*ａ^*ｂ^*の上位ビ
ットの組から与えられる基準データであり、補間の強さ
を表すマトリックスａ_ijの係数は、同じくＬ^*ａ^*ｂ^*の
上位ビットの組から与えられる。Ｌ^* _KAI,a^* _KAI,b
^* _KAIは、それぞれＬ^*,a^*,b^*の下位ビットを表す。第９
図の基準データ用色補正メモリ11は、このＹ₀,M₀,C₀，
（Ｋ₀）を発生させるルックアップテーブルを格納する
メモリであり、補間データ用メモリ12は、（１）式にお
けるａ₁₁×Ｌ^* _KAI、ａ₁₂×ａ^* _KAI等の乗算済みのデータ
を出力するルックアップテーブルを格納するメモリであ
る。この補間データ用メモリ２のアドレスとして、Ｌ^*
ａ^*ｂ^*の上位ビットの組と、Ｌ^*（又はａ^*,b^*）の下位
ビットを入力しているので、（１）式の後半のマトリッ
クス演算の各々の項の結果が出力として与えられること
になる。

補間用加算器13は、基準データ用色補正メモリ11の出
力と３個の補間データ用メモリ12の出力を加算し、最終
結果として（１）式の演算結果を出力する。この回路の
問題点は、上位のビット数が多くなると、基準データ用
色補正メモリ11の容量が大きくなるのは当然として、そ
れとほぼ同じオーダーで補間データ用メモリ12の容量が
大きくなってしまう点である。これを、入出力共８ビッ
ト×３色の場合で、上位ｍビットを、下位ｌ（＝８−
ｍ）ビットで補間する時を考え、必要なメモリの容量Ｗ
を式で表すと（２）式のようになる。

Ｗ〔バイト〕＝２^3・m×３×（ｍ−２）/8＋２^l×２^3・m
×（ｌ＋２）/8 ……（２）この場合、補間部分では、入力下位ビット数よりも、
２ビット多い補間量を出力するとした。

（発明が解決しようとする課題）本発明は、上記問題点を解決するものであって、色補
正の精度を落すことなく、高速で、しかも、より少ない
容量のテーブルメモリを用いて色補正を行う色補正装置
を提供することを目的とする。

（課題を解決するための手段）本発明は、第１図に示すように、色を表す３つの入力
信号の各々を上位ビットと下位ビットに分け、上位ビッ
トの組みから得られる基準データと、上位ビットの組み
と下位ビットから得られる補間データの組みとを演算し
て出力信号を得る色補正装置において、前記上位ビット
の組みをアドレスとし、複数の補間の強度の選択信号を
出力する補間用強度選択出力メモリ手段４と、その補間
用強度選択出力メモリ手段４の出力および３つの入力信
号例えばＬ^*ａ^*ｂ^*の下位ビットの１つをアドレスと
し、補間データを出力する複数の補間データ用メモリ２
₁〜２₉または２₁₂とを有することを特徴とする。

また、本発明の他の態様によれば、上記の補間用強度
選択出力メモリ手段４、補間データ用メモリ９手段２₁
〜２₉または２₁₂を有する構成の色補正装置において、
更に出力装置の表色系の色再現範囲を考慮して色補正メ
モリ手段に無駄が生じないようにするための手段を付加
する構成を有する。即ち、第２図に例示するように、第
１の表色系の色を表わす３つの入力信号例えばＬ^*ａ^*ｂ
^*の内の２つの入力信号ａ^*ｂ^*の一定の数ｍの上位ビッ
トをアドレスとして入力し、出力装置の色再現範囲を考
慮してあらかじめ定められた起点アドレスを出力する起
点アドレス生成メモリ手段５と、その起点アドレス生成
メモリ手段５の出力と前記３つの入力信号の内の他の１
つの入力信号Ｌ^*の一定の数の上位ビットの和を求める
アドレス加算手段６と、そのアドレス加算手段６の出力
をアドレスとして入力し、第２の表色系例えばYMC
（Ｋ）の色を表わす基準データ信号を出力する基準デー
タ用色補正メモリ手段１と、アドレス加算手段６の出力
をアドレスとして入力し、複数の補間の強度を出力する
補間用強度選択出力メモリ手段４と、第１の表色系の色
を表わす３つの入力信号の各１つから前記一定の数ｍの
上位ビットを除いた残りのｌ個の下位ビットと前記補間
用強度選択出力メモリ４の出力をアドレスとして入力
し、補間データ信号を出力する補間データ用メモリ手段
２₁〜２₉または２₁₂と、基準データ用色補正メモリ手段
１の出力と補間データ用メモリ２₁〜２₉または２₁₂の出
力を加算し、第２の表色系の色を表わす信号を出力する
補間用加算手段３とを有することを特徴とする。

更に、本発明の他の態様によれば、第７図に示すよう
に、出力装置の色再現範囲外の色に対応する入力信号が
あったとき、これを出力装置の色再現範囲内の色に対応
する信号に変換する手段７〜10を有することを特徴とす
る。

（作用）Ｌ^*ａ^*ｂ^*の上位ビットの組みがアドレスとして補間
用強度選択出力メモリ手段４に入力されると、対応する
補間の強度または感度の信号が同メモリ手段４からを出
力される。補間データ用メモリ手段２₁〜２₉または２₁₂
には、補間の強度の範囲全ての補間係数に、入力の下位
ビット数を掛けた値が補間データとして記憶されてお
り、その補間の強度の範囲の内の、どの補間領域を選択
するかが補間用強度選択出力メモリ手段４の出力により
決定され、その選択された領域において入力信号の下位
ビットに対応する補間データが読み出される。読み出さ
れた補間データは出力色信号ごとに補間用加算手段３₁
〜３₉または３₁₂により基準データと加算されて出力色
信号が得られる。

入力信号の上位ビット数が大きくなり領域分割数が大
きくなると、共通の補間の強度を持つ領域が多くなるの
で、補間データ用メモリ手段２にはその共通する領域の
データを一つにまとめて重複を避けて記憶させておき、
補間用強度選択出力メモリ手段４でその共通の領域を選
択するようにすることにより、補間データ用メモリ手段
２の必要メモリ容量を大幅に削減することができ、かつ
高速な色補正装置が実現できる。

また、上述の補間用強度選択出力メモリ手段を有する
構成に加えて、起点アドレス生成メモリ手段とアドレス
加算器を有する本発明の態様においては、起点アドレス
を出力装置の表色系の色再現範囲を考慮して各色補正メ
モリ手段に無駄が生じないように予め定めることができ
るので各色補正メモリ手段の容量を大幅に削減すること
ができ、上述の補間用強度選択出力メモリ手段を有する
構成による補間データ用メモリ手段のメモリ容量の削減
効果と相俟って、飛躍的なメモリ容量の減少を実現する
ことができる。

（実施例）第１の実施例第１図は、本発明の第１の実施例を示すもので、基準
データ用色補正メモリ１、補間データ用メモリ２、補間
用加算器３、補間用強度選択出力メモリ４が図のように
接続されて構成されている。補間用強度選択出力メモリ
４は、Ｌ^*ａ^*ｂ^*の上位ビットをアドレスとして入力し
て補間の強度又は感度の信号を出力するテーブルルック
アップメモリであって、入力信号数×出力信号数分の種
類を出力する。その出力ビット幅は、入出力の信号の種
類と出力機器によるが、通常、Ｌ^*ａ^*ｂ^*入力で、YMC
（Ｋ）％出力の場合は、入力の下位ビット数＋２程度で
十分である。即ち、補間データ用メモリ２では、補間の
強度の範囲全ての補間係数に、入力の下位ビット数を掛
けた値を記憶しているが、その補間の強度の範囲の内
の、どの補間領域を選択するかを補間用強度選択出力メ
モリ４の出力により決定するわけである。

補間データ用メモリ２は、この補間用強度選択出力メ
モリ４の出力する補間領域の選択信号と、入力のＬ^*ａ^*
ｂ^*の下位ｌビットがアドレスとして入力されると、対
応する補間値を出力する。

規準データ用色補正メモリ１は、入力のＬ^*ａ^*ｂ^*の
上位ビットをアドレスとして入力し、補正の基準値を読
み出して出力するルックアップテーブルである。この場
合は第９図と異なり、補間データ用メモリ12からの補間
信号は、相対値であり、絶対値の補正はできない（Ｌ^*
下位ビットが０の時は０となる。第９図の時は、その必
要はない。）ので、最終出力のビット幅分だけ必要とな
る。

補間用加算器３は規準データ用色補正メモリ１の出力
する補正基準データと、補間データ用メモリ２の出力す
る補間データとの和をとって最終的な色補正出力を得る
ものである。

第１図の実施例において必要なメモリー容量を、
（２）式と同様の条件下で算出すると、（３）式のよう
になる。

Ｗ′〔バイト〕＝２^3・m×３＋２^3・m×９×（ｌ＋２）/8
＋２^l×２^l+2×９×（ｌ＋２）/8 ……（３）式この（３）式と、（２）式を比較すると、ｍが小さい
時は、Ｗ＜Ｗ′であるが、ｍが大きくなると、Ｗ＞Ｗ′
と逆転する。

通常のカラープリンタでは、色補正精度の面から、ｍ
≧４程度は必要となり、詳細データは後述するが、この
場合はＷ＞Ｗ′となるので、本発明の実施の効果は十分
に発揮できる。

第２の実施例第２図は、以上の説明した第１の実施例の回路と、先
に特願昭63-224446号として特許出願された本発明者の
発明になる「色補正回路」と組み合せた構成を有する第
２の実施例を示す。

特願昭63-224446号の「色補正回路」は、出力装置の
色再現範囲外については色補正用のルックアップテーブ
ルメモリに領域を割り当てないようにすることにより色
補正メモリの容量を削減するものである。

そのように出力装置の色再現範囲外に対してメモリを
割り当てないようにするために、第２図の回路では、第
１図の回路における基準データ用色補正メモリ１および
補間用強度選択出力メモリ４の前段に起点アドレス生成
メモリ５とアドレス加算器６が追加されている。これに
より基準データ用色補正メモリ１と補間用強度選択出力
メモリ４のルックアップテーブルメモリ容量を約3/4減
少させることができる。

ここで、出力装置の色再現範囲外に対してメモリを割
り当てないようにして、ルップアップテーブルメモリ容
量を減少させる原理を説明する。

第３図は、ある出力装置の色再現範囲を示している。
第３図は、Ｌ^*＝20〜80（10間隔）の等平面で、出力装
置の色再現範囲を切った時の外郭をａ^*ｂ^*色度図上に実
線で表示したもので各閉ループの内側が色再現範囲であ
る。ここで注目すべきは、各Ｌ^*等平面で切った時の外
郭は変形した４辺形に近く、又Ｌ^*のレベルによってそ
の形が、様々である点である。従って、立体的に考え
て、この色再現範囲に外接し、かつ各面がＬ^*−ａ^*面、
ａ^*−ｂ^*面、ｂ^*−Ｌ^*面に平行な直方体を想定した場
合、その体積Ｖ′は、出力装置の色再現範囲の体積Ｖに
比べ大きいものになってしまう。その概念図を第４図に
示す。

通常のテーブルメモリによる色補正装置、補間無しの
場合は、第４図の直方体に対応したYMC（Ｋ）％のデー
タを全て持つことに対応し、出力の色再現範囲外、つま
りＶ′−Ｖに対応する量のデータを余分にメモリしてい
ることになる。

更に、出力の色再現範囲に比べて、入力の範囲がより
広い場合は、外接直方体よりもより大きい直方体（体積
をＶ″とするＶ″＞Ｖ）に対応した入力データが入って
くことになり、Ｖ″−Ｖに対応する量のデータを余分に
メモリしていることになる。

この余分なメモリを削減することにより、色補正メモ
リの容量を減らすことができる。第３図に示した出力装
置の特性の場合は、Ｖ′に関してでも（Ｖ′−Ｖ）/V′
＝77％のメモリ容量の削減が見込まれ、Ｖ″を考えれば
削減率は更に大きくなる。

第５図（ａ）〜（ｄ）は、メモリ削減の原理を説明す
るために想定した出力装置の色再現範囲と第１表によって割当てたアドレスを示している。図中、
斜線で示した部分が、各Ｌ^*のレベルにおける色再現範
囲であり、その中の数字は割当てたアドレスを示してい
る。この場合は、Ｌ^*ａ^*ｂ^*共各２ビットを仮定した。
従って、従来の方法の場合の色補正メモリの入力アドレ
スは、２^2・3＝64必要となる。この様子を、第１表の左
側の「従来例」の欄に示す。なお、第１表において「入
力」の欄の括弧で示した数字のところは出力装置の色再
現範囲外であることを表している。

次に、本発明の場合は、ａ^*ｂ^*を入力とする起点アド
レス生成メモリからＬ^*の起点アドレスを生成して、Ｌ^*
に加算すると、第１表右側の「本発明」の欄に示したよ
うになる。同欄における「−」を記載してあるところ
は、出力装置の色再現範囲外であるので色補正メモリア
ドレスを割当てていないことを示している。

順を追って説明すると、まず、（ａ^*、ｂ^*）＝（０、
０）と（ａ^*、ｂ^*）＝（０、１）は出力装置の色再現範
囲外なので、それに該当する信号は入力してこないと考
え、色補正メモリアドレスは必要ない。最初に必要とな
るのは、（ａ^*、ｂ^*、Ｌ^*）＝（０、２、２）の点であ
る。この場合、色補正メモリのアドレスを０とするため
に、Ｌ^*起点アドレスを生成させるメモリには、−２を
記憶させておけばよい。なぜなら、色補正メモリアドレ
ス＝Ｌ^*起点アドレス＋Ｌ^*値という関係にあるからであ
る。

次に必要となるのは、（ａ^*、ｂ^*、Ｌ^*）＝（０、
３、２）の場合であり、この時のＬ^*起点アドレスは−
１にしておけば、色補正メモリのアドレスは１となる。

この様にして順次、出力装置の色再現範囲を見て、必
要な部分のみの色補正メモリのアドレスを１ずつ増加し
ていくよう、Ｌ^*起点アドレスを決定しておけばよい。

この場合は、従来例では色補正メモリのアドレスが64
個必要だったのに対し、本発明では26個に減らすことが
できることになる。色補正メモリに必要なアドレスが減
れば、その分色補正メモリの容量が減るので、大幅なメ
モリ量削減となる。Ｌ^*起点アドレス生成のメモリが増
えるが、この場合でもたかだか16アドレスのメモリであ
り、入力のビット数が増えれば色補正メモリの削減量に
比べて問題とならなくなる。

本発明の第２実施例においては、以上に説明した特願
昭63-224446号のメモリ容量削減の構成と原理を、第１
実施例と組み合せて用いたことにより、メモり容量削減
の効果は一層大きなものとなっている。

この第２実施例に対応するメモリ容量を、第１図に示
す従来例との比較で示したものが第６図である。領域分
割数２^mとは、入力の上位ビット数の和をｍで表してお
り、圧縮無しが第９図に対応しており、圧縮有が第２図
に対応している。この図より、上位ビット数の和が11〜
12でメモリ容量が最小になることがわかる。３×３のマ
トリックスによる補間は、上位ビットによって分割され
た領域の境界のジャンプが別の評価尺度として必要とな
り、その評価の結果からはｍ＝14〜15程度が最低必要と
いうことが判っているが、それでも本発明が有効であ
る。

第３の実施例第７図は本発明の第３の実施例を示す。これは、第２
の実施例が出力装置の色再現範囲外の信号が入ってこな
いことを前提としていたのに対し、出力装置の色再現範
囲外の信号が入って来ても範囲内に押し込めるようなプ
ロテクトをするための変換回路を第２の実施例の回路に
更に付加したものである。第２の実施例と同じ部分につ
いては説明を省略し、付加された回路の部分について説
明する。付加された回路は、最大最小メモり７、比較器
8,9および下位ビット生成メモリ10である。

起点アドレス生成メモリ５のルックアップテーブル
は、出力装置の色再現範囲外の色に対応する入力信号ａ
^*ｂ^*に対しては、色再現範囲外の色を色再現範囲内の色
に代替するよう構成する。

最大最小メモリ７は、３つの入力信号ａ^*ｂ^*のに対応
して、他の１つの入力信号Ｌ^*の取り得る上限と下限を
定める信号を出力するものである。

比較器8,9は、他の１つの入力信号Ｌ^*と最大最小メモ
リ７の前記上限下限の出力とを比較し、入力信号Ｌ^*が
前記上限下限の範囲外のとき範囲内に値に代替するため
のものである。

下位ビット生成メモリ10は、再現範囲外の入力信号が
あった場合のａ^*ｂ^*の下位ビットを定めるためのもので
ある。

第１表と同じ例について、出力装置の色再現範囲外の
入力信号があった場合に色再現範囲内に押し込める原理
を第２表により説明する。第２表において、「Ｌ^*起点
アドレス」の欄の括弧を付した数値は色再現範囲外の入
力信号に対して色再現範囲内に収めるために起点アドレ
ス生成メモリ５に設定した起点アドレスである。「（修
正）Ｌ^*」の欄の括弧を付した数値は、比較器8,9による
最大最小生成メモリ７との比較の結果、最大最小生成メ
モリ７の出力の値に飽和させた場合を表している。また
「（修正Ｌ^*」の欄の括弧を付した数値は、色再現範囲外のデータに対して割当てた色再
現範囲内の色補正メモリアドレスを表している。

まず、色再現範囲内の入力データに関しては、第２の
実施例と第３の実施例の結果は全く同一である。例え
ば、第２表で、（ａ^*、ｂ^*、Ｌ^*）＝（０、２、２）の
場合、起点アドレス生成メモリ25の出力であるＬ^*起点
アドレスは、−２が出力される。これと共に、最小最大
生成メモリ７からは、（ａ^*、ｂ^*）＝（０、２）に対応
するＬ^*のMaxとMin即ちＬ^*Min＝２、Ｌ^*Max＝２が出力
され、比較器８、９で比較されて、MinとMaxの値の間に
飽和させた修正Ｌ^*が出力されるが、色再現範囲内のデ
ータに関しては入力Ｌ^*と修正Ｌ^*は当然等しくなり、よ
って、Ｌ^*起点アドレスと修正Ｌ^*を加算した結果は、第
２のの実施例と同じになる。

次に、色再現範囲内の入力データ、例えば第２表で、
（ａ^*、ｂ^*、Ｌ^*）＝（０、０、０）の場合について説
明すると、まず起点アドレス生成メモリ５からは、出力
したい色再現域内のデータと同一の（ａ^*、ｂ^*）＝
（１、０）と同一になるように出力したいと仮定したの
で、−１とした。これと共に、最小最大生成メモリ７か
らは、（ａ^*、ｂ^*）＝（１、０）の最小、最大Ｌ^*、こ
の場合だと、Ｌ^*Min＝３、Ｌ^*Max＝３が出力される。そ
して、比較器８でＬ^*MinとＬ^*が比較されて大きい方の
値３を出力し、その出力は比較器９でＬ^*Maxと３が比較
されて、修正Ｌ^*＝３を出力する。このように、色再現
範囲外の入力に対しては、まずａ^*、ｂ^*を色再現範囲内
に飽和させ、次にＬ^*を再現範囲内に飽和させるという
機能を実現することが可能である。通常は、この色再現
範囲内に飽和させる機能は、色補正回路とは別々に設け
ることになるが、本発明においては、その一部、即ち、
ａ^*、ｂ^*を色再現範囲内に飽和させるという機能を、起
点アドレス生成メモリ２に兼ねさせることができ、回路
を簡易化できることになる。

第４の実施例第８図は本発明の第４の実施例を示す。これは、第３
の実施例と同様に出力装置の色再現範囲外の信号が入っ
て来ても範囲内に押し込めるようなプロテクトをするた
めの変換回路を第１の実施例に付加したものであり、そ
の付加された回路は、最大最小メモリ７′、比較器8,9
および変換テーブル11である。

変換テーブル11は、出力装置の色再現範囲外の色に対
応する入力信号ａ^*ｂ^*に対しては、色再現範囲外の色を
色再現範囲内の最大彩度の色に代替するよう構成する。

最大最小メモリ７′は、２つの入力信号ａ^*ｂ^*の上位
ビットに対応して、他の１つの入力信号Ｌ^*の取り得る
上限と下限を定める信号を出力するものである。

比較器8,9は、他の１つの入力信号Ｌ^*と最大最小メモ
リ７の前記上限下限の出力とを比較し、入力信号Ｌ^*が
前記上限下限の範囲外のとき範囲内の値に代替するため
のものである。

この第４の実施例は、変換テーブル11によって、入力
信号ａ^*ｂ^*のうち出力装置の色再現範囲外の色に対応す
るものに対して色再現範囲内の最大彩度の色に代替する
機能を行わせている。例えば、第２表において、入力信
号ａ^*ｂ^*＝（0,0）および（0,1）は出力装置の色再現範
囲外であるが、（0,0）→（1,0）＝ａ^*′ｂ^*′、（0,
1）→（1,1）＝ａ^*′ｂ^*′のように色再現範囲の最大彩
度に飽和させて、起点アドレス生成メモリ５′のアドレ
ス入力ａ^*′ｂ^*′として入力する。第３の実施例ではこ
の飽和させる機能は起点アドレス生成メモリ５に持たせ
てあり、アドレス入力として入力信号ａ^*ｂ^*のフルビッ
トを必要としたが、第４の実施例では、起点アドレス生
成メモリ５′および最大最小生成メモリ７′の入力
ａ^*′ｂ^*′は前記変換によって出力装置の色再現範囲内
の信号のみとなっているので上位ｍビットのみでよく、
また下位ビット生成メモリは必要でない。従って、全体
としてのメモリー容量は第３の実施例よりも少なくて済
む。

（発明の効果）以上のように、本発明は、入力の上位ビットの組をア
ドレスとして入力し、複数の補間の強度選択信号を出力
する補間用強度選択出力メモリと、補間の強度の範囲全
てにわたり、かつ入力の下位ビットとの乗算結果を書き
込んだ補間用強度選択出力メモリを有することにより、
高速でかつメモリ容量の少ない補間回路を実現できるも
のである。

また、補間用強度選択出力メモリを有する構成に加え
て、起点アドレス生成メモリとアドレス加算器を有する
本発明の態様においては、起点アドレスを出力装置の表
色系の色再現範囲を考慮して各色補正メモリに無駄が生
じないように予め定めることができるので各色補正メモ
リの容量を大幅に削減することができ、上述の補間用強
度選択出力メモリを有する構成による補間データ用メモ
リのメモリ容量の削減効果と相俟って、飛躍的なメモリ
容量の減少を実現することができる。

また、本発明は、出力装置の色再現範囲に飽和させる
と言う機能の一部を、起点アドレス生成メモリに兼用さ
せる態様で実施することができ、その分回路構成が簡易
化できるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図であ
る。第２図は本発明の第２の実施例を示すブロック図であ
る。第３図はある出力装置の色再現範囲の一例を示す図であ
り、第４図はその概略を立体的に表わしたものである。第５図（ａ）〜（ｄ）は、本発明の原理を説明するため
に仮想した出力装置の色再現範囲とアドレスの割当ての
一例を示す図である。第６図は、本発明の第２の実施例による必要メモ容量と
従来例の必要メモ容量の比較を示す図である。第７図は本発明の第３の実施例示すブロック図である。第８図は本発明の第３の実施例示すブロック図である。第９図は、従来例を示すブロック図である。１……基準データ用色補正メモリ、２₁〜２₁₂……補間
データ用メモリ、３₁〜３₁₂……補間用加算器、４……
補間用強度選択出力メモリ、５……起点アドレス生成メ
モリ、６……アドレス加算器、７……最大最小メモリ、
8,9……比較器、10……下位ビット生成メモリ。

Claims

(57)【特許請求の範囲】

【請求項１】色を表す３つの入力信号の各々を上位ビッ
トと下位ビットに分け、上位ビットの組みから得られる
基準データと、上位ビットの組みと下位ビットから得ら
れる補間データの組みとを演算して出力信号を得る色補
正装置において、上位ビットの組みをアドレスとし、複数の補間の強度を
出力する補間用強度出力メモリ手段と、前記補間用強度出力メモリの出力および３つの入力信号
の内の１つの信号の下位ビットをアドレスとし、補間デ
ータを出力する複数の補間データ用色補正メモリ手段とを有することを特徴とする色補正装置。
【請求項２】第１の表色系の色を表わす３つの入力信号
の内の２つの入力信号の一定数の上位ビットをアドレス
とし、出力装置の色再現範囲を考慮してあらかじめ定め
られた起点アドレスを出力する起点アドレス生成メモリ
手段と、前記起点アドレス生成メモリ手段の出力と前記３つの入
力信号の内の他の１つの入力信号の一定数の上位ビット
の和を求めるアドレス加算手段と、前記アドレス加算手段の出力をアドレスとし、第２の表
色系の色を表わす基準データ信号を出力する基準データ
用色補正メモリ手段と、前記アドレス加算手段の出力をアドレスとして入力し、
複数の補間の強度を出力する補間用強度出力メモリ手段
と、前記第１の表色系の色を表わす３つの入力信号から前記
一定数の上位ビットを除いた残りの下位ビットと前記補
間用強度出力メモリ手段の出力をアドレスとし、補間デ
ータ信号を出力する補間データ用色補正メモリ手段と、前記基準データ用色補正メモリ手段の出力と補間データ
用色補正メモリ手段の出力を加算し、第２の表色系の色
を表わす信号を出力する補間用加算手段とを有することを特徴とする色補正装置。
【請求項３】出力装置の色再現範囲外の色に対応する入
力信号があったとき、これを出力装置の色再現範囲内の
色に対応する信号に変換する手段を有することを特徴と
する請求項（２）記載の色補正装置。