KR100349430B1 - 보간 장치 - Google Patents

보간 장치 Download PDF

Info

Publication number
KR100349430B1
KR100349430B1 KR1019960002028A KR19960002028A KR100349430B1 KR 100349430 B1 KR100349430 B1 KR 100349430B1 KR 1019960002028 A KR1019960002028 A KR 1019960002028A KR 19960002028 A KR19960002028 A KR 19960002028A KR 100349430 B1 KR100349430 B1 KR 100349430B1
Authority
KR
South Korea
Prior art keywords
data
interpolation
color difference
point
difference data
Prior art date
Application number
KR1019960002028A
Other languages
English (en)
Other versions
KR960030683A (ko
Inventor
아쯔시 이누즈까
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960030683A publication Critical patent/KR960030683A/ko
Application granted granted Critical
Publication of KR100349430B1 publication Critical patent/KR100349430B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/88—Signal drop-out compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/87—Regeneration of colour television signals
    • H04N9/88—Signal drop-out compensation
    • H04N9/882—Signal drop-out compensation the signal being a composite colour television signal
    • H04N9/885—Signal drop-out compensation the signal being a composite colour television signal using a digital intermediate memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Image Processing (AREA)
  • Color Television Systems (AREA)
  • Studio Circuits (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

본 발명의 보간 장치는 화상 메모리의 동일 어드레스상에 n+1 점의 화소 위치에 있어서의 화소 데이타의 휘도 데이타와 색차 데이타를 기입하고, 또한 이 화상 메모리로부터 휘도 데이타와 색차 데이타를 판독하고, 이 판독된 n+1점의 화소 위치에 있어서의 화소 데이타의 휘도 데이타와 색차 데이타로부터 각각 n점의 화소 위치에 있어서의 휘도 데이타와 색차 데이타를 선택하고, 이 선택된 n점의 화소 위치에 있어서의 휘도 데이타와 색차 데이타로부터 각각 n점 보간 처리에 의해 지정된 보간점에 있어서의 휘도 데이타와 색차 데이타를 생성한다.

Description

보간 장치
본 발명은 화상 메모리로부터 다수의 화상 데이타를 판독하여 보간을 행하는 다점 보간 장치에 관한 것이다.
일반적으로, 디지탈 화상 특수 효과(Digital Multi Effecter, 이하 DME라 한다) 장치는 예를 들면 변형 처리 등을 화상 데이타로 실시하는 경우, 변형된 화상 데이타에 픽셀의 누락이 발생하는 경우가 있다. 그래서, 상기 픽셀 누락을 보충하기 위하여 보간 처리가 행해진다. 이 보간 처리는 표본점 이외의 데이타를 필요로 한다. 따라서, 변형 처리 후의 보간해야 할 화소 위치에 대응하는 입력 화상 내의 점 주변의 화소 데이타를 선택하는 처리가 필요해진다. 이들 데이타를 이용하여 보간값을 산출하는 보간 회로가 상기 DME 장치에 의해 특수 효과 처리된 화상 데이타의 화질을 결정하는 큰 요인이다. 이 보간 회로는 상기 보간 처리를 상기 화상 데이타에 행할 때 화상 메모리를 필요로 한다.
다수의 보간 회로는 제1도에 도시한 바와 같이, 휘도(이하, Y라 한다) 신호와 색차(이하, C라 한다) 신호에서 별도의 화상 메모리를 필요로 하였다. 즉, Y/C분리 회로(51)에서 분리된 Y 데이타는 메모리 제어부(53)에서 기입 및 판독이 제어되는 Y용 화상 메모리(52)에 저장되고, 그 중의 n점이 판독되어 셀렉터(54)를 통해 Y용 보간 처리 회로(55)에 공급되고 있다. 그리고, Y용 보간 처리 회로(55)에 의해 보간된 보간 Y 데이타가 출력된다. 또한, Y/C 분리 회로(51)에서 분리된 C 데이타는 메모리 제어부(57)에서 기입 및 판독이 제어되는 C용 화상 메모리에 저장되고, 그 중의 n점이 판독되어 셀렉터(58)을 통해 C용 보간 처리 회로(59)에 공급되고 있다. 그리고, C용 보간 처리 회로(59)에 의해 보간된 보간 C 데이타가 출력된다.
이것은 디지탈 화상 신호의 포맷, 예를 들면 D1 규격에서 Y 데이타와 C 데이타의 표본점이 상이한 점, 또한 예를 들면 D1, D2 규격에서 C 데이타의 표본점이 상이한 점이 주된 이유이다. 여기에서, D1 규격은 CCIR에서 규정된 부호화 규격 권고 601에 표시된 스튜디오용 컴포넌트 신호의 디지탈 규격이다. 권고 601에서는 표본화 주파수, 1라인 당 유효 화소수, 양자화 비트수, 대역 제한용 필터 특성 등을 525 라인 방식과 625 라인 방식으로 공통으로 하고 있고, 이 결과 권고 601의 컴포넌트 신호를 기록하는 D1-VTR은 스위치의 전환으로 525 라인에도 625 라인에도 대응 가능하게 되어 있다. 그러나, 스튜디오의 시스템은 컴포넌트 신호가 중심이기 때문에, 컴포지트 디지탈 VTR에 대한 요구가 강하고, D2 포맷이 SMPTE로 규격화 되었다.
또한, 근년 DME에 대한 고화질화의 요구가 높아지고 있고, 더욱 원활하게 자연스러운 보간 처리를 행하기 위하여 산출점 근방의 다점을 사용하여 보간 처리를 행하는 다점 보간 처리의 필요성이 높아지고 있다.
그런데, 상술한 바와 같은 구성의 보간 회로는 Y 데이타와 C 데이타로 독립된 화상 메모리 구성, 판독/기입 회로가 필요하고, 다점(= n점) 보간이 됨에따라 분할량이 증가하여, 제2도에 도시한 바와 같이 Y 및 C 데이타용 화상 메모리(52 및 56)의 수, 메모리 주변 회로인 메모리 제어부(53 및 57)의 수가 각각 합계 2n개로 증대하여 면적, 소비 전력의 면에서 불리해진다.
본 발명은 상기 실정을 감안하여 이루어진 것으로, Y 데이타와 C 데이타를 동일 메모리 상에서 억세스하여, 메모리 및 주변 회로를 삭감하고, 면적 축소화와 저소비 전력화를 달성할 수 있는 다점 보간 회로의 제공을 목적으로 한다.
본 발명의 목적을 달성하기 위하여, 본 발명의 보간 장치는 화상 메모리의 동일 어드레스 상에 n + 1 점의 화소 위치에 있어서의 화소 데이타의 휘도 데이타와 색차 데이타를 기입하고, 또한 이 화상 메모리로부터 휘도 데이타와 색차 데이타를 판독하는 메모리 제어 수단과, 이 메모리 제어 수단에 의해 화상 메모리로부터 판독된 n+1점의 화소 위치에 있어서의 화소 데이타의 휘도 데이타와 색차 데이타로부터 각각 n점의 화소 위치에 있어서의 휘도 데이타와 색차 데이타를 선택하는 선택 수단과, 이 선택 수단에서 선택된 n점의 화소 위치에 있어서의 휘도 데이타로부터, n점 보간 처리에 의해 지정된 보간점에서의 휘도 데이타를 생성하는 휘도 데이타 보간 처리 수단과, 선택 수단에서 선택된 n점의 화소 위치에서의 색차 데이타로부터, n점 보간 처리에 의해 지정된 보간점에서의 색차 데이타를 생성하는 색차 데이타 보간 처리 수단을 갖는다.
이하, 본 발명에 관한 다점 보간 회로의 실시예에 대하여 도면을 참조하여설명한다.
본 실시예는 디지탈 화상 신호에 합성, 변형, 색 변환 등의 화상 정보 처리를 행하는 디지탈 화상 특수 효과(Digital Multi Effecter, 이하 DME라 한다) 장치에 적용되어 바람직한 다점 보간 회로이다.
최근 DME 장치는 고화질의 요구가 높아지고, 더욱 원활하게 자연스러운 보간을 행하는 다점 보간 회로가 필요해지고 있다. 이 다점 보간 회로는 산출점 근방의 다점을 사용하여 보간을 행한다. 특히, 이 실시예의 다점 보간 회로는 휘도(Y), 색차(C) 데이타로 이루어지는 화상 데이타에 그대로 어드레스를 부여하여 한번 화상 메모리에 기입하고, 화상 처리가 행해진 화상에 상당하는 어드레스에 따라서 판독하는 판독측 화상 처리를 행하는 다점 보간 회로이다.
먼저, 다점 보간 회로를 설명하기 전에 DME 장치의 화상 처리부인 DME 처리부에 대하여 제3도를 참조하면서 설명한다. DME 처리부(10)은 다점 보간 회로(14)를 내장한다.
이 DME 처리부(10)은 화상의 생성과 합성과 페인트 등의 화상 처리를 행한다. 이 DME 처리부(10)은 제3도에 도시한 바와 같이, 색변환 회로(11)과, 2차원 가변 LPF(12)와, 화상 처리 제어부(13)과, 다점 보간 처리부(14)로 이루어진다. 이 중에서 다점 보간 처리부(14)는 화상 메모리(15)와, 메모리 제어부(16)과, 셀렉터(17)과, Y용 보간 처리 회로(18)과, C용 보간 처리 회로(19)로 구성된다.
색 변환 회로(11)은 화상 처리 제어부(13)의 지시에 따라 Y, C 데이타로 이루어지는 화상 데이타의 각 화소의 색을 변화시킨다. 일반적으로, 각 색은 R, G, B또는 Y, R-Y, B-Y의 3색으로 이루어지고, 그 혼합비를 변화시킴으로써 색변환 된다. 2차원 가변 LPF(12)는 축소 처리에 앞서 안티 앨리어싱 처리를 행하기 위한 저역 통과 필터 기능을 갖는다. 이 2차원 가변 LPF(12)는 화상 처리 제어부(13)의 지시에 따라 탭 계수를 변화시킬 수 있으므로 축소의 정도에 따라서 작용하는 저역 범위를 변화시킬 수 있다. 또한, 상기 저역 통과 필터 기능은 특수 효과의 하나인 디포커스라 불리는 눈금 처리에도 이용할 수 있다.
다점 보간 회로(14)를 구성하는 메모리 제어부(16)은 화상 메모리(15)의 동일 어드레스 상에 n+1 점의 화상 데이타의 Y 데이타와 C 데이타를 기입함과 동시에, 이 Y 데이타와 C 데이타를 각각 독립하여 n+1점 판독한다. 셀렉터(17)은 메모리 제어부(16)에 의해 화상 메모리(15)로부터 판독된 각각 n+1점의 Y 데이타와 C 데이타로부터 판독된 각각 n점의 Y 데이타와 C 데이타를 선택한다. Y용 보간 처리 회로(18)은 셀렉터(17)에서 선택된 n점의 Y데이타를 이용하여 보간 대상이 되는 보간점에 n점 보간 처리를 행한다. C용 보간 처리 회로(19)는 셀렉터(17)에서 선택된 n점의 C 데이타를 이용하여 상기 보간점에 n점 보간 처리를 행한다.
메모리 제어부(16)은 화상 처리 제어부(13)의 지시에 따라 화상 메모리(15)에 Y 및 C 데이타를 기입하고, 또한 화상 메모리(15)로부터 Y 및 C 데이타를 판독하기 위한 기입/판독 어드레스를 생성하고, 화상 메모리(15)의 기입/판독을 제어한다. 화상 처리 제어부(13)은 메모리 제어부(16) 외에 셀렉터(17), Y용 보간 처리 회로(18), C용 보간 처리 회로(19)의 각 동작도 제어하고 있다.
이와 같이, 구성된 DME 처리부(10)에서는 색 변환 회로(11)에 의해 색 변환되고, 2차원 가변 LPF(12)에서 안티앨리어싱 처리된 상기 화상 데이타를 다점 보간 회로(14)에 의해 다점 보간하여, 더욱 원활하게 자연스러운 화상을 형성하기 위한 보간 Y, 보간 C 데이타를 출력할 수 있다.
이 다점 보간 회로(14)의 동작은 다음에 설명한다. 또, 여기에서는 8점 보간(n=8) 처리를 예로 들어 설명한다.
먼저, 2차원 가변 LPF(12)를 통한 Y, C 데이타로 이루어지는 화상 데이타를 메모리 제어부(16)이 화상 처리 제어부(13)의 지시에 의해 생성된 기입 어드레스 신호에 따라서, 화상 메모리(15)의 동일 어드레스 상에 기입한다. 예를 들면 이 화상 데이타는 상위 8비트가 Y 데이타, 하위 8비트가 C 데이타인 16비트 화상 데이타이다.
이 때, 상기 화상 데이타는 메모리 제어부(16)의 제어에 의해 화상 데이타의 수평 방향에 대하여 제4도에 도시한 바와 같이, n+1(=9)개의 메모리 뱅크로 분할되어 저장된다. 이 9개의 분할부를 메모리 뱅크(B0, B1, B2, B3, B4, B5, B6, B7, B8)로 한다.
다음에, 상기 보간점이 화상 처리 제어부(13)에 지시되면, 화상 처리 제어부(13)은 이 보간점의 좌 4점, 우 5점의 분할 화상 데이타를 화상 메모리(15)로부터 판독하기 위한 판독 어드레스를 메모리 제어부(16)에 생성시킨다. 메모리 제어부(16)은 상기 9점의 어드레스를 생성하여 화상 메모리(15)에 공급하고, 상기 각 뱅크로부터 해당하는 9개의 상기 Y 데이타와 C 데이타를 판독한다. 이 때, 각판독 어드레스 신호는 메모리 뱅크(B0, B1, B2, B3, B4, B5, B6, B7, B8)에 대응하는 판독 어드레스 변환기에서 후술하는 바와 같이 생성된다. 메모리 뱅크(B0, B1, B2, B3, B4, B5, B6, B7, B8)로부터 판독된 9개의 Y 및 C 데이타는 셀렉터(17)에 공급된다. 셀렉터(17)은 화상 메모리(15)로부터 판독된 9개의 Y 및 C 데이타를 수평 어드레스에 따라 재배열 한 후, 8개의 Y 및 C 데이타를 선택한다.
이 셀렉터(17)은 C 데이타가 D1 포맷의 색차 데이타로서, 보간점 직전의 판독 어드레스가 짝수인 경우에만 다른 경우와 상이한 데이타 선택을 행한다. 즉, C 데이타가 D1 포맷의 색차 데이타로서 보간점 직전의 판독 어드레스가 짝수인 경우, 셀렉터(17)은 9개의 C 데이타를 재배열한 후, 9개의 C 데이타 중의 판독 어드레스가 가장 큰 우측의 C 데이타로부터 8개를 선택한다.
또한, C 데이타가 D1 포맷에서, 상기 보간점 직전의 판독 어드레스가 홀수인 경우와, C 데이타가 D2 포맷인 경우나, Y 데이타에 대한 경우에는 각 데이타를 재배열하여 좌로부터 8점을 선택한다.
그리고, 셀렉터(17)에서 선택된 8개의 Y 데이타는 Y용 보간 처리 회로(18)에 공급된다. 또한, 셀렉터(17)에서 선택된 8개의 C 데이타는 C용 보간 처리 회로(19)에 공급된다. Y용 보간 처리 회로(18), C용 보간 처리 회로(19)는 각각 8개의 휘도 데이타, 8개의 색차 데이타를 이용하여 상기 보간점에 8점 보간 처리를 행하고, 보간 휘도 데이타 Y와, 보간 C 데이타를 출력한다.
먼저, 화상 데이타의 Y 데이타를 대상으로 하는 경우의 동작을 제5도 및 제6도를 참조하면서 설명한다. 먼저, 보간점 PI가 화상 처리 제어부(13)에 의해 지시되면, 메모리 제어부(16)은 이 보간점의 좌 4점, 우 5점의 Y 데이타를 화상 메모리(15)로부터 판독한다. 예를 들면, 보간점 PI가 제5도의 케이스 CA와 같이 수평 어드레스 A3와 수평 어드레스 A4사이의 어드레스 A3.5를 지시하는 경우, 메모리 제어부(16)은 상기 메모리 뱅크(B0, B1, B2, B3, B4, B5, B6, B7, B8)로부터 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8)을 판독한다. 제6도에는 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8)와, 보간점 PI와의 위치 관계를 나타낸다. 셀렉터(17)은 가장 우측의 휘도 데이타 Y8을 버리고, 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7)을 선택하여 Y용 보간 처리 회로(18)에 공급한다. Y용 보간 처리 회로(18)은 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7)을 이용하여 보간점 PI의 보간치를 산출하고, 산출된 보간 Y 데이타를 출력한다.
다음에, 대상으로 하는 데이타가 D1 포맷에서, 보간점 PI가 제5도의 케이스 CA와 같이 수평 어드레스 A3와 수평 어드레스 A4사이의 어드레스 A3.5를 지시하는 경우에 대하여 설명한다. 이 경우, 색차 데이타는 제7도 및 제8도에 도시한 바와 같이, U데이타와 V데이타로 분리된다.
여기에서, 색차 데이타(U0, U2, U4, U6, U8)와, 색차 데이타(V0, V2, V4, V6,V8)은 휘도 데이타(Y0, Y2, Y4, Y6, Y8)에 대응하여 샘플링된다. 그러나, 색차 데이타(U0, U2, U4, U6, U8)은 휘도 데이타(Y0, Y2, Y4, Y6, Y8)의 위치에 배치되어 있지만, 색차 데이타(V0, V2, V4, V6, V8)은 휘도 데이타(Y1, Y3, Y5, Y7, Y9)의 위치에 배치된다.
메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B0, B2, B4, B6, B8)로부터 색차 데이타(U0, U2, U4, U6, U8)을 판독한다. 제7도는 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8)에 대한 색차 데이타(U0, U2, U4, U6, U8)의 위치와 보간점 PI와의 위치 관계를 나타낸다.
여기에서, 짝수인 Y 데이타와 U 데이타의 위치는 상술한 바와 같이 대응하고 있다. 셀렉터(17)은 보간점 PI가 수평 어드레스 A3와 수평 어드레스 A4사이에 위치하기 때문에, 색차 데이타 U2와 색차 데이타 U4사이에서 좌측 2점의 색차 데이타 U2및 U0와, 좌측 2점의 색차 데이타 U4및 U6와의 합계 4점의 색차 데이타(U0, U2, U4, U6)를 선택하고 색차 데이타 U8을 버린다. 이 색차 데이타(U0, U2, U4, U6)는 C용 보간 처리 회로(19)에 공급된다.
또한, 메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B1, B3, B5, B7)으로부터 색차 데이타(V0, V2, V4, V6)을 판독한다. 제8도에는 휘도 데이타(Y0,Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8)에 대한 색차 데이타(V0, V2, V4, V6)의 위치와, 보간점 PI와의 위치 관계를 나타낸다. 셀렉터(17)은 보간점 PI가 수평 어드레스 A3와 수평 어드레스 A4사이에 위치하므로, 색차 데이타 V2와 색차 데이타 V4사이에서 좌측 2점의 색차 데이타 V2및 V0와 우측 2점의 색차 데이타 V4및 V6와의 함계 4점의 색차 데이타(V0, V2, V4, V6)를 선택한다. 이 색차 데이타(V0, V2, V4, V6)는 C용 보간 처리 회로(19)에 공급된다.
C용 보간 처리 회로(19)는 셀렉터(17)에 의해 선택된 합계 8개의 색차 데이타(U0, U2, U4, U6)와, 색차 데이타(V0, V2, V4, V6)를 이용하여 보간점 PI에 다점 보간 처리를 행하고 보간 C 데이타를 출력한다.
다음에, 대상으로 하는 데이타가 D1 포맷에서, 보간점 PI가 제5도의 케이스 CB와 같이 수평 어드레스 A4와 수평 어드레스 A5사이의 어드레스 A4.5를 가리키는 경우에 대하여 제9도 및 제10도를 참조하면서 설명한다.
메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B2, B4, B6, B8)로부터 색차 데이타(U2, U4, U6, U8)을 판독한다. 제9도에는 휘도 데이타(Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9)에 대한 색차 데이타(U2, U4, U6, U8)의 위치와 보간점 PI와의 위치 관계를 도시하였다. 셀렉터(17)은 보간점 PI가 수평 어드레스 A4와 수평 어드레스 A5사이에 위치하므로, 색차 데이타 U4와 색차 데이타 U6사이에서 좌측 2점의 색차 데이타 U4및 U2와, 우측 2점의 색차 데이타 U6및 U8의 합계 4점의 색차 데이타(U2, U4, U6, U8)을 선택한다.
또한, 메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B1, B3, B5, B7, B0)로부터 색차 데이타(V0, V2, V4, V6, V8)을 판독한다. 제10도에는 휘도 데이타(Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9)에 대한 색차 데이타(V0, V2, V4, V6, V8)의 위치와, 보간점 PI와의 위치 관계를 나타낸다. 셀렉터(17)은 보간 PI가 수평 어드레스 A4와 수평 어드레스 A5사이에 위치하기 때문에, 색차 데이타 V4와 색차 데이타 V6사이에서 좌측 2점의 색차 데이타 V4및 V2와, 우측 2점의 색차 데이타 V6및 V8과의 합계 4점의 색차 데이타(V2, V4, V6, V8)을 선택하고, 색차 데이타(V0)를 버린다.
C용 보간 처리 회로(19)는 셀렉터(17)가 9개의 색차 데이타로부터 선택된 8개의 색차 데이타(U2, U4, U6, U8)과, 색차 데이타(V2, V4, V6, V8)을 이용하여 보간점 PI에 다점 보간 처리를 행하고, 보간 C 데이타를 출력한다.
다음에, 대상으로 하는 데이타가 D2 포맷에서, 보간점 PI가 제5도의 케이스 CA와 같이, 수평 어드레스 A3와 수평 어드레스 A4사이의 어드레스 A3.5를 가리키는경우에 대하여 설명한다. 이 경우, 색차 데이타는 제11도 및 제12도에 도시한 바와 같이, I 데이타와 Q 데이타로 분리된다.
메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B0, B2, B4, B6, B8)로부터 색차 데이타(I0, I2, I4, I6, I8)을 판독한다. 제11도는 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8)에 대한 색차 데이타((I0, I2, I4, I6, I8)의 위치와, 보간점 PI와의 위치 관계를 나타낸다. 여기에서, 짝수의 Y 데이타와 I 데이타는 대응하고 있다. 셀렉터(17)은 보간점 PI가 수평 어드레스 A3와 수평 어드레스 A4사이에 위치하므로, 색차 데이타 I2와 색차 데이타 I4사이에서 좌측 2점의 색차 데이타 I2및 I0와, 우측 2점의 색차 데이타 I4및 I6와의 합계 4점의 색차 데이타(I0, I2, I4, I6)를 선택하고 색차 데이타 I8을 버린다. 이 색차 데이타(I0, I2, I4, I6)는 C용 보간 처리 회로(19)에 공급된다.
또한, 메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B1, B3, B5, B7)로부터 색차 데이타(Q1, Q3, Q5, Q7)을 판독한다. 제12도는 휘도 데이타(Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8)에 대한 색차 데이타(Q1, Q3, Q5, Q7)의 위치와, 보간점 PI와의 위치 관계를 도시하였다. 셀렉터는 보간점 PI가 수평 어드레스 A3와 수평 어드레스 A4사이에 위치하므로, 색차 데이타 Q3와 색차 데이타 Q5사이에서 좌측 2점의색차 데이타 Q3및 Q1과, 우측 2점의 색차 데이타 Q5및 Q7과의 합계 4점의 색차 데이타(Q1, Q3, Q5, Q7)을 선택한다. 이 색차 데이타(Q1, Q3, Q5, Q7)은 C용 보간 처리 회로(19)에 공급된다.
C용 보간처리회로(19)는 셀렉터(17)에 의해 9개의 색차 데이타로부터 선택된 합계 8개의 색차 데이타(I0, I2, I4, I6)와, 색차 데이타(Q1, Q3, Q5, Q7)은 이용하여 보간점 PI에 다점 보간 처리를 행하고, 보간 C 데이타를 출력한다.
다음에, 대상으로 하는 데이타가 D2 포맷에서, 보간점 PI가 제5도의 케이스 CB와 같이, 수평 어드레스 A4와 수평 어드레스 A5사이의 어드레스 A4.5를 가리키는 경우에 대하여 제13도 및 제14도를 참조하면서 설명한다.
메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B2, B4, B6, B8)로 부터 색차 데이타(I2, I4, I6, I8)을 판독한다. 제13도는 휘도 데이타(Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9)에 대한 색차 데이타(I2, I4, I6, I8)의 위치와, 보간점 PI와의 위치 관계를 나타낸다. 그리고, 셀렉터(17)은 보간점 PI가 수평 어드레스 A4와 수평 어드레스 A5사이에 위치하므로, 색차 데이타 I4와 색차 데이타 I6사이에서 좌측 2점의 색차 데이타 I4및 I2와, 우측 2점의 색차 데이타 I6및 I8의 합계 4점의 색차 데이타(I2, I4, I6, I8)을 선택한다. 이들 색차 데이타(I2, I4, I6, I8)은 C용 보간처리 회로(19)에 공급된다.
또한, 메모리 제어부(16)은 화상 메모리(15)의 상기 메모리 뱅크(B1, B3, B5, B7, B0)로부터 색차 데이타(Q1, Q3, Q5, Q7, Q9)를 판독한다. 제14도는 휘도 데이타(Y1, Y2, Y3, Y4, Y5, Y6, Y7, Y8, Y9)에 대한 색차 데이타(Q1, Q3, Q5, Q7, Q9)의 위치와, 보간점 PI와의 위치 관계를 나타낸다. 그리고, 셀렉터(17)은 보간점 PI가 수평 어드레스 A4와 수평 어드레스 A5사이에 위치하므로, 색차 데이타 Q3와 색차 데이타 Q5사이에서 좌측 2점의 색차 데이타 Q3및 Q1과, 우측 2점의 색차 데이타 Q5및 Q7과의 합계 4점의 색차 데이타(Q1, Q3, Q5, Q7)을 선택하고, 색차 데이타 Q9을 버린다. 이들 색차 데이타(Q1, Q3, Q5, Q7)은 C용 보간 처리 회로(19)에 공급된다.
C용 보간 처리 회로(19)는 셀렉터(17)에 의해 9개의 색차 데이타로부터 선택된 합계 8개의 색차 데이타(I2, I4, I6, I8)과, 색차 데이타(Q1, Q3, Q5, Q7)을 이용하여 보간점 PI에 다점 보간 처리를 행하고 보간 C 데이타를 출력한다.
이상에서, 이 다점 보간 회로(14)는 표본점이 상이한 Y 데이타와 C 데이타를 동일 화상 메모리(15), 메모리 제어부(16) 및 셀렉터(17)을 이용하여 다점 보간 처리를 할 수 있다.
즉, 이 다점 보간 회로(14)는 제15도에 도시한 바와 같이, 메모리 제어부(16)을 구성하는 9개의 판독/기입 어드레스 발생기(160, 161, 162, 163, 164,165, 166, 167, 168)에서 생성된 판독 어드레스에 따라서, 화상 메모리(15)를 구성하는 메모리 뱅크(B0, B1, B2, B3, B4, B5, B6, B7, B8)인 각 부분(150, 151, 152, 153, 154, 155, 156, 157, 158)의 예를 들면 상위 8 비트 및 하위 8 비트로부터 각각 9개의 Y 데이타와 C 데이타를 판독하여, 셀렉터(17)의 Y용 셀렉트 기능부(17γ)와 C용 셀렉터 기능부(17c)에 공급하고 있다. 또, 2차원 가변 LBF로부터의 Y 데이타 및 C 데이타는 판독/기입 어드레스 발생기(160, 161, 162, 163, 164, 165, 166, 167, 168)로부터의 기입 어드레스에 기초하여 각각 메모리 뱅크(150, 151, 152, 153, 154, 155, 156, 157, 158)의 예를 들면 상위 8 비트 및 하위 8 비트에 기입되고 있다.
Y용 셀렉터 기능부(17γ)는 상기 9개의 Y 데이타를 재배열하여, 제6도에 도시한 바와 같이, 좌로부터 8점을 선택하여 Y용 보간 처리 회로(18)에 공급한다. Y용 보간 처리 회로(18)은 8개의 Y 데이타를 이용하여 다점 보간 처리를 실시하고, 보간 Y 데이타를 출력한다.
C용 셀렉트 기능부(17c)는 상술한 바와 같이, C 데이타가 D1 포맷의 색차 데이타이며, 보간점 직전의 판독 어드레스가 짝수인 경우에 9개의 C 데이타를 재배열한 후, 제9도 및 제10도에 도시한 바와 같이, 9개의 C 데이타 중의 판독 어드레스가 가장 큰 우측의 C 데이타로부터 8개를 선택하여 C용 보간 처리 회로(19)에 공급한다. 또한, C용 셀렉트 기능부(17c)는 C 데이타가 D1 포맷에서, 상기 보간점 직전의 판독 어드레스가 홀수인 경우나, C 데이타가 D2 포맷인 경우에는 C 데이타를 재배열하여 좌로부터 8개의 선택하여 C용 보간 처리 회로(19)에 공급한다. C용 보간 처리 회로(19)는 상기 8개의 C 데이타를 이용하여 다점 보간 처리를 실시하고, 보간 C 데이타를 출력한다.
이와 같이, 이 다점 보간 회로(14)는 제16도에 도시한 바와 같이, 화상 메모리(15)와 메모리 제어부(16)을 각각 (n+1)개씩 구비한 구성으로, 화상 데이타에 다점 보간 처리를 실시할 수 있다. 또한, Y 데이타와 C 데이타를 동일 메모리 상에서 억세스할 수 있으므로 메모리 및 주변 회로를 삭감하여 면적 절감과 소비 전력 절감을 달성할 수 있다.
또, 본 발명에 관한 다점 보간 회로는 상술한 8점 보간 처리만을 행하는 것은 아니고, n=9,10,...이라도 된다. 또한, 다점 보간 회로는 DME 장치의 DME 처리부 외에도 적용할 수 있다.
본 발명에 관한 다점 보간 회로는 메모리 제어 수단이 n+1점의 화상 데이타의 휘도 데이타와 색차 데이타를 화상 메모리의 동일 어드레스에 기입함과 동시에, 이 휘도 데이타와 색차 데이타를 각각 독립하게 n+1점 판독하고, 선택 수단이 각각 n+1점의 휘도 데이타와 색차 데이타로부터 각각 n점의 휘도 데이타와 색차 데이타를 선택하고, 휘도 데이타용 보간 처리 수단과 색차 데이타용 보간 처리 수단에 공급하여 보간점에 다점 보간 처리를 실시하므로, 화상 메모리가 점하는 면적 및 주변 회로가 점하는 면적을 삭감될 수 있어서 면적 절감과 소비 전력 절감을 달성할 수 있다.
제1도는 종래의 다점(多点) 보간 회로의 일 예를 도시한 블럭도.
제2도는 종래의 다점 보간 회로의 메모리와 주변 회로의 일 예를 설명하기 위한 도면.
제3도는 본 발명에 관한 다점 보간 회로의 한 실시예를 도시한 블럭도.
제4도는 제3도에 도시한 다점 보간 회로의 화상 메모리의 구성을 설명하기 위한 개략선도.
제5도는 보간점의 화상 메모리 상의 위치를 도시한 도면.
제6도는 제3도에 도시한 다점 보간 회로의 휘도 데이타에 대한 보간 처리를 설명하기 위한 개략선도.
제7도는 색차 데이타가 D1 포맷 색차 데이타 U이고, 또 보간점 직전의 어드레스가 홀수일 때의 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제8도는 색차 데이타가 D1 포맷 색차 데이타 V이고, 또 보간점 직전의 어드레스가 홀수일 때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제9도는 색차 데이타가 D1 포맷 색차 데이타 U이고, 또 보간점 직전의 어드레스가 짝수일 때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제10도는 색차 데이타가 D1 포맷 색차 데이타 V이고, 또 보간점 직전의 어드레스가 짝수일 때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제11도는 색차 데이타가 D2 포맷 색차 데이타 I이고, 또 보간점 직전의 어드레스가 홀수일 때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제12도는 색차 데이타가 D2 포맷 색차 데이타 Q이고, 또 보간점 직전의 어드레스가 홀수일때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제13도는 색차 데이타가 D2 포맷 색차 데이타 I이고, 또 보간점 직전의 어드레스가 짝수일 때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제14도는 색차 데이타가 D2 포맷 색차 데이타 Q이고, 또 보간점 직전의 어드레스가 짝수일 때 제3도에 도시한 다점 보간 회로의 보간 처리를 설명하기 위한 개략선도.
제15도는 n=8로 할 때에 있어서, 제3도에 도시한 다점 보간 회로의 상세한 구성을 도시한 블럭도.
제16도는 제3도에 도시한 다점 보간 회로의 효과를 설명하기 위한 블럭도.
도면의 주요 부분에 대한 부호의 설명
14 : 다점(多点) 보간 회로 15 : 화상 메모리
16 : 메모리 제어부 17 : 셀렉터
18 : Y용 보간 처리 회로 19 : C용 보간 처리 회로

Claims (3)

  1. 화상 메모리로부터 복수의 화소 위치에 있어서의 화소 데이타를 판독하여, n점 보간 처리에 의해 지정된 보간점에 있어서의 화소 데이타를 생성하는 보간 장치에 있어서,
    상기 화상 메모리의 동일 어드레스 상에 n+1점의 화소 위치에 있어서의 화소 데이타의 휘도 데이타와 색차 데이타를 기입하고, 또한 상기 화상 메모리로부터 상기 휘도 데이타와 색차 데이타를 판독하는 메모리 제어 수단
    상기 메모리 제어 수단에 의해 상기 화상 메모리로부터 판독된 n+1점의 화소 위치에 있어서의 화소 데이타의 휘도 데이타와 색차 데이타로부터 각각 n점의 화소 위치에 있어서의 휘도 데이타와 색차 데이타를 선택하는 선택 수단;
    상기 선택 수단에서 선택된 상기 n점의 화소 위치에 있어서의 휘도 데이타로 부터 상기 n점 보간 처리에 의해 상기 지정된 보간점에 있어서의 휘도 데이타를 생성하는 휘도 데이타 보간 처리 수단; 및
    상기 수단에서 선택된 상기 n점의 화소 위치에 있어서의 색차 데이타로부터 상기 n점 보간 처리에 의해 상기 지정된 보간점에 있어서의 색차 데이타를 생성하는 색차 데이타 보간 처리 수단을
    포함하는 것을 특징으로 하는 보간 장치.
  2. 제1항에 있어서,
    상기 휘도 데이타는 상기 화상 메모리의 상위 m비트용 기억 영역에 기억되고, 상기 색차 데이타는 상기 화상 메모리의 하위 m비트용 기억 영역에 기억되는 것을 특징으로 하는 보간 장치.
  3. 제1항에 있어서,
    선택 수단은 상기 화상 데이타가 D1 포맷의 화상 데이타이고, 또 상기 지정된 보간점 직전의 화소 위치의 어드레스가 짝수일 때, 상기 n+1 점의 화소 위치에 있어서의 한쪽 단부 화소 위치의 화소 데이타 이외의 화소 데이타를 선택하고, 상기 지정된 보간점 직전의 화소 위치의 어드레스가 홀수일 때, 상기 n+1점의 화소 위치에 있어서의 상기 한쪽 단부와 반대측의 다른쪽 단부 화소 위치의 화소 데이타 이외의 화소 데이타를 선택하는 것을 특징으로 하는 보간 장치.
KR1019960002028A 1995-01-31 1996-01-30 보간 장치 KR100349430B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7014682A JPH08205027A (ja) 1995-01-31 1995-01-31 多点補間回路
JP95-014682 1995-01-31

Publications (2)

Publication Number Publication Date
KR960030683A KR960030683A (ko) 1996-08-17
KR100349430B1 true KR100349430B1 (ko) 2003-02-05

Family

ID=11867991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002028A KR100349430B1 (ko) 1995-01-31 1996-01-30 보간 장치

Country Status (4)

Country Link
US (1) US5784502A (ko)
JP (1) JPH08205027A (ko)
KR (1) KR100349430B1 (ko)
GB (1) GB2297660B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507898B1 (en) * 1997-04-30 2003-01-14 Canon Kabushiki Kaisha Reconfigurable data cache controller
JP3683397B2 (ja) * 1997-07-02 2005-08-17 富士写真フイルム株式会社 カラー画像データ補間方法および装置
EP0921494B1 (en) * 1997-12-03 2003-10-15 Fuji Photo Film Co., Ltd. Interpolating operation method and apparatus for image signals
US7314209B2 (en) 2004-08-06 2008-01-01 Cooper Standard Automotive, Inc. Stub out fluid quick connector with shut off valve interface
JP2010081024A (ja) * 2008-09-24 2010-04-08 Oki Semiconductor Co Ltd 画像補間処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8713454D0 (en) * 1987-06-09 1987-07-15 Sony Corp Television standards converters
US5016103A (en) * 1989-08-17 1991-05-14 Zenith Electronics Corporation Spatial scan converter with vertical detail enhancement

Also Published As

Publication number Publication date
KR960030683A (ko) 1996-08-17
GB9601761D0 (en) 1996-04-03
GB2297660B (en) 1999-03-31
GB2297660A (en) 1996-08-07
JPH08205027A (ja) 1996-08-09
US5784502A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
US5861892A (en) Image processing apparatus using compressed-data processing
US5057911A (en) System and method for conversion of digital video signals
US4831447A (en) Method and apparatus for anti-aliasing an image boundary during video special effects
US6346969B1 (en) Color filter array and its color interpolation apparatus
US5083208A (en) Electronic zoom apparatus
US5333055A (en) Video camera circuit for processing image signals from an image pickup device having a mosaic color filter
JP2000165691A (ja) 色変換方法および装置
US5418907A (en) Multi-port memory and digital interpolation apparatus
KR100349430B1 (ko) 보간 장치
US5541665A (en) Image processing apparatus with change over of clock signals
US5774577A (en) Compact image conversion system operable at a high speed
US6917383B2 (en) Image sensing device
KR100445014B1 (ko) 디지탈화상신호용메모리장치와데이터기록방법및판독방법
US6741263B1 (en) Video sampling structure conversion in BMME
JPS5827146A (ja) ビデオ画像の製版システムにおける走査線内插装置
JP2810381B2 (ja) カラー信号処理装置
JP2575110B2 (ja) 画像合成方法
US7697817B2 (en) Image processing apparatus and method, and recorded medium
JP2904499B2 (ja) 画像信号処理回路
JPS63281587A (ja) 画像伸長用回路及び該回路を具えるテレビジョン受信装置
JP3543657B2 (ja) 電子ズーム回路
JP3271443B2 (ja) 撮像装置
JP3024370B2 (ja) 水平ライン補間機能付き撮像装置
KR100510460B1 (ko) 줌 처리장치 및 방법
JP3443989B2 (ja) 垂直輪郭強調回路用信号発生回路およびアスペクト比変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee