JPH06284734A - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JPH06284734A JPH06284734A JP7318093A JP7318093A JPH06284734A JP H06284734 A JPH06284734 A JP H06284734A JP 7318093 A JP7318093 A JP 7318093A JP 7318093 A JP7318093 A JP 7318093A JP H06284734 A JPH06284734 A JP H06284734A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 低電圧駆動に適した全波整流回路を提供す
る。 【構成】 反転入力端子に入力信号が印加される演算増
幅器３と、その出力端子にコレクタとベースが接続され
たトランジスタ１１と、同じく出力端子にエミッタが接
続され、ベースが所定電位でバイアスされるトランジス
タ１２と、トランジスタ１１の入力電流を検出し、極性
を反転して第１，第２の出力端子に出力する電流反転回
路１４と、トランジスタ１２のコレクタに入力端子が接
続され、第１，第２の出力端子を有する電流反転回路１
５と、一端が接地され、他端が電流反転回路１４，１５
の第１の各出力端子と演算増幅器３の非反転入力端子と
に接続されたインピーダンス回路６と、電流反転回路１
４，１５の第２の出力電流を加算して出力信号を得る手
段とを備えた。
る。 【構成】 反転入力端子に入力信号が印加される演算増
幅器３と、その出力端子にコレクタとベースが接続され
たトランジスタ１１と、同じく出力端子にエミッタが接
続され、ベースが所定電位でバイアスされるトランジス
タ１２と、トランジスタ１１の入力電流を検出し、極性
を反転して第１，第２の出力端子に出力する電流反転回
路１４と、トランジスタ１２のコレクタに入力端子が接
続され、第１，第２の出力端子を有する電流反転回路１
５と、一端が接地され、他端が電流反転回路１４，１５
の第１の各出力端子と演算増幅器３の非反転入力端子と
に接続されたインピーダンス回路６と、電流反転回路１
４，１５の第２の出力電流を加算して出力信号を得る手
段とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は、交流信号のレベルを検
出して直流値に変換するレベル検出回路に用いられる全
波整流回路に関するものであり、特に電源を低電圧で駆
動するのに適したものである。
出して直流値に変換するレベル検出回路に用いられる全
波整流回路に関するものであり、特に電源を低電圧で駆
動するのに適したものである。
【０００２】
【従来の技術】全波整流回路は、交流信号を整流するの
に入力信号をその直流レベルより正と負の信号部分に分
けて検出し、負の信号部分を正の信号に変換して正の信
号部分に加算して出力するものであり、レベル検出回路
としてよく用いられている。
に入力信号をその直流レベルより正と負の信号部分に分
けて検出し、負の信号部分を正の信号に変換して正の信
号部分に加算して出力するものであり、レベル検出回路
としてよく用いられている。
【０００３】以下に従来の全波整流回路について説明す
る。図２は従来の全波整流回路の一例を示し、１は入力
端子、２は出力端子、３は非反転入力端子が前記入力端
子に接続された演算増幅器、４はベースとエミッタがそ
れぞれ前記演算増幅器３の出力端子と反転入力端子に接
続されたＮＰＮ型トランジスタ、５はベースとエミッタ
がそれぞれ前記演算増幅器３の出力端子と反転入力端子
に接続されたＰＮＰ型トランジスタ、６は前記演算増幅
回路３の反転入力端子に一端が接続され、他端が接地さ
れたインピーダンス回路、７は前記ＮＰＮ型トランジス
タ４のコレクタ電流を反転して前記ＰＮＰ型トランジス
タ５のコレクタ電流に加算するための電流反転回路（カ
レントミラー回路）、８は出力信号を電流から電圧に変
換するための抵抗である。
る。図２は従来の全波整流回路の一例を示し、１は入力
端子、２は出力端子、３は非反転入力端子が前記入力端
子に接続された演算増幅器、４はベースとエミッタがそ
れぞれ前記演算増幅器３の出力端子と反転入力端子に接
続されたＮＰＮ型トランジスタ、５はベースとエミッタ
がそれぞれ前記演算増幅器３の出力端子と反転入力端子
に接続されたＰＮＰ型トランジスタ、６は前記演算増幅
回路３の反転入力端子に一端が接続され、他端が接地さ
れたインピーダンス回路、７は前記ＮＰＮ型トランジス
タ４のコレクタ電流を反転して前記ＰＮＰ型トランジス
タ５のコレクタ電流に加算するための電流反転回路（カ
レントミラー回路）、８は出力信号を電流から電圧に変
換するための抵抗である。
【０００４】以上のように構成された全波整流回路につ
いて、以下その動作を説明する。演算増幅器３の出力端
子は、ＮＰＮ型トランジスタ４あるいはＰＮＰ型トラン
ジスタ５のベース・エミッタを通して反転入力端子に帰
還されており、入力端子１に印加された電圧に対して反
転入力端子の電圧がつねに等しくなるように動作する。
入力電圧をＶ（Ｓ）、インピーダンス回路６に流れ込む
電流をＩ（Ｓ）、そのインピーダンスをＺ（Ｓ）とする
と、Ｉ（Ｓ）＝Ｖ（Ｓ）／Ｚ（Ｓ）となる。Ｉ（Ｓ）が
０のときの各トランジスタ４，５の電流は０であり、Ｉ
（Ｓ）の瞬時値の正の部分はＮＰＮ型トランジスタ４を
介して、同じく負の部分はＰＮＰ型トランジスタ５を介
してそれぞれ供給される。ＮＰＮ型トランジスタ４のコ
レクタ電流は電流反転回路７により極性を反転され、Ｐ
ＮＰ型トランジスタ５のコレクタ電流と加算されて出力
端子２に取り出される。
いて、以下その動作を説明する。演算増幅器３の出力端
子は、ＮＰＮ型トランジスタ４あるいはＰＮＰ型トラン
ジスタ５のベース・エミッタを通して反転入力端子に帰
還されており、入力端子１に印加された電圧に対して反
転入力端子の電圧がつねに等しくなるように動作する。
入力電圧をＶ（Ｓ）、インピーダンス回路６に流れ込む
電流をＩ（Ｓ）、そのインピーダンスをＺ（Ｓ）とする
と、Ｉ（Ｓ）＝Ｖ（Ｓ）／Ｚ（Ｓ）となる。Ｉ（Ｓ）が
０のときの各トランジスタ４，５の電流は０であり、Ｉ
（Ｓ）の瞬時値の正の部分はＮＰＮ型トランジスタ４を
介して、同じく負の部分はＰＮＰ型トランジスタ５を介
してそれぞれ供給される。ＮＰＮ型トランジスタ４のコ
レクタ電流は電流反転回路７により極性を反転され、Ｐ
ＮＰ型トランジスタ５のコレクタ電流と加算されて出力
端子２に取り出される。
【０００５】
【発明が解決しようとする課題】しかしながら、活性領
域のバイポーラトランジスタのベース・エミッタ間電圧
は、シリコン製では約０．７Ｖとなることから、上述の
構成ではインピーダンス回路を流れる電流が正のときに
は、ＮＰＮ型トランジスタ４のベース電圧がエミッタよ
りもシリコン製では約０．７Ｖ高くなり、同じく負のと
きには、ＰＮＰ型トランジスタ５のベース電圧がエミッ
タよりも約０．７Ｖ低くなるので、この回路を駆動する
電源としては、入力信号の振幅に加えてさらに１．４Ｖ
以上の電圧が少なくとも必要になる。そのため、乾電池
１個などの低電圧電源で駆動する機器には不適当という
欠点を有していた。
域のバイポーラトランジスタのベース・エミッタ間電圧
は、シリコン製では約０．７Ｖとなることから、上述の
構成ではインピーダンス回路を流れる電流が正のときに
は、ＮＰＮ型トランジスタ４のベース電圧がエミッタよ
りもシリコン製では約０．７Ｖ高くなり、同じく負のと
きには、ＰＮＰ型トランジスタ５のベース電圧がエミッ
タよりも約０．７Ｖ低くなるので、この回路を駆動する
電源としては、入力信号の振幅に加えてさらに１．４Ｖ
以上の電圧が少なくとも必要になる。そのため、乾電池
１個などの低電圧電源で駆動する機器には不適当という
欠点を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、乾電池１個などの低電圧電源でも十分駆動すること
のできる全波整流回路を提供することを目的とする。
で、乾電池１個などの低電圧電源でも十分駆動すること
のできる全波整流回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明の全波整流回路は、反転入力端子に入力信号
が印加された演算増幅器と、演算増幅器の出力端子に入
力端子としてコレクタとベースとが接続された第１のト
ランジスタと、演算増幅器の出力端子に入力端子として
エミッタが接続され、第１のトランジスタとは逆方向の
電流が供給される第２のトランジスタと、第１のトラン
ジスタのエミッタと第２のトランジスタのベースとの間
に電圧を与える電圧供給手段と、第１のトランジスタの
入力電流を検出し、極性を反転して第１，第２の出力端
子に出力する第１の電流反転回路と、第２トランジスタ
のコレクタに入力端子が接続され、第１，第２の出力端
子を有する第２の電流反転回路と、一端が接地され、他
端が第１の電流反転回路の第１の出力端子と第２の電流
反転回路の第１の出力端子と演算増幅器の非反転入力端
子とに接続されたインピーダンス回路と、第１の電流反
転回路の第２の出力電流と第２の電流反転回路の第２の
出力電流とを加算して出力信号を得る手段とを備えた。
に、本発明の全波整流回路は、反転入力端子に入力信号
が印加された演算増幅器と、演算増幅器の出力端子に入
力端子としてコレクタとベースとが接続された第１のト
ランジスタと、演算増幅器の出力端子に入力端子として
エミッタが接続され、第１のトランジスタとは逆方向の
電流が供給される第２のトランジスタと、第１のトラン
ジスタのエミッタと第２のトランジスタのベースとの間
に電圧を与える電圧供給手段と、第１のトランジスタの
入力電流を検出し、極性を反転して第１，第２の出力端
子に出力する第１の電流反転回路と、第２トランジスタ
のコレクタに入力端子が接続され、第１，第２の出力端
子を有する第２の電流反転回路と、一端が接地され、他
端が第１の電流反転回路の第１の出力端子と第２の電流
反転回路の第１の出力端子と演算増幅器の非反転入力端
子とに接続されたインピーダンス回路と、第１の電流反
転回路の第２の出力電流と第２の電流反転回路の第２の
出力電流とを加算して出力信号を得る手段とを備えた。
【０００８】
【作用】この構成によって、整流動作をするときに回路
の各端子に発生する電圧の値を小さく抑えることがで
き、乾電池１個などの低電圧電源でも十分駆動すること
が可能となる。
の各端子に発生する電圧の値を小さく抑えることがで
き、乾電池１個などの低電圧電源でも十分駆動すること
が可能となる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例における全波整流
回路の構成を示す。図１において、１は入力端子、２は
出力端子、３は反転入力端子が入力端子１に接続された
演算増幅器、１１は演算増幅器３の出力端子に入力端子
としてコレクタとベースが接続された第１のトランジス
タ、１２は演算増幅器３の出力端子に入力端子としてエ
ミッタが接続され、第１のトランジスタ１１とは逆方向
の電流を入力できる第２のトランジスタ、１３は第１の
トランジスタ１１のエミッタと第２のトランジスタ１２
のベースとの間に電圧を与える電圧供給手段、１４は第
１のトランジスタ１１の入力電流を検出し、極性を反転
して第１，第２の出力端子に出力する第１の電流反転回
路、１５は第２のトランジスタ１２のコレクタに入力端
子が接続され、第１，第２の出力端子を有する第２の電
流反転回路、６は一端が接地され、他端が第１の電流反
転回路１４の第１の出力端子と第２の電流反転回路１５
の第１の出力端子と演算増幅器３の非反転入力端子に接
続されたインピーダンス回路、１６は第１の電流反転回
路１４の第２の出力電流と前記第２の電流反転回路の第
２の出力電流とを加算して出力信号を得る手段であると
ころの第３の電流反転回路、８は出力信号を電流から電
圧に変換するための抵抗である。
回路の構成を示す。図１において、１は入力端子、２は
出力端子、３は反転入力端子が入力端子１に接続された
演算増幅器、１１は演算増幅器３の出力端子に入力端子
としてコレクタとベースが接続された第１のトランジス
タ、１２は演算増幅器３の出力端子に入力端子としてエ
ミッタが接続され、第１のトランジスタ１１とは逆方向
の電流を入力できる第２のトランジスタ、１３は第１の
トランジスタ１１のエミッタと第２のトランジスタ１２
のベースとの間に電圧を与える電圧供給手段、１４は第
１のトランジスタ１１の入力電流を検出し、極性を反転
して第１，第２の出力端子に出力する第１の電流反転回
路、１５は第２のトランジスタ１２のコレクタに入力端
子が接続され、第１，第２の出力端子を有する第２の電
流反転回路、６は一端が接地され、他端が第１の電流反
転回路１４の第１の出力端子と第２の電流反転回路１５
の第１の出力端子と演算増幅器３の非反転入力端子に接
続されたインピーダンス回路、１６は第１の電流反転回
路１４の第２の出力電流と前記第２の電流反転回路の第
２の出力電流とを加算して出力信号を得る手段であると
ころの第３の電流反転回路、８は出力信号を電流から電
圧に変換するための抵抗である。
【００１１】本実施例の動作について、以下説明する。
まず、第１のトランジスタ１１はコレクタとベースが入
力端子となっており、正の電流のみを入力でき、第２の
トランジスタ１２はエミッタが入力端子となっており、
負の電流のみを入力できる。また、第１のトランジスタ
１１のエミッタと第２のトランジスタ１２のベースとの
間には、入力信号が加わらない限り、それぞれのトラン
ジスタに流れる電流が無視できる程度に小さくなるよう
な電圧が、電圧供給手段１３によって与えられており、
本実施例ではダイオード１７と抵抗１８に電流源１９よ
り電流を流して発生させている。したがって、演算増幅
器３の出力電流が０のとき、それぞれのトランジスタの
出力電流は概略０に保たれている。
まず、第１のトランジスタ１１はコレクタとベースが入
力端子となっており、正の電流のみを入力でき、第２の
トランジスタ１２はエミッタが入力端子となっており、
負の電流のみを入力できる。また、第１のトランジスタ
１１のエミッタと第２のトランジスタ１２のベースとの
間には、入力信号が加わらない限り、それぞれのトラン
ジスタに流れる電流が無視できる程度に小さくなるよう
な電圧が、電圧供給手段１３によって与えられており、
本実施例ではダイオード１７と抵抗１８に電流源１９よ
り電流を流して発生させている。したがって、演算増幅
器３の出力電流が０のとき、それぞれのトランジスタの
出力電流は概略０に保たれている。
【００１２】演算増幅器の出力電流をＩＡ（Ｓ）、イン
ピーダンス回路６に流れ込む電流をＩＢ（Ｓ）とすれ
ば、ＩＡ（Ｓ）が正のときには、第１の電流反転回路１
４を介して、また、ＩＡ（Ｓ）が負のときには、第２の
電流反転回路１５を介してインピーダンス回路６に電流
が流れることになり、ＩＢ（Ｓ）＝−ＩＡ（Ｓ）の関係
が成り立つ。インピーダンス回路６に発生する電圧をＶ
Ｂ（Ｓ）、そのインピーダンスをＺ（Ｓ）とすると、Ｖ
Ｂ（Ｓ）＝ＩＢ（Ｓ）・Ｚ（Ｓ）となり、また、演算増
幅器３の出力端子の電圧と電流とが同位相であることか
ら、演算増幅器３の出力電圧とインピーダンス回路６に
発生する電圧とは逆位相となっている。したがって、演
算増幅器３の反転入力端子の入力電圧をＶＳ（Ｓ）とす
ると、インピーダンス回路６に発生する電圧ＶＢ（Ｓ）
を演算増幅器３の非反転入力端子に帰還することによっ
て電圧フォロワが形成され、ＶＢ（Ｓ）はＶＳ（Ｓ）に
つねに等しくなるように動作する。
ピーダンス回路６に流れ込む電流をＩＢ（Ｓ）とすれ
ば、ＩＡ（Ｓ）が正のときには、第１の電流反転回路１
４を介して、また、ＩＡ（Ｓ）が負のときには、第２の
電流反転回路１５を介してインピーダンス回路６に電流
が流れることになり、ＩＢ（Ｓ）＝−ＩＡ（Ｓ）の関係
が成り立つ。インピーダンス回路６に発生する電圧をＶ
Ｂ（Ｓ）、そのインピーダンスをＺ（Ｓ）とすると、Ｖ
Ｂ（Ｓ）＝ＩＢ（Ｓ）・Ｚ（Ｓ）となり、また、演算増
幅器３の出力端子の電圧と電流とが同位相であることか
ら、演算増幅器３の出力電圧とインピーダンス回路６に
発生する電圧とは逆位相となっている。したがって、演
算増幅器３の反転入力端子の入力電圧をＶＳ（Ｓ）とす
ると、インピーダンス回路６に発生する電圧ＶＢ（Ｓ）
を演算増幅器３の非反転入力端子に帰還することによっ
て電圧フォロワが形成され、ＶＢ（Ｓ）はＶＳ（Ｓ）に
つねに等しくなるように動作する。
【００１３】第１の電流反転回路１４の出力電流をＩ１
（Ｓ）、第２の電流反転回路１５の出力電流をＩ２
（Ｓ）とすると、入力端子１の電圧ＶＳ（Ｓ）が０のと
きはＩ１（Ｓ）とＩ２（Ｓ）はいずれも概略０であり、
ＶＳ（Ｓ）が正の時は、第２の電流反転回路１５にＩ２
（Ｓ）＝ＶＳ（Ｓ）／Ｚ（Ｓ）なる電流が流れ、ＶＳ
（Ｓ）が負のときには、第１の電流反転回路１４にＩ１
（Ｓ）＝ＶＳ（Ｓ）／Ｚ（Ｓ）なる電流が流れる。
（Ｓ）、第２の電流反転回路１５の出力電流をＩ２
（Ｓ）とすると、入力端子１の電圧ＶＳ（Ｓ）が０のと
きはＩ１（Ｓ）とＩ２（Ｓ）はいずれも概略０であり、
ＶＳ（Ｓ）が正の時は、第２の電流反転回路１５にＩ２
（Ｓ）＝ＶＳ（Ｓ）／Ｚ（Ｓ）なる電流が流れ、ＶＳ
（Ｓ）が負のときには、第１の電流反転回路１４にＩ１
（Ｓ）＝ＶＳ（Ｓ）／Ｚ（Ｓ）なる電流が流れる。
【００１４】電流反転回路１４，１５はいずれも第２の
出力端子を有しており、その出力電流は第１の出力端子
の電流と等しくなる。電流反転回路１４の第２の出力電
流は、第３の電流反転回路１６を介して出力端子２に出
力されており、その出力電流Ｉ３（Ｓ）の値は、Ｉ３
（Ｓ）＝−Ｉ１（Ｓ）となる。したがって、第２の電流
反転回路１５の第２の出力電流と第３の電流反転回路１
６の出力電流とを加算して得られる出力端子２の出力電
流ＩＯ（Ｓ）の値は、ＩＯ（Ｓ）＝Ｉ２（Ｓ）−Ｉ１
（Ｓ）となる。Ｉ２（Ｓ）は正の値であり、Ｉ１（Ｓ）
は負の値であるから、ＩＯ（Ｓ）の値はつねに正の値と
なる。
出力端子を有しており、その出力電流は第１の出力端子
の電流と等しくなる。電流反転回路１４の第２の出力電
流は、第３の電流反転回路１６を介して出力端子２に出
力されており、その出力電流Ｉ３（Ｓ）の値は、Ｉ３
（Ｓ）＝−Ｉ１（Ｓ）となる。したがって、第２の電流
反転回路１５の第２の出力電流と第３の電流反転回路１
６の出力電流とを加算して得られる出力端子２の出力電
流ＩＯ（Ｓ）の値は、ＩＯ（Ｓ）＝Ｉ２（Ｓ）−Ｉ１
（Ｓ）となる。Ｉ２（Ｓ）は正の値であり、Ｉ１（Ｓ）
は負の値であるから、ＩＯ（Ｓ）の値はつねに正の値と
なる。
【００１５】こうして、出力端子２には、入力端子１に
印加された電圧の瞬時値ＶＳ（Ｓ）をインピーダンス回
路６のインピーダンスＺ（Ｓ）で除算した値の絶対値の
電流ＩＯ（Ｓ）＝｜ＶＳ（Ｓ）／Ｚ（Ｓ）｜が出力さ
れ、回路は全波整流の動作をする。
印加された電圧の瞬時値ＶＳ（Ｓ）をインピーダンス回
路６のインピーダンスＺ（Ｓ）で除算した値の絶対値の
電流ＩＯ（Ｓ）＝｜ＶＳ（Ｓ）／Ｚ（Ｓ）｜が出力さ
れ、回路は全波整流の動作をする。
【００１６】さて、従来例で述べたように、活性領域の
バイポーラトランジスタのベース・エミッタ間電圧ＶBE
はシリコンでは約０．７Ｖとなる。しかし、コレクタ電
流はＶBEに対して対数的に変化し、ＶBEが１８ｍＶ小さ
くなるごとに約２分の１となり、０．４Ｖでは０．７Ｖ
のときの約１／１０００００となる。本実施例におい
て、電圧供給手段１３は第１のトランジスタ１１のエミ
ッタと第２のトランジスタ１２のベースとの間に電圧を
与えるものであるが、この電圧をかりにトランジスタ１
２のベース側が正の０．８Ｖとなるように設定する。入
力端子１の電圧の値が０のときには、演算増幅器３の出
力端子の電圧が負側電源端子１０を基準として約０．４
Ｖとなり、トランジスタ１１，１２ともに流れる電流は
ほとんど無視できる値となる。入力端子１の電圧の値が
正のときには、トランジスタ１２が活性状態となり、演
算増幅器３の出力端子の電圧は約０．１Ｖとなる。逆
に、入力端子１の電圧の値が負のときには、トランジス
タ１１が活性状態となり、演算増幅器３の出力端子の電
圧は約０．７Ｖとなる。したがって、演算増幅器３の出
力端子は、負側電源端子１０を基準として０．１Ｖから
０．７Ｖまでの電圧が出力できればよいことになり、そ
の条件であるならば０．９Ｖ程度の電源電圧でも動作可
能な演算増幅器を構成することができる。
バイポーラトランジスタのベース・エミッタ間電圧ＶBE
はシリコンでは約０．７Ｖとなる。しかし、コレクタ電
流はＶBEに対して対数的に変化し、ＶBEが１８ｍＶ小さ
くなるごとに約２分の１となり、０．４Ｖでは０．７Ｖ
のときの約１／１０００００となる。本実施例におい
て、電圧供給手段１３は第１のトランジスタ１１のエミ
ッタと第２のトランジスタ１２のベースとの間に電圧を
与えるものであるが、この電圧をかりにトランジスタ１
２のベース側が正の０．８Ｖとなるように設定する。入
力端子１の電圧の値が０のときには、演算増幅器３の出
力端子の電圧が負側電源端子１０を基準として約０．４
Ｖとなり、トランジスタ１１，１２ともに流れる電流は
ほとんど無視できる値となる。入力端子１の電圧の値が
正のときには、トランジスタ１２が活性状態となり、演
算増幅器３の出力端子の電圧は約０．１Ｖとなる。逆
に、入力端子１の電圧の値が負のときには、トランジス
タ１１が活性状態となり、演算増幅器３の出力端子の電
圧は約０．７Ｖとなる。したがって、演算増幅器３の出
力端子は、負側電源端子１０を基準として０．１Ｖから
０．７Ｖまでの電圧が出力できればよいことになり、そ
の条件であるならば０．９Ｖ程度の電源電圧でも動作可
能な演算増幅器を構成することができる。
【００１７】図３は、図１の本発明の一実施例で使用す
る演算増幅器の一例を示す回路図であり、２０は反転入
力端子、２１は非反転入力端子、２２は出力端子であ
る。反転入力端子２０と非反転入力端子２１との間に印
加された電圧信号は、ＰＮＰ型トランジスタ２３，２４
で構成された差動増幅回路と電流反転回路２５〜２７と
を介して電流信号に変換され、出力端子２２から出力さ
れる。前述したところの０．１Ｖから０．７Ｖまでの電
圧が出力でき、０．９Ｖ程度の電源電圧でも動作可能と
なる条件を満たすことができる。
る演算増幅器の一例を示す回路図であり、２０は反転入
力端子、２１は非反転入力端子、２２は出力端子であ
る。反転入力端子２０と非反転入力端子２１との間に印
加された電圧信号は、ＰＮＰ型トランジスタ２３，２４
で構成された差動増幅回路と電流反転回路２５〜２７と
を介して電流信号に変換され、出力端子２２から出力さ
れる。前述したところの０．１Ｖから０．７Ｖまでの電
圧が出力でき、０．９Ｖ程度の電源電圧でも動作可能と
なる条件を満たすことができる。
【００１８】また、図１に示した本実施例では第２の電
流反転回路１５の入力として、ベースとコレクタを接続
したＰＮＰ型トランジスタを使用しており、電源電圧が
０．９Ｖのとき、第２のトランジスタ１２のコレクタ電
圧は負側電源端子１０を基準として約０．２Ｖとなる
が、トランジスタ１２のベース電圧が０．８Ｖであれば
エミッタ電圧は０．１Ｖとなり、コレクタ・エミッタ間
の電圧は約０．１Ｖが確保できる。したがって、トラン
ジスタ１２のコレクタ電流が飽和しない限り正常に動作
できる。
流反転回路１５の入力として、ベースとコレクタを接続
したＰＮＰ型トランジスタを使用しており、電源電圧が
０．９Ｖのとき、第２のトランジスタ１２のコレクタ電
圧は負側電源端子１０を基準として約０．２Ｖとなる
が、トランジスタ１２のベース電圧が０．８Ｖであれば
エミッタ電圧は０．１Ｖとなり、コレクタ・エミッタ間
の電圧は約０．１Ｖが確保できる。したがって、トラン
ジスタ１２のコレクタ電流が飽和しない限り正常に動作
できる。
【００１９】以上のように本実施例によれば、前記した
第１のトランジスタのエミッタと第２のトランジスタの
ベースとの間に適度な電圧を与えることにより、整流動
作をするときに回路の各端子に発生する電圧の値を小さ
く抑えることができ、乾電池１個などの低電圧電源でも
十分駆動することができる。
第１のトランジスタのエミッタと第２のトランジスタの
ベースとの間に適度な電圧を与えることにより、整流動
作をするときに回路の各端子に発生する電圧の値を小さ
く抑えることができ、乾電池１個などの低電圧電源でも
十分駆動することができる。
【００２０】なお、本実施例では入力端子１に入力信号
を印加し、インピーダンス回路の一端を接地としたが、
逆にインピーダンス回路の一端に入力信号を印加し、入
力端子１を接地としてもよく、要するに、入力端子１と
インピーダンス回路の一端との間に入力信号が印加され
ればよい。
を印加し、インピーダンス回路の一端を接地としたが、
逆にインピーダンス回路の一端に入力信号を印加し、入
力端子１を接地としてもよく、要するに、入力端子１と
インピーダンス回路の一端との間に入力信号が印加され
ればよい。
【００２１】また、本実施例では第１，第２のトランジ
スタをＮＰＮ型トランジスタとしたが、ＰＮＰ型トラン
ジスタでもよく、その場合各電流反転回路の電流の極性
が逆となるようにすればよい。
スタをＮＰＮ型トランジスタとしたが、ＰＮＰ型トラン
ジスタでもよく、その場合各電流反転回路の電流の極性
が逆となるようにすればよい。
【００２２】また、第１の電流反転回路の第２の出力電
流と第２の電流反転回路の第２の出力電流とを加算して
出力信号を得る手段としては、本実施例では第３の電流
反転回路を第１の電流反転回路の出力側に入れたが、逆
に第２の電流反転回路の出力側にいれてもよいし、ある
いは、電流反転回路を使わずに演算増幅器を用いて加算
してもよい。
流と第２の電流反転回路の第２の出力電流とを加算して
出力信号を得る手段としては、本実施例では第３の電流
反転回路を第１の電流反転回路の出力側に入れたが、逆
に第２の電流反転回路の出力側にいれてもよいし、ある
いは、電流反転回路を使わずに演算増幅器を用いて加算
してもよい。
【００２３】
【発明の効果】以上のように本発明は前述した回路構成
とし、前記した第１のトランジスタのエミッタと第２の
トランジスタのベース間に適度な電圧を与えることによ
り、整流動作をするときに回路の各端子に発生する電圧
の値を小さく抑えることができ、乾電池１個などの低電
圧電源でも十分駆動することが可能となる優れた全波整
流回路を実現できるものである。
とし、前記した第１のトランジスタのエミッタと第２の
トランジスタのベース間に適度な電圧を与えることによ
り、整流動作をするときに回路の各端子に発生する電圧
の値を小さく抑えることができ、乾電池１個などの低電
圧電源でも十分駆動することが可能となる優れた全波整
流回路を実現できるものである。
【図１】本発明の一実施例における全波整流回路の構成
を示す回路図
を示す回路図
【図２】従来例の全波整流回路の構成を示す回路図
【図３】図１の本発明の一実施例で使用する演算増幅器
の一例を示す回路図
の一例を示す回路図
１ 入力端子 ２ 出力端子 ３ 演算増幅器 ４ ＮＰＮ型トランジスタ ５ ＰＮＰ型トランジスタ ６ インピーダンス回路 ７ 電流反転回路 ８ 抵抗 ９ 正側電源端子 １０ 負側電源端子 １１，１２ ＮＰＮ型トランジスタ １３ 直流電圧源 １４〜１６ 電流反転回路 １７ ダイオード １８ 抵抗 １９ 電流源 ２０ 反転入力端子 ２１ 非反転入力端子 ２２ 出力端子 ２３，２４ ＰＮＰ型トランジスタ ２５〜２７ 電流反転回路
Claims (1)
- 【請求項１】反転入力端子に入力信号が印加される演算
増幅器と、前記演算増幅器の出力端子に入力端子として
コレクタおよびベースが接続された第１のトランジスタ
と、前記演算増幅器の出力端子に入力端子としてエミッ
タが接続され、前記第１のトランジスタとは逆方向の電
流が入力される第２のトランジスタと、前記第１のトラ
ンジスタのエミッタと前記第２のトランジスタのベース
との間に電圧を与える電圧供給手段と、前記第１のトラ
ンジスタの入力電流を検出し、極性を反転して第１，第
２の出力端子に出力する第１の電流反転回路と、前記第
２トランジスタのコレクタに入力端子が接続され、第
１，第２の出力端子を有する第２の電流反転回路と、一
端が接地され、他端が前記第１の電流反転回路の第１の
出力端子と前記第２の電流反転回路の第１の出力端子と
前記演算増幅器の非反転入力端子とに接続されたインピ
ーダンス回路と、前記第１の電流反転回路の第２の出力
電流と前記第２の電流反転回路の第２の出力電流とを加
算して出力信号を得る手段とを備えた全波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07318093A JP3237288B2 (ja) | 1993-03-31 | 1993-03-31 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07318093A JP3237288B2 (ja) | 1993-03-31 | 1993-03-31 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06284734A true JPH06284734A (ja) | 1994-10-07 |
| JP3237288B2 JP3237288B2 (ja) | 2001-12-10 |
Family
ID=13510691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07318093A Expired - Fee Related JP3237288B2 (ja) | 1993-03-31 | 1993-03-31 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237288B2 (ja) |
-
1993
- 1993-03-31 JP JP07318093A patent/JP3237288B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3237288B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602322A (en) | Transistor rectifier | |
| JPH05226945A (ja) | 電圧電流変換回路及び該回路を有する差動増幅回路 | |
| EP0028454B1 (en) | Full wave rectifier | |
| JPS6358484B2 (ja) | ||
| JPH02892B2 (ja) | ||
| JPH06284734A (ja) | 全波整流回路 | |
| JPH06209576A (ja) | カレントミラーブリッジを使用した全波整流器 | |
| JPS6359197B2 (ja) | ||
| JPH0349461Y2 (ja) | ||
| JPH0223118Y2 (ja) | ||
| JPH0718176Y2 (ja) | 整流回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS6314492Y2 (ja) | ||
| JPH0216293Y2 (ja) | ||
| JPS6118457Y2 (ja) | ||
| JPS6267466A (ja) | 増幅器の出力表示回路 | |
| JP3500084B2 (ja) | 全波整流回路 | |
| JPS5935581A (ja) | 直流電動機の速度制御装置 | |
| JPH053927B2 (ja) | ||
| JPH104683A (ja) | 全波整流回路 | |
| JPH0529297U (ja) | 電子整流子直流モータ | |
| JPH06188640A (ja) | 増幅回路及びその回路を用いたｉｃ | |
| JPH02157916A (ja) | 定電流回路 | |
| JPS6053309A (ja) | 検波回路 | |
| JPS58271B2 (ja) | セイリユウカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081005 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091005 |
|
| LAPS | Cancellation because of no payment of annual fees |