JPH053927B2 - - Google Patents
Info
- Publication number
- JPH053927B2 JPH053927B2 JP59270504A JP27050484A JPH053927B2 JP H053927 B2 JPH053927 B2 JP H053927B2 JP 59270504 A JP59270504 A JP 59270504A JP 27050484 A JP27050484 A JP 27050484A JP H053927 B2 JPH053927 B2 JP H053927B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、たとえば、1V以下の超低電圧で
動作させる半波整流ドライバなどに好適なドライ
ブ回路に関する。
動作させる半波整流ドライバなどに好適なドライ
ブ回路に関する。
従来、この種のドライブ回路は、第２図に示す
ように構成されている。すなわち、第１及び第２
のトランジスタ２，４のベースに形成された入力
端子６ａ，６ｂ間には、交流入力信号Ｓが加えら
れ、各トランジスタ２，４は、交流信号Ｓの正負
極性の半波ごとに動作状態となる。各トランジス
タ２，４のコレクタは接地され、そのエミツタと
電源端子８が形成された正側ラインとの間には、
一対の定電流源１０，１２が設置され、各定電流
源１０，１２は第３及び第４のトランジスタ１
４，１６に対してバイアス電源を構成している。
ように構成されている。すなわち、第１及び第２
のトランジスタ２，４のベースに形成された入力
端子６ａ，６ｂ間には、交流入力信号Ｓが加えら
れ、各トランジスタ２，４は、交流信号Ｓの正負
極性の半波ごとに動作状態となる。各トランジス
タ２，４のコレクタは接地され、そのエミツタと
電源端子８が形成された正側ラインとの間には、
一対の定電流源１０，１２が設置され、各定電流
源１０，１２は第３及び第４のトランジスタ１
４，１６に対してバイアス電源を構成している。
トランジスタ１４，１６の各エミツタは共通に
接続され、エミツタと接地側ラインとの間には抵
抗１８が設置されている。これらトランジスタ１
４，１６および抵抗１８で構成される差動増幅器
１９の負荷としてトランジスタ１４，１６のコレ
クタ側には、トランジスタ２０およびダイオード
２２からなる電流ミラー回路が設置されている。
接続され、エミツタと接地側ラインとの間には抵
抗１８が設置されている。これらトランジスタ１
４，１６および抵抗１８で構成される差動増幅器
１９の負荷としてトランジスタ１４，１６のコレ
クタ側には、トランジスタ２０およびダイオード
２２からなる電流ミラー回路が設置されている。
そして、トランジスタ１４，２０のコレクタ側
からの電流によつて出力が得られ、この電流出力
は第５のトランジスタとしての出力トランジスタ
２４のベースに加えられて整流される。出力トラ
ンジスタ２４のコレクタには出力端子２６が形成
され、この出力端子２６と電源端子８との間には
負荷２８が接続され、出力トランジスタ２４が交
流入力信号Ｓの半波ごとに導通することにより、
負荷２８には電源端子８から出力トランジスタ２
４を通じてドライブ電流が流れ、負荷２８が駆動
される。
からの電流によつて出力が得られ、この電流出力
は第５のトランジスタとしての出力トランジスタ
２４のベースに加えられて整流される。出力トラ
ンジスタ２４のコレクタには出力端子２６が形成
され、この出力端子２６と電源端子８との間には
負荷２８が接続され、出力トランジスタ２４が交
流入力信号Ｓの半波ごとに導通することにより、
負荷２８には電源端子８から出力トランジスタ２
４を通じてドライブ電流が流れ、負荷２８が駆動
される。
このようなドライブ回路では、差動増幅器１９
をトランジスタ１４，１６および抵抗１８で構成
するとともに、その負荷を電流ミラー回路で構成
し、その入力部にレベルシフト用のトランジスタ
２，４を設置しているので、正側ラインと接地側
ライン間の電圧降下が低く、1V以下の電源によ
つて駆動でき、たとえば、1Vの電池で安定した
動作を保証できる。
をトランジスタ１４，１６および抵抗１８で構成
するとともに、その負荷を電流ミラー回路で構成
し、その入力部にレベルシフト用のトランジスタ
２，４を設置しているので、正側ラインと接地側
ライン間の電圧降下が低く、1V以下の電源によ
つて駆動でき、たとえば、1Vの電池で安定した
動作を保証できる。
しかしながら、このような差動増幅器を主体と
するドライブ回路において、出力ドライブ能力を
高めるには、定電流源１０，１２の定電流ｏを
増加し、あるいは、抵抗１８の抵抗値Ｒを小さく
すればよいが、このように設定した場合、無効電
流が増大し、消費電流が大きくなり、たとえば、
電池で駆動する場合、その消耗が大きくなる欠点
がある。
するドライブ回路において、出力ドライブ能力を
高めるには、定電流源１０，１２の定電流ｏを
増加し、あるいは、抵抗１８の抵抗値Ｒを小さく
すればよいが、このように設定した場合、無効電
流が増大し、消費電流が大きくなり、たとえば、
電池で駆動する場合、その消耗が大きくなる欠点
がある。
そこで、この発明は、無効電流の増加を伴うこ
となく、ドライブ能力を高めようとするものであ
る。
となく、ドライブ能力を高めようとするものであ
る。
この発明のドライブ回路は、個別に定電流源１
０，１２が直列に接続されて定電流が供給される
とともに、ベース間に入力信号を受ける第１及び
第２のトランジスタ２，４と、エミツタを共通に
接続された第３及び第４のトランジスタ１４，１
６からなる差動対が設置され、前記第３のトラン
ジスタのベースに前記第１のトランジスタ、ま
た、前記第４のトランジスタのベースに前記第２
のトランジスタを通して前記入力信号がそれぞれ
加えられて差動出力を取り出す差動増幅器１９
と、この差動増幅器の前記第３のトランジスタの
コレクタにベースが接続されて前記差動出力を取
り出す第５のトランジスタ２４と、この第５のト
ランジスタにベースを共通に接続して前記第５の
トランジスタに流れる出力電流と同様の電流を第
６のトランジスタ３２に流し、この第６のトラン
ジスタに流れる電流に対応する電流を取り出す第
７及び第８のトランジスタ３８，４０を設置し、
第７のトランジスタを通して前記電流を前記第３
のトランジスタのベース側に流し、前記第８のト
ランジスタを通して前記電流を前記第４のトラン
ジスタのベース側に流して前記差動増幅器のバイ
アス電流を補充するバイアス電流補充回路３０と
を備えたことを特徴とする。
０，１２が直列に接続されて定電流が供給される
とともに、ベース間に入力信号を受ける第１及び
第２のトランジスタ２，４と、エミツタを共通に
接続された第３及び第４のトランジスタ１４，１
６からなる差動対が設置され、前記第３のトラン
ジスタのベースに前記第１のトランジスタ、ま
た、前記第４のトランジスタのベースに前記第２
のトランジスタを通して前記入力信号がそれぞれ
加えられて差動出力を取り出す差動増幅器１９
と、この差動増幅器の前記第３のトランジスタの
コレクタにベースが接続されて前記差動出力を取
り出す第５のトランジスタ２４と、この第５のト
ランジスタにベースを共通に接続して前記第５の
トランジスタに流れる出力電流と同様の電流を第
６のトランジスタ３２に流し、この第６のトラン
ジスタに流れる電流に対応する電流を取り出す第
７及び第８のトランジスタ３８，４０を設置し、
第７のトランジスタを通して前記電流を前記第３
のトランジスタのベース側に流し、前記第８のト
ランジスタを通して前記電流を前記第４のトラン
ジスタのベース側に流して前記差動増幅器のバイ
アス電流を補充するバイアス電流補充回路３０と
を備えたことを特徴とする。
したがつて、この発明は、出力整流電流に応じ
てバイアス電流を補充し、負荷に供給すべき出力
電流の増大に応じたバイアス電流を差動増幅器に
供給している。
てバイアス電流を補充し、負荷に供給すべき出力
電流の増大に応じたバイアス電流を差動増幅器に
供給している。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明のドライブ回路の実施例を示
し、第２図に示すドライブ回路と同一部分には同
一符号を付してある。
し、第２図に示すドライブ回路と同一部分には同
一符号を付してある。
第１図において、このドライブ回路は、第２図
を示すドライブ回路に対して差動増幅器１９の出
力電流を検出し、その電流に応じてトランジスタ
１４，１６のベース側にバイアス電流を補充する
バイアス電流補充回路３０を付加したものであ
る。
を示すドライブ回路に対して差動増幅器１９の出
力電流を検出し、その電流に応じてトランジスタ
１４，１６のベース側にバイアス電流を補充する
バイアス電流補充回路３０を付加したものであ
る。
すなわち、このバイアス電流補充回路３０に
は、トランジスタ１４，２０のコレクタ側から取
り出される出力電流に応じて必要なバイアス電流
を形成するための電流源回路３１を構成する第６
のトランジスタ３２および抵抗３４とともに、ダ
イオード３６、第７のトランジスタ３８および第
８のトランジスタ４０からなる電流ミラー回路３
５が設置されている。
は、トランジスタ１４，２０のコレクタ側から取
り出される出力電流に応じて必要なバイアス電流
を形成するための電流源回路３１を構成する第６
のトランジスタ３２および抵抗３４とともに、ダ
イオード３６、第７のトランジスタ３８および第
８のトランジスタ４０からなる電流ミラー回路３
５が設置されている。
電流源回路３１を構成するトランジスタ３２の
ベースには、トランジスタ１４，２０のコレクタ
から出力トランジスタ２４のベースに加えられる
出力電流が共通に与えられる。この場合、出力電
流は、トランジスタ１６が導通し、トランジスタ
１４が非導通のとき流れるので、半波整流電流と
なる。
ベースには、トランジスタ１４，２０のコレクタ
から出力トランジスタ２４のベースに加えられる
出力電流が共通に与えられる。この場合、出力電
流は、トランジスタ１６が導通し、トランジスタ
１４が非導通のとき流れるので、半波整流電流と
なる。
そして、トランジスタ１６に流れる電流は、ト
ランジスタ２０，３２を経てダイオード３６およ
びトランジスタ３８，４０のベース電流を引くた
め、その電流に応じた電流が各トランジスタ３
８，４０のコレクタから各トランジスタ１４，１
６のベース側、すなわち、差動増幅器１９の入力
側に供給されている。
ランジスタ２０，３２を経てダイオード３６およ
びトランジスタ３８，４０のベース電流を引くた
め、その電流に応じた電流が各トランジスタ３
８，４０のコレクタから各トランジスタ１４，１
６のベース側、すなわち、差動増幅器１９の入力
側に供給されている。
以上の構成において、その動作を説明する。
入力端子６ａ，６ｂ間に交流入力信号Ｓが加え
られると、その正極性側でトランジスタ２が非導
通、同時にトランジスタ４が導通、その負極性側
でトランジスタ２が導通、同時にトランジスタ４
が非導通となる。この場合、トランジスタ２が非
導通のとき、トランジスタ１４のベースに定電流
源１０からバイアス電流ｏが流れ、また、トラ
ンジスタ４が非導通のとき、トランジスタ１６の
ベースに定電流源１２からバイアス電流ｏが供
給される。
られると、その正極性側でトランジスタ２が非導
通、同時にトランジスタ４が導通、その負極性側
でトランジスタ２が導通、同時にトランジスタ４
が非導通となる。この場合、トランジスタ２が非
導通のとき、トランジスタ１４のベースに定電流
源１０からバイアス電流ｏが流れ、また、トラ
ンジスタ４が非導通のとき、トランジスタ１６の
ベースに定電流源１２からバイアス電流ｏが供
給される。
トランジスタ２が導通する区間において、トラ
ンジスタ１４が非導通となり、このとき、トラン
ジスタ１４，１６のコレクタ側から出力トランジ
スタ２４のベースに半波整流波形で与えられる電
流が流れ、この電流によつてトランジスタ２４が
導通する。すなわち、出力トランジスタ２４に
は、差動増幅器１９の出力電流に応じた半波整流
出力で与えられるドライブ電流が流れ、このドラ
イブ電流によつて負荷２８が駆動される。
ンジスタ１４が非導通となり、このとき、トラン
ジスタ１４，１６のコレクタ側から出力トランジ
スタ２４のベースに半波整流波形で与えられる電
流が流れ、この電流によつてトランジスタ２４が
導通する。すなわち、出力トランジスタ２４に
は、差動増幅器１９の出力電流に応じた半波整流
出力で与えられるドライブ電流が流れ、このドラ
イブ電流によつて負荷２８が駆動される。
この場合、トランジスタ２０のコレクタから出
力される電流は、トランジスタ３２のベースに加
えられており、トランジスタ３２には出力電流に
応じた電流が流れる。この電流は、ダイオード３
６およびトランジスタ３８，４０の電流ミラー回
路を介してトランジスタ３８，４０のコレクタか
らトランジスタ１４，１６のベースにバイアス電
流として加えられる。
力される電流は、トランジスタ３２のベースに加
えられており、トランジスタ３２には出力電流に
応じた電流が流れる。この電流は、ダイオード３
６およびトランジスタ３８，４０の電流ミラー回
路を介してトランジスタ３８，４０のコレクタか
らトランジスタ１４，１６のベースにバイアス電
流として加えられる。
すなわち、このバイアス電流は、定電流源１
０，１２からの定電流に加算されるので、トラン
ジスタ１４，１６のベースに流れるバイアス電流
を補充し、その電流値は差動増幅器１９の出力電
流が大きくなる大出力時に対応して増加するもの
であるから、大出力時、トランジスタ１４，１６
の出力電流はそのバイアス電流に応じて増大し、
出力トランジスタ２４の出力ドライブ能力が高め
られる。
０，１２からの定電流に加算されるので、トラン
ジスタ１４，１６のベースに流れるバイアス電流
を補充し、その電流値は差動増幅器１９の出力電
流が大きくなる大出力時に対応して増加するもの
であるから、大出力時、トランジスタ１４，１６
の出力電流はそのバイアス電流に応じて増大し、
出力トランジスタ２４の出力ドライブ能力が高め
られる。
以上説明したように、この発明によれば、差動
増幅器の差動出力に応じて出力トランジスタに流
れる出力電流に応じた電流を第６のトランジスタ
に流し、その電流に応じたバイアス電流を差動増
幅器に供給するため差動増幅器による出力トラン
ジスタのドライブ能力を高めることができ、低入
力時の無効電流を増加させることなく、負荷のド
ライブ能力を高めることができる。
増幅器の差動出力に応じて出力トランジスタに流
れる出力電流に応じた電流を第６のトランジスタ
に流し、その電流に応じたバイアス電流を差動増
幅器に供給するため差動増幅器による出力トラン
ジスタのドライブ能力を高めることができ、低入
力時の無効電流を増加させることなく、負荷のド
ライブ能力を高めることができる。
第１図はこの発明のドライブ回路の実施例を示
す回路図、第２図は従来のドライブ回路を示す回
路図である。 ２……第１のトランジスタ、４……第２のトラ
ンジスタ、１０，１２……定電流源、１４……第
３のトランジスタ、１６……第４のトランジス
タ、１９……差動増幅器、２４……出力トランジ
スタ（第５のトランジスタ）、３０……バイアス
電流補充回路、３２……第６のトランジスタ、３
８……第７のトランジスタ、４０……第８のトラ
ンジスタ。
す回路図、第２図は従来のドライブ回路を示す回
路図である。 ２……第１のトランジスタ、４……第２のトラ
ンジスタ、１０，１２……定電流源、１４……第
３のトランジスタ、１６……第４のトランジス
タ、１９……差動増幅器、２４……出力トランジ
スタ（第５のトランジスタ）、３０……バイアス
電流補充回路、３２……第６のトランジスタ、３
８……第７のトランジスタ、４０……第８のトラ
ンジスタ。
Claims (1)
- 【特許請求の範囲】 １ 個別に定電流源が直列に接続されて定電流が
供給されるとともに、ベース間に入力信号を受け
る第１及び第２のトランジスタと、 エミツタを共通に接続された第３及び第４のト
ランジスタからなる差動対が設置され、前記第３
のトランジスタのベースに前記第１のトランジス
タ、また、前記第４のトランジスタのベースに前
記第２のトランジスタを通して前記入力信号がそ
れぞれ加えられて差動出力を取り出す差動増幅器
と、 前記差動増幅器の前記第３のトランジスタのコ
レクタにベースが接続されて前記差動出力を取り
出す第５のトンランジスタと、 この第５のトランジスタにベースを共通に接続
して前記第５のトランジスタに流れる出力電流と
同様の電流を第６のトランジスタに流し、この第
６のトランジスタに流れる電流に対応する電流を
取り出す第７及び第８のトランジスタを設置し、
第７のトランジスタを通して前記電流を前記第３
のトランジスタのベース側に流し、前記第８のト
ランジスタを通して前記電流を前記第４のトラン
ジスタのベース側に流して前記差動増幅器のバイ
アス電流を補充するバイアス電流補充回路と、 を備えたことを特徴とするドライブ回路。 ２ 前記バイアス電流補充回路は、前記差動増幅
器の出力整流電流に応じて必要な前記バイアス電
流を形成する電流源回路と、この電流源回路で形
成された前記バイアス電流を前記差動増幅器のバ
イアス入力側に供給する電流ミラー回路とから構
成したことを特徴とする特許請求の範囲第１項に
記載のドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270504A JPS61148908A (ja) | 1984-12-21 | 1984-12-21 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270504A JPS61148908A (ja) | 1984-12-21 | 1984-12-21 | ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148908A JPS61148908A (ja) | 1986-07-07 |
| JPH053927B2 true JPH053927B2 (ja) | 1993-01-18 |
Family
ID=17487172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270504A Granted JPS61148908A (ja) | 1984-12-21 | 1984-12-21 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566521U (ja) * | 1992-02-17 | 1993-09-03 | 株式会社カンセイ | アナログ表示装置の指針 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7025498B2 (ja) * | 2020-09-15 | 2022-02-24 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132172A (en) * | 1980-03-17 | 1981-10-16 | Rohm Co Ltd | Rectification circuit |
-
1984
- 1984-12-21 JP JP59270504A patent/JPS61148908A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132172A (en) * | 1980-03-17 | 1981-10-16 | Rohm Co Ltd | Rectification circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566521U (ja) * | 1992-02-17 | 1993-09-03 | 株式会社カンセイ | アナログ表示装置の指針 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148908A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3425151B2 (ja) | 能動スイッチおよび能動制御回路を有するブリッジ整流回路 | |
| JP3370739B2 (ja) | 電源回路 | |
| EP0028454B1 (en) | Full wave rectifier | |
| JPH053927B2 (ja) | ||
| US4050028A (en) | High voltage amplifier | |
| JPH0155762B2 (ja) | ||
| US5473529A (en) | Circuit arrangement for rectifying an AC voltage signal with a plurality of differential amplifier stages | |
| JPH0349461Y2 (ja) | ||
| JPS647336Y2 (ja) | ||
| JPH0221776Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPH01186164A (ja) | 昇圧回路 | |
| JP3103348B2 (ja) | 整流器及び電源装置 | |
| JPS6118457Y2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPS59140704A (ja) | 増幅回路 | |
| JPH0426899Y2 (ja) | ||
| JPH0542486Y2 (ja) | ||
| JPH04126425U (ja) | ゼロボルトスイツチ回路 | |
| JPH0434104B2 (ja) | ||
| JPH104683A (ja) | 全波整流回路 | |
| JPS5880905A (ja) | 増幅器の電源供給回路 | |
| JPH02157916A (ja) | 定電流回路 | |
| JP2000295856A (ja) | 整流器及び電源装置 | |
| JPS59104218U (ja) | 電流制限付定電圧電源回路 |