JPH04126425U - ゼロボルトスイツチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 本考案の目的はゼロボルト検出のためのリー
ク電流をほぼ“０”にし、かつ入力信号に印加されてい
る状態で負荷側に電源を印加しても確実に電源の０Ｖで
動作させることを目的としている。さらにゼロボルト検
出回路を低圧の回路で構成することも目的とする。 【構成】 電源端子１と接地端子１１の間に負荷電流ス
イッチ用として第２のＮ型ＭＯＳＦＥＴ５が接続され、
第２のＮ型ＭＯＳＦＥＴ５のドレインにドレインを接続
された第１のＮ型ＭＯＳＦＥＴ４のソースと接地端子１
１の間に抵抗６を接続し、この接続点のゼロボルト信号
を検出し、検出信号と入力信号の理論積の出力により第
２のＮ型ＭＯＳＦＥＴを駆動する。第１のＮ型ＭＯＳＦ
ＥＴ４がスイッチ回路として機能するので、負荷３をオ
フさせているときのリーク電流はほぼ“０”になる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はゼロボルトスイッチ回路に関し、特に、単相全波を電源とするヒータ ，ランプ，ソレノイドなどの負荷電力制御回路に適するゼロボルトスイッチ回路 に関する。

【０００２】

【従来の技術】

従来のゼロボルトスイッチ回路は図３に示すように電源端子１と接地との間に 負荷３と抵抗１３，１４を直列に接続すると共に、ドレインを抵抗１５を介して 電源端子１に接続し、ゲートを前記抵抗１３と１４との接続点に接続し、ソース を接地端子１１にそれぞれ接続するＮ型ＭＯＳＦＥＴ１６と、Ｎ型ＭＯＳＦＥＴ １６のドレイン端子及び入力端子２を入力とするアンドゲート１０と、ドレイン を負荷３と抵抗１３との接続点に接続し、ゲートを前記アンドゲート１０の出力 に接続し、ソースを接地端子１１に接続したＮ型ＭＯＳＦＥＴ１２とにより構成 されており、抵抗１３と１４の接続点Ｎ３の電位をＮ型ＭＯＳＦＥＴ１６によっ て監視し、これにより接続点Ｎ３１の過電流の検出を行っていた。

【０００３】 Ｎ型ＭＯＳＦＥＴ１２がオンしている間は負荷３には常時抵抗１３，１４を通 して電源より電流が流れていた。図３の従来例を改善した図４の従来例では、抵 抗１４、抵抗１３及び負荷３を直列に電源端子１に接続し、ゲートを入力端子２ に、ソースを接地端子１１にドレインを抵抗１４にそれぞれ接続したＮ型ＭＯＳ ＦＥＴ１６と、リファレンス電源１７と抵抗１３と抵抗１４の接続点Ｎ４１を入 力とするコンパレータ１８とを有している。コンパレータ１８の出力はデータ入 力としてフリップフロップ（以下、Ｆ／Ｆ）１９に与えられ、入力端子２からの 信号はクロックとしてＦ／Ｆ１９に加えられ、さらにＦ／Ｆ１９の出力及び入力 端子２の信号を入力とするアンドゲート１０と、ドレインを負荷３と抵抗１３の 接続点Ｎ４１に接続し、ゲートをアンドゲート１０の出力に接続し、ソースを接 地端子１１に接続したＮ型ＭＯＳＦＥＴ１２により構成されている。

【０００４】 過電流検出は抵抗１３と１４の接続点Ｎ４１の電位を前記コンパレータ１８に よって判定，検出していた。

【０００５】

【考案が解決しようとする課題】

この従来のゼロボルトスイッチ回路では、図３に示した従来例の場合、電源端 子１よりゼロボルト検出電流が抵抗１３，１４に常に流れるので、入力低レベル 時のリーク電流が大きくなってしまうという問題点があった。さらに、入力高レ ベルで電源端子１に電圧加えるとゼロボルトスイッチせずに、電圧印加された時 から負荷に流れてしまい、ゼロボルト時に確実オンさせることが不可能であると いう問題点もあった。かかる問題点はノイズの発生、突入電流により他の回路へ 影響を与えていた。

【０００６】 また、図４に示す従来例の場合、入力が低レベルの時、コンパレータ１８の入 力に電源電圧が直接加わるので、コンパレータ１８の入力部を高圧に耐える回路 にしなければならないという問題点があった。さらに、入力端子２に高レベル信 号を与えた状態で電源端子１に電圧を印加するとゼロボルトスイッチせずに、電 源投入時に負荷に電力が供給されてしまうという問題点もあった。

【０００７】

【課題を解決するための手段】

本考案のゼロボルトスイッチ回路は、一方の端子を電源端子に接続した負荷と 、一方の端子を接地端子に接続した抵抗と、ドレインを前記負荷の他方の端子に 接続しゲートを入力端子に接続しソースを前記抵抗に接続した第１のＮ型ＭＯＳ ＦＥＴと、前記第１のＮ型ＭＯＳＦＥＴのソース電圧とリファレンス電源とを入 力とするコンパレータと、データ入力ノードをコンパレータの出力に接続しクロ ック入力ノードを前記入力端子に接続したフリップフロップと、前記フリップフ ロップの出力電圧及び前記入力端子の電圧を入力とするアンドゲートと、ドレイ ンを前記第１のＮ型ＭＯＳＦＥＴのドレインに接続しゲートをアンドゲートの出 力ノードに接続しソースを前記接地端子に接続した第２のＮ型ＭＯＳＦＥＴとを 備えたことを要旨としている。

【０００８】

【実施例】

次に本考案の実施例について図面を参照して説明する。図１は本考案の第１実 施例の回路図で、図５は第１実施例の動作を説明するためのタイミング波形図で ある。７はＮ型ＭＯＳＦＥＴ４のソース端子と抵抗６の接続点の電位（以下、節 点Ａと略す）をリファレンス電源８の電位と比較するコンパレータであり、９は コンパレータ７の出力信号を入力端子２の立ち上がりクロックによって出力させ るフリップフロップ（以下、Ｆ／Ｆと略す）である。Ｆ／Ｆ９の出力はアンドゲ ート１０の一方の入力に接続し、他方の入力には入力端子２を接続する。さらに アンドゲート１０の出力はＮ型ＭＯＳＦＥＴ５のゲートに接続する。この回路構 成では、入力端子２の信号が高レベルの時、Ｎ型ＭＯＳＦＥＴ４はオンする。こ のとき、電源端子１の電位が低くなると、節点Ａの電位も低くなり、そして一定 のレベル以下（ゼロボルトレベル）に下がると、コンパレータ７によってコンパ レータ７の出力が高レベルとなり、入力端子２からの信号の立ち上がり信号によ り、入力端子２からの信号の立ち上がり信号により、Ｆ／Ｆ９を通してアンドゲ ート１０の出力に高レベルが入力され、Ｎ型ＭＯＳＦＥＴ５はオンする。

【０００９】 一方、入力端子が低レベルの時は、Ｎ型ＭＯＳＦＥＴ４及び５はオフするので ゼロボルト検出のためのリーク電流はほぼ“０”である。

【００１０】 図２は本考案の他の実施例を示す回路図である。図２は第１実施例から、コン パレータ７及びリファレンス電源８を削除した回路である。すなわち、節点Ａを コンパレータ７を通さずに直接Ｆ／Ｆ９のデータ入力端子に接続させている。基 本的な動作は第１実施例と同じなので、詳細な説明は省略する。

【００１１】 節点Ａの電位をリファレンス電位と比較する必要がない場合は、第２実施例の 利点は前記第１実施例と同様であり、第１実施例よりも簡単な回路構成によりゼ ロボルト検出回路を実現できるという利点も有する。

【００１２】

【考案の効果】

以上説明したように、本考案は電源端子と接地端子の間にスイッチ回路（すな わちＮ型ＭＯＳＦＥＴ４）を接続したことにより、負荷３をオフさせているとき のリーク電流をほぼ“０”にすることができ、また入力端子の電位が高レベルの 状態で電源端子に交流電圧を加えたときでも、電源端子がゼロボルト付近になっ たときオンさせることができるという効果を奏する。

【００１３】 さらに入力が低レベルの時、コンパレータの入力ノードに電源端子の電圧が直 列印加されることがないので、ゼロボルト検出回路を低圧の回路で構成できると いう効果も有する。

【図面の簡単な説明】

【図１】本考案の第１実施例を示す回路図である。

【図２】本考案の第２実施例を示す回路図である。

【図３】従来例の回路図である。

【図４】他の従来例の回路図である。

【図５】本考案の第１実施例の動作タイミングを示す波
形図である。

【符号の説明】

１ 電源端子 ２ 入力端子 ３ 負荷 ４，５ Ｎ型ＭＯＳＦＥＴ ６ 抵抗 ７ コンパレータ ８ リファレンス電源 ９ フリップフロップ １０ アンドゲート １１ 接地端子 １２ Ｎ型ＭＯＳＦＥＴ １３，１４，１５ 抵抗 １６ Ｎ型ＭＯＳＦＥＴ １７ リファレンス電源 １８ コンパレータ １９ フリップフロップ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 一方の端子を電源端子に接続した負荷
   と、一方の端子を接地端子に接続した抵抗と、ドレイン
   を前記負荷の他方の端子に接続しゲートを入力端子に接
   続しソースを前記抵抗に接続した第１のＮ型ＭＯＳＦＥ
   Ｔと、前記第１のＮ型ＭＯＳＦＥＴのソース電圧とリフ
   ァレンス電源とを入力とするコンパレータと、データ入
   力ノードをコンパレータの出力に接続しクロック入力ノ
   ードを前記入力端子に接続したフリップフロップと、前
   記フリップフロップの出力電圧及び前記入力端子の電圧
   を入力とするアンドゲートと、ドレインを前記第１のＮ
   型ＭＯＳＦＥＴのドレインに接続しゲートをアンドゲー
   トの出力ノードに接続しソースを前記接地端子に接続し
   た第２のＮ型ＭＯＳＦＥＴとを備えたことを特徴とする
   ゼロボルトスイッチ回路。