JP3015069B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路装置（以下、LSIと呼ぶ）
に係り、特に広い性能領域をカバーするLSIの回路及び
チップ構成に関する。

［従来の技術］ 今日、LSIに要求される性能はますます多様化してお
り、これに対応する多品種のLSIを開発しなければなら
ないといった問題が生じてきており、１品種で複数の性
能領域をカバーすることが望まれている。

先ず、第２図によって、従来のLSIについて説明す
る。

LSIの内部回路は、クロック周波数に依存して電流値
がかわることのない回路、すなわち、定常的に直流電流
が流れる部分（以下、直流分回路と呼ぶ）と、クロック
周波数に依存して電流値が変わる回路、すなわち、回路
が動作する時のみ交流的に電流が流れる部分（以下、交
流分回路と呼ぶ）とに分けることができる。

従来のLSIは、この２つのタイプの回路のいずれか一
方か、あるいは両方のタイプの回路を含む、いずれかの
場合に分類される。

以下、第２図（ａ）に示すように、定常的に直流電流
が流れる部分が、LSI内に少なくとも１ヶ所は含まれる
場合について説明を行う。

第２図（ａ）に示すLSIの消費電力は、第２図（ｂ）
に示すようにクロック周波数に比例して変化する。ま
た、直流分回路が消費する電力はP0なので、クロック周
波数がゼロ、すなわちLSIが動作停止状態にある場合に
は、P0の電力を消費する。

ここで、例えば、LSIの使用環境条件として、２つあ
る場合について考える。

１つは、高速にLSIを動作させたい場合（環境条件
Ａ）であり、LSIはクロック周波数f2で動作する。他の
１つは、動作周波数は低いが、LSIの消費電力を低く抑
えたい場合（環境条件Ｂ）であり、LSIはクロック周波
数f1で動作する（f1＜f2）。

LSIが高速に動作する場合（環境条件Ａ）の消費電力
はP2であり、低速で動作する場合（環境条件Ｂ）の消費
電力はP1であり、P2とP1の差分は、消費電力の交流成分
の減少分のみである。

したがって、LSIの消費電力の直流成分の占める割合
が比較的大きい場合には、クロック周波数がf1に低下し
ても、消費電力を効果的に低下することはできない。す
なわち、この従来例の場合、LSIは、環境条件Ａでは使
用可能であるが環境条件Ｂでは消費電力が大きくて使用
することができないので、一品種のLSIで上記２つの使
用環境条件に対応することはできない。

１品種で、複数の性能領域をカバーする従来の技術と
しては、通常の消費電力と低消費電力を選択できる技術
の提案がある。

従来のLSIの低電力変を選択する方式には、例えば、
特開昭63−104443号公報に示されているLSIのように、L
SI内部にクロックの分周回路、電源電圧の分圧回路を設
け、その出力をプログラマブルをレジスタに設定された
情報により、LSIを構成する複数の機能ブロック毎に、
選択して、印加できるようにすることによって行う、な
どの例がある。これにより、LSIチップの動作状態が変
化したとき、必要に応じて、各機能ブロックへ供給され
るクロック周波数、電源電圧を選択することができるの
で、消費電力の制御をダイナミックに行うことができ、
低消費電力なLSIが実現される。

しかし、電源電圧を変えているために、出力信号の振
幅が変わってしまうという問題がある。

［発明が解決しようとする課題］ 上記従来技術は、LSI内部のクロック周波数及び電源
電圧の選択をチップ内部のレジスタの情報によって行
い、LSIの低消費電力化を実現するものではあるが、ク
ロック周波数および電源電圧の選択を行う方法では、１
品種のLSIがカバーする性能領域には限界がある。

例えば、上記LSIを高速で、高消費電力な領域（以
下、高速領域と呼ぶ）と低速で、低消費電力な領域（以
下、低速領域と呼ぶ）の二つの性能領域で使用する場
合、上記LSIはいずれか一つの性能領域で使用すること
を前提に最適設計されている（出力信号の振幅が一つの
領域で設計されている）ので、もう一方の性能領域で使
用すると、性能が落ちる、といった問題がある。

本発明の目的は、１品種で多様な消費電力条件および
クロック周波数条件に対応可能であり、広い性能領域を
カバーするLSIを提供することにある。

［課題を解決するための手段］ LSI内部に流れる電流は、クロック周波数に電流値が
依存する回路の電流と、依存しない回路の電流の和であ
る。上記目的は、LSI内部に流れるクロック周波数に依
存しない電流をLSI外部より制御することにより、実現
される。

そのため、クロック周波数が変化しても、電流値が変
わらない回路を、１または２以上、有する半導体集積回
路装置において、上記半導体集積回路装置内の上記回路
の電流を、上記装置の外部から制御する制御信号が入力
される入力手段と、上記回路の電流を制御する制御手段
とを有し、電流値を可変にしたものである。

［作 用］ LSIが消費する電流は、クロック周波数に依存して電
流値が変わる回路（以下、交流分回路と呼ぶ）の電力
と、クロック周波数に依存しない回路（以下、直流分回
路と呼ぶ）の電力の２つに分けることができる。

交流分回路の電力はLSI外部から入力するクロック周
波数に、ほぼ比例して増減するが、直流分回路の電力は
クロック周波数に依存せず一定の値となる。

したがって、同じLSIを高周波クロックと低周波クロ
ックの２通りのケースで使用する場合、入力するクロッ
クを変えるだけでは、低周波クロックにおけるLSIの消
費電力は、高周波クロックにおけるLSIの消費電力に比
較して、交流分回路の電力のみの低下に留まり、直流分
回路の電力は低下しないので、大きな低電力化は実現で
きない。

しかし、LSIの使用環境条件に対応して（高周波クロ
ックか、低周波クロックかに応じて）、LSI内部に流れ
る直流分回路の電流を、LSI外部の信号により制御する
ことによって、LSIの性能を高速領域と低消費電力領域
で最適化することが可能となる。

例えば、高速領域で使用する場合には、大きな直流電
流を直流分回路に流すような制御信号を、LSIに外部か
ら印加して、高速性を実現し、低消費電力領域で使用す
る場合は、直流分回路の電流を小さくする制御信号を、
LSIに印加することにより、消費電力の直流回路分を小
さくして、大幅な低消費電力化を実現することができ
る。

［実施例］ 以下、本発明に変るLSIの実施例を第１図、第３図〜
第７図により説明する。

第１図は本発明に係る半導体集積回路装置の一実施例
のブロック図である。

第１図に示す本発明に係る半導体集積回路装置である
LSI11は、直流分回路12と、交流分回路13を有し、これ
らは、電源ＶCCにより、駆動されている。

LSI11は、直流分回路の電流をLSI11外部から制御する
制御信号が入力される入力手段である入力端子16と、こ
の回路に流れる電流を、制御する制御手段であるスイッ
チＳおよび、電流源ＩA14、ＩAL15を有する。

スイッチＳは、この２つの電流源ＩA14とＩAL15の切
り換えを行う。

第１図に示す本発明の一実施例によれば、２つの使用
環境条件（環境条件ＡおよびＢ）に対応可能であること
を次に説明する。

第１図（ａ）に示す様に、本実施例においても、定常
的に直流電流が流れる部分と、回路が動作する時のみ交
流的に電流が流れる部分とに内部回路を分けることがで
きる。

そして、本実施例においては、LSIの内部回路あるい
は入出力回路の流れる直流電流をLSI外部からの信号に
よって制御できることが特徴である。

先ず、LSIを高速に動作する場合（環境条件Ａ）に
は、LSI外部からの信号によって、スイッチＳをＡに倒
しＩAの直流電流を流す。次に、低速で動作する場合
（環境条件Ｂ）には、LSI外部からの信号によって、ス
イッチＳをＢに倒しＩAL（ＩAL＜ＩA）の直流電流を流
す。

このように電流を制御すると、環境条件Ａの時の消費
電力はP2であり、従来のLSIと同じであるが、環境条件
Ｂの時の消費電力はP1L（P1L＜P1）となり、従来のLSI
に比較して、大幅な低消費電力化が可能である。このよ
うなことが可能となるのは、一般に回路が低速動作する
場合に必要な直流電流が、高速動作する場合に必要な直
流電流に比較して小さいからである。

従って、環境条件Ｂの場合の消費電力は、直流成分を
P0Lとすることができるので、トータルの消費電力をP1L
まで減らすことができ、従来のLSIに比較して、大幅に
低消費電力化できることがわかる。

このように、LSIの内部回路あるいは入出力回路に流
れる直流電流を、LSI外部からの信号によって制御する
ことにより、高速性が要求される環境条件Ａにおいて
も、低消費電力性が必要な環境条件Ｂにおいても、同一
のLSIを使用することができるので、一品種のLSIで上記
２つの使用環境条件に対応可能となる。

したがって、LSI開発の時間と経費を大幅に削減する
効果がある。

第３図は、上記実施例を実現するために、LSI31に、
電流を制御する制御信号の入力手段である電流制御ピン
Ｐを設けた一実施例である。本実施例のLSI31は入力端
子である電流制御ピンＰと、クロック入力ピンCKを有
し、第３図（ｂ）に示す様に、制御ピンＰへの入力信号
によってLSI31の特性は、２つの状態を取る。

次に動作について説明する。

制御ピンＰによって、LSIの性能を（ｂ）に示すよう
な特性に制御することができる。すなわち、制御ピンＰ
を第一の電源電圧（ＶCC）にすると、LSIは高速モード
となり、周波数fHで動作し、この時の消費電力はＰHと
なる。一方、制御ピンＰを接地電圧（GND）にすると、L
SIは低速モードとなり、周波数fL（FL＜fH）で動作し、
この時の消費電力はＰL（ＰL＜ＰH）となる。

第４図は、上記一実施例を実現するための制御信号の
入力端子および制御手段の一実施例を直流分回路ととも
にした回路図である。

回路の構成は以下の如くである。

本実施例では、可変インピーダンス素子である第１の
導電型のMOSトランジスタとして、Ｎ型チャネルMOSトラ
ンジスタを使用し、第２の導電型のMOSトランジスタと
して、Ｐ型チャネルMOSトランジスタを使用している。

LSI内の直流分回路の電流を制御するところの外部制
御信号が入力する入力端子14と、第１のＮ型チャネルMO
Sトランジスタ101のゲート端子が接続され、該制御信号
の反転信号を生成する反転器120と、可変インピーダン
ス素子である第１及び第２のＰ型チャネルMOSトランジ
スタ104,105の制御端子であるゲート端子とが接続さ
れ、 上記第１及び上記第２のＰ型チャネルMOSトランジス
タ104,105のソース端子が、第１の電源ＶCCに接続され
る。

上記第１のＰ型チャネルMOSトランジスタ104のドレイ
ン端子が、第１の半導体素子である第１のバイポーラト
ランジスタ107の電流入力端子であるコレクタ端子に接
続され、上記第２のＰ型チャネルMOSトランジスタ（以
下、PMOSと呼ぶ）105のドレイン端子が半導体素子であ
る第２のバイポーラトランジスタ108の電流入力端子で
あるコレクタ端子に接続される。

上記第１のバイポーラトランジスタ107の電流出力端
子であるエミッタ端子と上記第２のバイポーラトランジ
スタ108の電流出力端子であるエミッタ端子とが接続さ
れる。

第１のＮ型チャネルMOSトランジスタ（以下、NMOSと
呼ぶ）101のドレイン端子が、上記エミッタ端子に接続
され、ソース端子が第２の電源GNDに接続される。

上記第２のバイポーラトランジスタ108の入力端子で
あるベースが第３の電源ＶBBに接続される。

上記第１のバイポーラトランジスタ107のベース端子
がLSI11の入力端子43となり、上記第１のバイポーラト
ランジスタ107のコレクタが、LSI11の第１の出力端子41
となり、上記第２のバイポーラトランジスタ108のコレ
クタが、LSI11の第２の出力端子42となる。

本実施例において、例えば、制御信号を第１の電源電
圧レベルＶCCとした場合NMOS101、PMOS104,105はオンと
なる。この時、第１の電源ＶCCから第２の電源に流れる
電流はＩAである、また、出力信号の振幅ＶOUTはPMOS10
3〜106のチャネル抵抗をそれぞれ2Rとすれば、ＶOUT＝
ＩA＊Ｒとなり、また、回路の直流分消費電力は、ＰOLC
＝ＶCC＊ＩAとなる。

一方、制御信号を第２の電源電圧レベルGNDとした場
合、NMOS101、PMOS104,105はオフとなる。この時、第１
の電源から第２の電源に流れる電流はＩAL＝ＩA/2であ
る。また、出力信号の振幅ＶOUTは、 ＶOUT＝ＩAL＊2R＝（ＩA/2）＊2R＝ＩA＊Ｒ となり、制御信号がＶCCの場合と等しくなる。

回路の直流分消費電力は、 P0C＝ＶCC＊ＩAL＝ＶCC＊（ＩA/2） となり、制御信号ＰがＶCCの場合の半分となる。

このように、本実施例の回路によれば、制御信号によ
って、出力振幅を変化することなく、消費電力を半分に
切り替え制御することが可能となる。

第５図は、内部回路のうちの直流分回路の電流を制御
する他の実施例である。本実施例は上記実施例とは異な
り、制御信号を直接MOSのゲートに印加するものではな
く、クロック信号の周波数によって、直流分回路の電流
を制御する方式である。

回路構成は以下の如くである。

なお、本実施例では、可変インピーダンス素子である
第１の導電型のMOSトランジスタとして、Ｎ型チャンネ
ルMOSトランジスタを使用し、第２の導電型のMOSトラン
ジスタとして、Ｐ型チャネルMOSトランジスタを使用し
ている。

電流を制御する制御信号はクロック信号であり、この
制御信号の入力手段は、入力端子であるクロック入力ピ
ンCKと、信号変換機である第１、第２周波数・電圧変換
器である。

クロック入力ピンCKが第１および第２周波数・電圧変
換器（ｆ−Ｖ変換器）110,111に接続され、上記第１周
波数・電圧変換器110の出力端子が、第３の可変インピ
ーダンス素子である第１のＮ型チャネルMOSトランジス
タ101のゲート端子に接続され、上記第２周波数・電圧
変換器111の出力端子が、第１、第２の可変インピーダ
ンス素子である第１及び第２のＰ型チャネルMOSトラン
ジスタ104,105のゲート端子に接続される。

上記第１および第２のＰ型チャネルMOSトランジスタ1
04,105のソース端子が、第１の電源ＶCCに接続される。

上記第１のＰ型チャネルMOSトランジスタ104のドレイ
ン端子が、第１の半導体素子である第１のバイポーラト
ランジスタ107のコレクタ端子に接続され、上記第２の
Ｐ型チャネルMOSトランジスタ105のドレイン端子が、第
２の半導体素子である第２のバイポーラトランジスタ10
8のコレクタ端子に接続される。

上記第１のバイポーラトランジスタ107のエミッタ端
子と上記第２のバイポーラトランジスタ108のエミッタ
端子とが接続される。

上記第１のＮ型チャネルMOSトランジスタ101のドレイ
ン端子が、上記エミッタ端子に接続され、ソース端子が
第２の電源GNDに接続される。

上記第２のバイポーラトランジスタ108のベースが第
３の電源ＶBBに接続される。

上記の第１のバイポーラトランジスタ107のベース端
子が入力端子53となり、上記第１のバイポーラトランジ
スタ107のコレクタが第１の出力端子51となり、上記第
２のバイポーラトランジスタ108のコレクタが第２の出
力端子52となる。

次に動作について説明する。

上記第１周波数・電圧変換器110は、出力電圧が入力
周波数に対して正の特性を有し（同図ｂ）上記第２周波
数・電圧変換器111は、出力電圧が入力周波数に対して
負の特性を有する（同図ｃ） クロック周波数fHの時、第1f−Ｖ変換器110の出力電
圧はＶHであり第2f−Ｖ変換器111の出力電圧はＶLであ
る。

この時、NMOS101のチャネル抵抗はＲとなり、第１の
電源ＶCCから第２の電源GNDに電源ＩAが流れる。

一方、クロック周波数がfLの時、第1f−Ｖ変換器110
の出力電圧はＶLであり、第2f−Ｖ変換器111の出力電圧
はＶHである。この時、NMOS101のチャネル抵抗はＲより
大きくなるので、第１の電源ＶBBから第２の電源GND
に、電流ＩAより小さい電流ＩALが流れる。このよう
に、クロック周波数によって内部回路の直流電流が制御
されることにより、周波数が低い場合には、消費電力の
直流成分が小さくなり、低消費電力化が実現される。

また、PMOS104,105のチャネル抵抗は、出力信号振幅
が一定となるように、第2f−Ｖ変換器111の出力電圧に
よって制御されている。こうして、出力振幅を一定にし
ながら、電流値を少くする、すなわち低消費電力化が可
能である。

上記の実施例より、電流制御により電流制御が実質的
に、可能であり、電流制御信号の入力端子は電力制御の
入力端子として使用しても良い。また、電流制御手段
を、電流制御手段として使っても良い。

以上の実施例は、LSI内の直流電流を制御することに
よって、低周波動作時におけるLSIの低消費電力化を実
現している。

これに対して、第６図に示す実施例は、LSI外部ピン
によって、LSI内の電源電圧を制御することにより、低
周波動作時におけるLSIの低消費電力化を実現する方式
である。

この原理について、以下、説明する。

LSIの消費電力のうち、交流分回路の消費電力は、電
源電圧の二乗に比例し、直流分回路の消費電力は、電源
電圧に比例して、変化する。

したがって、LSIの高速領域／低消費電力領域の選択
は、外部信号によりLSI内部の電源電圧を切り替えるこ
とによっても実現できる。

例えば、高速領域で使用する場合には、LSI内部の電
源電圧が高い値となるように制御して高速性を実現し、
低消費電力領域で使用する場合は、電源電圧を低下する
ようにLSIの外部からの信号で制御することによって、
交流分回路の消費電力を電圧の二乗で低下させ、直流分
回路の消費電力を電圧に比例して低下させることができ
るので、大幅な低消費電力化を実現することが可能とな
る。

以下、第６図の実施例について説明する。

第６図（ａ）に示す実施例のLSI61は、クロック入力
ピン62と電圧制御ピン63を有する。

この電圧切換ピン63を通して入力される信号によっ
て、LSIの特性は（ｂ）のように変化する。

このような制御が可能となる理由は、LSI内部回路の
（ｃ）のような特性を利用しているからである。

すなわち、クロック周波数が高くて、内部回路を高速
に動作させる必要がある場合（回路の遅延時間＝tH）に
は、電源電圧をＶHにし、クロック周波数が低くて内部
回路を低速に動作させる場合（回路の遅延時間＝tL）に
は、電源電圧をＶLに低下させる。

LSIの消費電力の交流分は電源電圧の２乗に比例し、
直流分は電源電圧の１乗に比例することから、LSI全体
の消費電力は、電源電圧に大きく依存していることがわ
かる。

したがって、本実施例の如く電源電圧を電圧切換ピン
61によって切り替えることにより、高速モードにおける
消費電力に対して低消費電力モードにおける消費電力を
大幅に低下することが可能となる。

上記電源電圧制御を実現する一実施例を第７図に示
す。

LSI76は、制御信号の入力手段である入力端子75と、
制御手段であるスイッチＳと電圧コンバータ74を有し、
さらにいLSIの入出力信号を処理する入力回路71および
出力回路72と、LSIの主要部をなす内部回路73を有す
る。

次に、動作を説明する。入力ピン75よりＶHを電圧コ
ンバータ74に入力すると、ＶHより低い電圧ＶLを電圧コ
ンバータ74は出力する。外部電源ＶCC（＝ＶH）はスイ
ッチＳの入力端子77および入出力回路71,72に接続さ
れ、スイッチＳの出力端子78は電圧コンバータ74の入力
端子に接続され、電圧コンバータ74の出力は内部回路73
および入出力回路71,72に接続される。

電圧制御信号によりスイッチＳをＢに倒せば、LSI内
部の電源電圧はＶHとなり、スイッチＳをＡに倒せば、
内部回路73および入出力回路71,72の電源電圧はＶLとな
る。

なお、LSI内部の信号レベルは電源電圧によって変化
する場合もあるが、LSI外部とのインタフェース信号の
レベルは一定なので内部電源電圧をＶLとする場合にお
いても入出力回路に電圧ＶHを供給する必要があるため
に、第７図の構成としたものである。

本発明に係る、半導体集積回路装置と電源の切換手段
とを有する半導体集積回路システムの実施例について第
８図と第９図により説明する。

第８図は、半導体集積回路システムの一実施例のブロ
ック図である。

本システムは、複数の半導体集積回路装置であるLSIA
81、LSIB82と、電源の切換手段であるスイッチＳと、直
流電源（例えば3.3V）84と、もう一系統の直流電源（例
えば5.5V）を供給する、AC−DCコンバータ85と、プラグ
86とを有する。

スイッチＳは、SC電源が供給されている時は、Ｈ側に
接続し、それ以外ではＬ側に接続される。

次に動作を説明する。

AC電源にプラグ86を接続した場合には、スイッチＳに
より、5Vが供給され、LSIA,B等には、5Vの電源電圧が供
給され、一方、ACプラグが接続されていない場合には、
直流電源より3.3Vの電源電圧がLSIA,B等に供給される。
5V電源電圧が供給された場合はLSIA,B等は高速領域で動
作し、一方3.3V電源電圧が供給された場合にはLSIA,B等
は低消費電力領域で動作する。

半導体集積回路システムの他の実施例を第９図により
説明する。

第９図は、半導体集積回路システムの、他の実施例の
ブロック図である。

本システムは、第１の直流電源（例えば5.5V）と、第
２の直流電源（例えば3.3V）と、電源の切換手段である
スイッチＳと、半導体集積回路装置であるLSIA91、LSIB
92とを有する。

次に、動作を説明する。

スイッチＳをＨ側に接続した場合には、LSIA91,B92等
に5V電源電圧が供給され、一方スイッチＳをＬ側に接続
した場合には、LSIA91,B92等に3.3V電源電圧が供給され
る。

5V電源電圧が供給された場合はLSIA91,B92等は高速領
域で動作し、一方3.3V電源電圧が供給された場合にはLS
IA91,B92等は低消費電力領域で動作する。

第８図、第９図に示す、半導体集積回路システムによ
れば、使用できる電源電圧が高ければ高速動作、電源電
圧が低ければ低速動作という様に、供給可能な電源によ
って動作状態を選ぶということができる。

［効果］ 従来のLSIは、ある特定の性能を満足するために最適
設計されているので、他の性能領域において使用すると
十分な性能が引き出せない。したがって、複数の性能領
域に対して、それに対応する複数のLSIを開発する必要
があった。

本発明によれば、一品種のLSIを複数の性能領域で使
用することが可能となるので、従来なら複数品種のLSI
を開発する必要があったのに対して、一品種のLSIを開
発するだけでよい。そして、１品種のLSIで複数の消費
電力条件およびクロック周波数条件に対応し、広い性能
領域をカバーするLSIを実現することが可能となる。

【図面の簡単な説明】

第１図は本発明に係る半導体集積回路装置の一実施例を
示すブロック図と消費電力の特性図、第２図は従来の半
導体集積回路装置を示すブロック図と消費電力の特性
図、第３図は電流制御ピンを有する半導体集積回路装置
の外形図と特性図、第４図は本発明に係る半導体集積回
路装置の直流分回路と電流制御手段の一実施例を示す回
路図、第５図は半導体集積回路装置の直流分回路と電流
制御手段の他の実施例を示す回路図、第６図は本発明に
係る電圧切換ピンを有する半導体集積回路装置の一実施
例、第７図は本発明に係る電圧制御を行う半導体集積回
路装置のブロック図、第８図は本発明に係る半導体集積
回路システムの１実施例のブロック図、第９図は本発明
にか変わる半導体集積回路システムの別の実施例のブロ
ック図である。 11……半導体集積回路装置（LSI）、12……交流分回
路、13……直流分回路、16……入力端子、101,102……N
MOS、103〜106……PMOS、107,108……バイポーラトラン
ジスタ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−232155（ＪＰ，Ａ) 特開 昭61−163655（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/04 H01L 21/82

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】電流変化がクロック周波数変化には依存し
   ない回路を１または２以上有する半導体集積回路装置に
   おいて、 上記１または２以上の回路の電流を制御するための制御
   信号が装置外部から入力される入力手段と、 上記入力手段に入力された制御信号に応じて、上記１ま
   たは２以上の回路の電流を制御する制御手段とを有する
   ことを特徴とする半導体集積回路装置。
2. 【請求項２】電流変化がクロック周波数変化には依存し
   ない回路を１または２以上有する半導体集積回路装置に
   おいて、 上記１または２以上の回路の電流を制御するための制御
   信号が装置外部から入力される入力端子と、 上記回路と接続された１または２以上の可変インピーダ
   ンスとを有し、 上記１または２以上の可変インピーダンス素子は、上記
   入力端子に入力された制御信号に応じてインピーダンス
   が変化することを特徴とする半導体集積回路装置。
3. 【請求項３】消費電力変化がクロック周波数変化には依
   存しない回路を１または２以上有する半導体集積回路装
   置において、 上記１または２以上の回路の消費電力を制御するための
   制御信号が装置外部から入力される入力手段と、 上記入力手段に入力された制御信号に応じて、上記１ま
   たは２以上の回路の消費電力を制御する制御手段とを有
   することを特徴とする半導体集積回路装置。
4. 【請求項４】１または２以上の半導体集積回路装置と、 交流電源に接続されるプラグと、 上記１また２以上の半導体集積回路に供給される電力
   を、上記プラグ側からの電力と、直流電源からの電力と
   の間で切り替える切り替え手段とを備えることを特徴と
   する半導体集積回路システム。