JP3500084B2 - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JP3500084B2 JP3500084B2 JP02040899A JP2040899A JP3500084B2 JP 3500084 B2 JP3500084 B2 JP 3500084B2 JP 02040899 A JP02040899 A JP 02040899A JP 2040899 A JP2040899 A JP 2040899A JP 3500084 B2 JP3500084 B2 JP 3500084B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- resistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、全波整流回路に関
し、特に低電源電圧化に有効な全波整流回路に関する。
し、特に低電源電圧化に有効な全波整流回路に関する。
【０００２】
【従来の技術】図２は、ＡＬＣ回路を示すブロック図で
ある。図２（ａ）に示すように、ＡＬＣアンプ５１の出
力信号は検波回路５２によって検出され、ＡＬＣアンプ
５１のゲインを自動制御して、一定レベル以上の入力信
号に対して出力レベルを一定に保つ。この検波回路５２
は、図２（ｂ）に示すように、ＡＬＣアンプ５１の出力
交流信号を整流する全波整流回路５３、直流平滑回路５
４及びＡＬＣ制御出力回路５５とから構成される。この
ＡＬＣ回路によれば、図２（ｃ）に示すようなＡＬＣ特
性が得られる。
ある。図２（ａ）に示すように、ＡＬＣアンプ５１の出
力信号は検波回路５２によって検出され、ＡＬＣアンプ
５１のゲインを自動制御して、一定レベル以上の入力信
号に対して出力レベルを一定に保つ。この検波回路５２
は、図２（ｂ）に示すように、ＡＬＣアンプ５１の出力
交流信号を整流する全波整流回路５３、直流平滑回路５
４及びＡＬＣ制御出力回路５５とから構成される。この
ＡＬＣ回路によれば、図２（ｃ）に示すようなＡＬＣ特
性が得られる。
【０００３】従来、ＡＬＣ回路に用いられる全波整流回
路は、例えば図３に示すような構成である。図におい
て、４１は、差動増幅回路を含む非反転増幅回路、４２
交流信号が印加される差動増幅回路の第１の入力端子、
４３は、差動増幅回路の第２の入力端子、Ｒ１１、Ｒ１
２は抵抗、４４は基準電圧ＶＲＥＦを発生する基準電圧
源である。４５，４６はトランジスタ、４７，４８は電
流ミラー回路、４９，５０は定電流源である。５１は、
全波整流された信号波形が得られる出力端子である。
路は、例えば図３に示すような構成である。図におい
て、４１は、差動増幅回路を含む非反転増幅回路、４２
交流信号が印加される差動増幅回路の第１の入力端子、
４３は、差動増幅回路の第２の入力端子、Ｒ１１、Ｒ１
２は抵抗、４４は基準電圧ＶＲＥＦを発生する基準電圧
源である。４５，４６はトランジスタ、４７，４８は電
流ミラー回路、４９，５０は定電流源である。５１は、
全波整流された信号波形が得られる出力端子である。
【０００４】次にこの回路の動作を説明する。第２の入
力端子４３の電圧は、非反転増幅回路４１の働きによっ
て第１の入力端子４２との電圧差がゼロになるように変
化する。したがって、入力信号が基準電圧ＶＲＥＦを基
準に正（＋）側に変化すると、非反転増幅回路４１から
の電流が抵抗Ｒ１を通って基準電圧源４４に流れ、この
電流が電流ミラー回路４９を通って、抵抗Ｒ２によって
電圧に変換され、出力端子５１に出力される。一方、入
力信号が基準電圧ＶＲＥＦを基準に負（−）側に変化す
ると、基準電圧源４４から抵抗Ｒ１に電流が流れ、電流
ミラー回路４８を通って抵抗Ｒ２によって電圧に変換さ
れ、出力端子５１に出力される。
力端子４３の電圧は、非反転増幅回路４１の働きによっ
て第１の入力端子４２との電圧差がゼロになるように変
化する。したがって、入力信号が基準電圧ＶＲＥＦを基
準に正（＋）側に変化すると、非反転増幅回路４１から
の電流が抵抗Ｒ１を通って基準電圧源４４に流れ、この
電流が電流ミラー回路４９を通って、抵抗Ｒ２によって
電圧に変換され、出力端子５１に出力される。一方、入
力信号が基準電圧ＶＲＥＦを基準に負（−）側に変化す
ると、基準電圧源４４から抵抗Ｒ１に電流が流れ、電流
ミラー回路４８を通って抵抗Ｒ２によって電圧に変換さ
れ、出力端子５１に出力される。
【０００５】このようにして、出力端子５１に全波整流
された出力信号が得られる。なお、全波整流回路の先行
技術文献としては、特開平５−６４４５４号公報、特開
平５−１１１２６０号公報、特開平６−１２１６３７号
公報、特開平６−２８４７３４号公報等がある。
された出力信号が得られる。なお、全波整流回路の先行
技術文献としては、特開平５−６４４５４号公報、特開
平５−１１１２６０号公報、特開平６−１２１６３７号
公報、特開平６−２８４７３４号公報等がある。
【０００６】
【発明が解決しようとする課題】近年、消費電力の低減
等を目的としてＩＣの電源電圧ＶＣＣは５Ｖから３Ｖ以
下へと低下する傾向にある。電源電圧ＶＣＣが３Ｖ以上
であれば、ダイナミックレンジ（回路が取り扱うことが
できる信号の範囲）の問題はないが、３Ｖ以下になる
と、出力波形がクリップして歪率が悪化するという問題
がある。
等を目的としてＩＣの電源電圧ＶＣＣは５Ｖから３Ｖ以
下へと低下する傾向にある。電源電圧ＶＣＣが３Ｖ以上
であれば、ダイナミックレンジ（回路が取り扱うことが
できる信号の範囲）の問題はないが、３Ｖ以下になる
と、出力波形がクリップして歪率が悪化するという問題
がある。
【０００７】本発明は、上記の課題に鑑みて為されたも
のであり、ダイナミックレンジを広く確保し、低電源電
圧化に適した全波整流回路を提供することを目的として
いる。
のであり、ダイナミックレンジを広く確保し、低電源電
圧化に適した全波整流回路を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】請求項１に記載の全波整
流回路は、交流信号の例えば負極性の信号波形のみを第
１の整流回路によって出力する。そして、第２の整流回
路により、交流信号の正極性の信号波形については、反
転増幅回路によって所定の基準電圧を基準として反転し
て負極性の信号波形として出力し、これらの信号波形を
加算して出力することで全波整流された信号波形を得る
ようにした。
流回路は、交流信号の例えば負極性の信号波形のみを第
１の整流回路によって出力する。そして、第２の整流回
路により、交流信号の正極性の信号波形については、反
転増幅回路によって所定の基準電圧を基準として反転し
て負極性の信号波形として出力し、これらの信号波形を
加算して出力することで全波整流された信号波形を得る
ようにした。
【０００９】これにより、電源電圧ＶＣＣが下がった場
合でも、基準電圧は１／２ＶＣＣよりも高く設定し、負
極性側のダイナミックレンジを広く確保することが可能
になり、歪率の小さい信号波形を得ることが可能にな
る。
合でも、基準電圧は１／２ＶＣＣよりも高く設定し、負
極性側のダイナミックレンジを広く確保することが可能
になり、歪率の小さい信号波形を得ることが可能にな
る。
【００１０】なお、上記の手段では、交流信号の負極性
の信号波形のみを利用して全波整流しているが、反対に
正極性の信号波形のみを利用することもできる。この場
合には、基準電圧は１／２ＶＣＣよりも低く設定し、正
極性側の．ダイナミックレンジを広く確保する。
の信号波形のみを利用して全波整流しているが、反対に
正極性の信号波形のみを利用することもできる。この場
合には、基準電圧は１／２ＶＣＣよりも低く設定し、正
極性側の．ダイナミックレンジを広く確保する。
【００１１】請求項２に記載の全波整流回路では、第１
の整流回路、第２の整流回路の構成を特定している。
の整流回路、第２の整流回路の構成を特定している。
【００１２】第１の整流回路は、第１の入力端子に交流
信号が印加され、第２の入力端子に第１の抵抗を介して
基準電圧が印加され、出力が第２の入力端子に帰還入力
された非反転増幅回路と、この非反転増幅回路の出力を
受けて動作する第１のトランジスタと、前記抵抗を介し
てこの第１のトランジスタに流れる電流を伝達する第１
のカレントミラー回路とから構成される。
信号が印加され、第２の入力端子に第１の抵抗を介して
基準電圧が印加され、出力が第２の入力端子に帰還入力
された非反転増幅回路と、この非反転増幅回路の出力を
受けて動作する第１のトランジスタと、前記抵抗を介し
てこの第１のトランジスタに流れる電流を伝達する第１
のカレントミラー回路とから構成される。
【００１３】そして、第２の整流回路は、前記交流信号
の極性を反転する反転増幅回路であって、その第１の入
力端子に第２の抵抗を介して前記交流信号が印加され、
第２の入力端子に第３の抵抗を介して基準電圧が印加さ
れ、その出力と前記第１の入力端子の間に第４の抵抗が
接続され、かつ出力が第２の入力端子に帰還入力されて
おり、この反転増幅回路の出力受けて動作する第２のト
ランジスタと、前記第３の抵抗を介してこの第２のトラ
ンジスタに流れる電流を伝達する第２のカレントミラー
回路とから構成される。
の極性を反転する反転増幅回路であって、その第１の入
力端子に第２の抵抗を介して前記交流信号が印加され、
第２の入力端子に第３の抵抗を介して基準電圧が印加さ
れ、その出力と前記第１の入力端子の間に第４の抵抗が
接続され、かつ出力が第２の入力端子に帰還入力されて
おり、この反転増幅回路の出力受けて動作する第２のト
ランジスタと、前記第３の抵抗を介してこの第２のトラ
ンジスタに流れる電流を伝達する第２のカレントミラー
回路とから構成される。
【００１４】
【発明の実施の形態】次に、本発明の一実施形態による
全波整流回路について図１を参照して説明する。この全
波整流回路は、第１の整流回路と第２の整流回路とで構
成される。
全波整流回路について図１を参照して説明する。この全
波整流回路は、第１の整流回路と第２の整流回路とで構
成される。
【００１５】まず、第１の整流回路を説明する。１は、
差動増幅回路を含む非反転増幅回路である。差動増幅回
路２は、トランジスタ３、４と定電流源５とで構成され
る。６は、入力信号が印加される差動増幅回路２の第１
の入力端子７（非反転入力端子）は、差動増幅回路の第
２の入力端子（反転入力端子）である。第２の入力端子
７には、第１の抵抗Ｒ１を介して基準電源８から発生す
る基準電圧ＶＲＥＦが印加されている。９は、非反転増
幅回路の出力がベースに供給されたトランジスタであ
り、１０は、第１の抵抗Ｒ１からトランジスタ９に流れ
る電流を出力段に伝達する第１の電流ミラー回路であ
る。
差動増幅回路を含む非反転増幅回路である。差動増幅回
路２は、トランジスタ３、４と定電流源５とで構成され
る。６は、入力信号が印加される差動増幅回路２の第１
の入力端子７（非反転入力端子）は、差動増幅回路の第
２の入力端子（反転入力端子）である。第２の入力端子
７には、第１の抵抗Ｒ１を介して基準電源８から発生す
る基準電圧ＶＲＥＦが印加されている。９は、非反転増
幅回路の出力がベースに供給されたトランジスタであ
り、１０は、第１の抵抗Ｒ１からトランジスタ９に流れ
る電流を出力段に伝達する第１の電流ミラー回路であ
る。
【００１６】次に、第２の整流回路について説明する。
１１は、入力信号を反転するための反転増幅回路であ
る。１２は差動増幅回路であり、トランジスタ１３，１
４と定電流源１５とで構成される。反転増幅回路１１の
第１の入力端子１６（反転入力端子）には、第２の抵抗
Ｒ２を介して入力信号が印加され、第２の入力端子１７
（非反転入力端子）には第３の抵抗Ｒ３を介して基準電
圧ＶＲＥＦが印加され、反転増幅回路１１の出力と第１
の入力端子１６の間に第４の抵抗Ｒ４が接続される。そ
して、反転増幅回路１１の出力は、第２の入力端子１７
に帰還入力されている。
１１は、入力信号を反転するための反転増幅回路であ
る。１２は差動増幅回路であり、トランジスタ１３，１
４と定電流源１５とで構成される。反転増幅回路１１の
第１の入力端子１６（反転入力端子）には、第２の抵抗
Ｒ２を介して入力信号が印加され、第２の入力端子１７
（非反転入力端子）には第３の抵抗Ｒ３を介して基準電
圧ＶＲＥＦが印加され、反転増幅回路１１の出力と第１
の入力端子１６の間に第４の抵抗Ｒ４が接続される。そ
して、反転増幅回路１１の出力は、第２の入力端子１７
に帰還入力されている。
【００１７】ここで、第２の抵抗Ｒ２と第４の抵抗Ｒ４
とを等しい値に設定することにより、反転増幅回路１１
のゲインを１とし、反転後の信号波形の絶対値を反転前
と同一にしている。また、第１の抵抗Ｒ１と第３の抵抗
Ｒ３とを等しい値に設定することにより、信号波形の最
大値を一定にしている。
とを等しい値に設定することにより、反転増幅回路１１
のゲインを１とし、反転後の信号波形の絶対値を反転前
と同一にしている。また、第１の抵抗Ｒ１と第３の抵抗
Ｒ３とを等しい値に設定することにより、信号波形の最
大値を一定にしている。
【００１８】トランジスタ１８は、反転増幅回路１１の
出力がベースに供給されたトランジスタ、１９は、第３
の抵抗Ｒ３からトランジスタ１８に流れる電流を出力段
に伝達する第２の電流ミラー回路である。２０は、第１
の電流ミラー回路１０と第２の電流ミラー回路１９の出
力電流の極性を反転して加算する第３の電流ミラー回路
である。第３の電流ミラー回路２０の出力電流は、第５
の抵抗Ｒ５によって電圧に変換され、出力端子２１に全
波整流された信号波形が出力される。
出力がベースに供給されたトランジスタ、１９は、第３
の抵抗Ｒ３からトランジスタ１８に流れる電流を出力段
に伝達する第２の電流ミラー回路である。２０は、第１
の電流ミラー回路１０と第２の電流ミラー回路１９の出
力電流の極性を反転して加算する第３の電流ミラー回路
である。第３の電流ミラー回路２０の出力電流は、第５
の抵抗Ｒ５によって電圧に変換され、出力端子２１に全
波整流された信号波形が出力される。
【００１９】次に、本実施形態による全波整流回路の動
作を説明する。入力端子６の入力信号は、図示したよう
に非反転増幅回路１の出力に現れる。この出力波形は、
電源電圧ＶＣＣが低くなると、ダイナミックレンジの問
題が生じるが、この回路では、基準電圧ＶＲＥＦを１／
２ＶＣＣ＋αに設定しているために、負極性の信号波形
ついてはダイナミックレンジが広く確保されており、こ
の負極性の信号波形の部分にみを利用している。すなわ
ち、入力信号が負極性（図において破線の信号波形部
分）になると、基準電圧電源８から第１の抵抗Ｒ１に電
流が流れ、この電流はトランジスタ９を通り、電流ミラ
ー回路１０を介して出力段の第３の電流ミラー回路２０
に入力される。
作を説明する。入力端子６の入力信号は、図示したよう
に非反転増幅回路１の出力に現れる。この出力波形は、
電源電圧ＶＣＣが低くなると、ダイナミックレンジの問
題が生じるが、この回路では、基準電圧ＶＲＥＦを１／
２ＶＣＣ＋αに設定しているために、負極性の信号波形
ついてはダイナミックレンジが広く確保されており、こ
の負極性の信号波形の部分にみを利用している。すなわ
ち、入力信号が負極性（図において破線の信号波形部
分）になると、基準電圧電源８から第１の抵抗Ｒ１に電
流が流れ、この電流はトランジスタ９を通り、電流ミラ
ー回路１０を介して出力段の第３の電流ミラー回路２０
に入力される。
【００２０】一方、入力信号の正極性の波形部分（図に
おいて実線の信号波形部分）は、反転増幅回路１１によ
って反転されて負極性の信号波形となる。この負極性の
信号波形は、第３の抵抗Ｒ３によって電流に変換され、
トランジスタ１８、電流ミラー回路１９を介して、第３
の電流ミラー回路２０に出力される。
おいて実線の信号波形部分）は、反転増幅回路１１によ
って反転されて負極性の信号波形となる。この負極性の
信号波形は、第３の抵抗Ｒ３によって電流に変換され、
トランジスタ１８、電流ミラー回路１９を介して、第３
の電流ミラー回路２０に出力される。
【００２１】第３の電流ミラー回路２０は、第１の電流
ミラー回路１０、第２の電流ミラー回路１９の出力電流
を加算して出力し、第５の抵抗Ｒ５によって電圧に変換
されて、出力端子２１に全波整流された信号波形が出力
される。
ミラー回路１０、第２の電流ミラー回路１９の出力電流
を加算して出力し、第５の抵抗Ｒ５によって電圧に変換
されて、出力端子２１に全波整流された信号波形が出力
される。
【００２２】このようにして、非反転増幅器１と反転増
幅器１１は負極性の信号波形部分のみを出力しているの
で、基準電圧ＶＲＥＦを１／２ＶＣＣ＋α（ここで、α
＞０）に設定して、負極性側のダイナミックレンジを広
く確保することにより、電源電圧３Ｖ以下で使用する場
合でも、歪率の小さい良好な信号波形を得ることができ
る。
幅器１１は負極性の信号波形部分のみを出力しているの
で、基準電圧ＶＲＥＦを１／２ＶＣＣ＋α（ここで、α
＞０）に設定して、負極性側のダイナミックレンジを広
く確保することにより、電源電圧３Ｖ以下で使用する場
合でも、歪率の小さい良好な信号波形を得ることができ
る。
【００２３】なお、正極性の信号波形のみを利用する全
波整流回路では、図１において、電流ミラー回路１０，
１９を削除し、トランジスタ２２，２３に流れるコレク
タ電流を出力する電流ミラー回路をそれぞれ新たに設け
ることにより構成することができる。また、この場合に
は、基準電圧ＶＲＥＦを１／２ＶＣＣ−α（ここで、α
＞０）に設定することにより、正極性側のダイナミック
レンジを広く確保する。
波整流回路では、図１において、電流ミラー回路１０，
１９を削除し、トランジスタ２２，２３に流れるコレク
タ電流を出力する電流ミラー回路をそれぞれ新たに設け
ることにより構成することができる。また、この場合に
は、基準電圧ＶＲＥＦを１／２ＶＣＣ−α（ここで、α
＞０）に設定することにより、正極性側のダイナミック
レンジを広く確保する。
【００２４】
【発明の効果】以上説明したように、本発明の全波整流
回路によれば、電源電圧３Ｖ以下で使用した場合であっ
ても、ダイナミックレンジの問題を生じることなく、歪
率の良好な信号波形を得ることができる。
回路によれば、電源電圧３Ｖ以下で使用した場合であっ
ても、ダイナミックレンジの問題を生じることなく、歪
率の良好な信号波形を得ることができる。
【００２５】また、本発明の全波整流回路は、ＡＬＣ回
路の検波回路に用いることにより、低電源電圧で使用し
ても安定したＡＬＣ特性を得ることができる。
路の検波回路に用いることにより、低電源電圧で使用し
ても安定したＡＬＣ特性を得ることができる。
【図１】本発明の実施形態に係る全波整流回路を示す回
路図である。
路図である。
【図２】ＡＬＣ回路のブロック図及びＡＬＣ特性を示す
図である。
図である。
【図３】従来例に係る全波整流回路を示す回路図であ
る。
る。
１ 非反転増幅回路
２ 差動増幅回路
５、１５ 定電流源
６ 第１の入力端子
７ 第２の入力端子
８ 基準電源
１０，１９ 電流ミラー回路
１１ 反転増幅回路
１２ 差動増幅回路
Ｒ１〜Ｒ５ 抵抗
２１ 出力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/217
H02M 7/12
Claims (3)
- 【請求項１】交流信号の半周期における第１の極性の信
号波形のみを出力する第１の整流回路と、前記交流信号
の極性を所定の基準電圧を基準として反転する反転増幅
回路を有し、この反転された交流信号から前記第１の極
性と同一極性の信号波形のみを出力する第２の整流回路
とを備え、第１及び第２の整流回路の出力を加算して出
力することを特徴とする全波整流回路。 - 【請求項２】第１の入力端子に交流信号が印加され、第
２の入力端子に第１の抵抗を介して基準電圧が印加さ
れ、出力が第２の入力端子に帰還入力された非反転増幅
回路と、 この非反転増幅回路の出力を受けて動作する第１のトラ
ンジスタと、 前記抵抗を介してこの第１のトランジスタに流れる電流
を伝達する第１のカレントミラー回路と、 前記交流信号の極性を反転する反転増幅回路であって、
その第１の入力端子に第２の抵抗を介して前記交流信号
が印加され、第２の入力端子に第３の抵抗を介して基準
電圧が印加され、その出力と前記第１の入力端子の間に
第４の抵抗が接続され、かつ出力が第２の入力端子に帰
還入力されており、 この反転増幅回路の出力を受けて動作する第２のトラン
ジスタと、 前記第３の抵抗を介してこの第２のトランジスタに流れ
る電流を伝達する第２のカレントミラー回路とを備え、
前記第１及び第２のカレントミラー回路の出力電流を加
算して出力することを特徴とする全波整流回路。 - 【請求項３】前記第２の抵抗と第４の抵抗とが等しい抵
抗値を有することを特徴とする請求項２に記載の全波整
流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02040899A JP3500084B2 (ja) | 1999-01-28 | 1999-01-28 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02040899A JP3500084B2 (ja) | 1999-01-28 | 1999-01-28 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224859A JP2000224859A (ja) | 2000-08-11 |
| JP3500084B2 true JP3500084B2 (ja) | 2004-02-23 |
Family
ID=12026222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02040899A Expired - Fee Related JP3500084B2 (ja) | 1999-01-28 | 1999-01-28 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500084B2 (ja) |
-
1999
- 1999-01-28 JP JP02040899A patent/JP3500084B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000224859A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8358077B2 (en) | Full wave current sense rectifier | |
| TW407367B (en) | Differential amplifier circuit | |
| EP0028454B1 (en) | Full wave rectifier | |
| JP3500084B2 (ja) | 全波整流回路 | |
| JPS58198763A (ja) | 波高測定器 | |
| JPS6359197B2 (ja) | ||
| US6985037B2 (en) | Amplifier arrangement, circuit and method with improved common mode rejection ratio | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JPS59200510A (ja) | 低消費電力増巾器 | |
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JP3188749B2 (ja) | 絶対値回路 | |
| JPH0216042B2 (ja) | ||
| JP2725290B2 (ja) | 電力増幅回路 | |
| JP3237288B2 (ja) | 全波整流回路 | |
| JP4147690B2 (ja) | 全波整流回路 | |
| JPH026662Y2 (ja) | ||
| JPH0349461Y2 (ja) | ||
| JPH041524B2 (ja) | ||
| Bishop et al. | Stabilised Power Supplies | |
| JPH0229462Y2 (ja) | ||
| JPH03137709A (ja) | 電源装置 | |
| JPH104683A (ja) | 全波整流回路 | |
| JPS59108414A (ja) | 自動レベル調整回路 | |
| JPS59202714A (ja) | 増幅回路 | |
| JPS6198422A (ja) | 波形変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |