JPH06259313A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH06259313A JPH06259313A JP4409393A JP4409393A JPH06259313A JP H06259313 A JPH06259313 A JP H06259313A JP 4409393 A JP4409393 A JP 4409393A JP 4409393 A JP4409393 A JP 4409393A JP H06259313 A JPH06259313 A JP H06259313A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- processing unit
- central processing
- nonvolatile memory
- external expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】中央演算処理装置と不揮発性メモリを有する装
置において外部拡張手段より不揮発性メモリの内容を中
央演算処理装置を介さずに読み出しおよび書き込みでき
ること。 【構成】中央演算処理装置１ａ、周辺回路１ｄ、外部拡
張バス１ｃおよび不揮発性メモリ１ｂで構成される装置
において、外部拡張手段である外部拡張バス１ｃよりシ
ステム切換え信号２ｕにより装置の動作モードを選択し
て、不揮発性メモリの読みだしおよび書き込み動作モー
ドとし、外部拡張バス１ｃより不揮発性メモリ１ｂの内
容を中央演算処理装置１ａを介さずに読み込みおよび書
き込みできることを特徴とする情報処理装置。
置において外部拡張手段より不揮発性メモリの内容を中
央演算処理装置を介さずに読み出しおよび書き込みでき
ること。 【構成】中央演算処理装置１ａ、周辺回路１ｄ、外部拡
張バス１ｃおよび不揮発性メモリ１ｂで構成される装置
において、外部拡張手段である外部拡張バス１ｃよりシ
ステム切換え信号２ｕにより装置の動作モードを選択し
て、不揮発性メモリの読みだしおよび書き込み動作モー
ドとし、外部拡張バス１ｃより不揮発性メモリ１ｂの内
容を中央演算処理装置１ａを介さずに読み込みおよび書
き込みできることを特徴とする情報処理装置。
Description
【０００１】
【産業上の利用分野】本発明は、複数の動作モードを有
する情報処理装置において、ひとつのモードが中央演算
処理装置の動作を制御するところのＢＩＯＳおよびアプ
リケーションプログラムを基板上で外部拡張バスを介し
て書きこめる情報処理装置に関する。
する情報処理装置において、ひとつのモードが中央演算
処理装置の動作を制御するところのＢＩＯＳおよびアプ
リケーションプログラムを基板上で外部拡張バスを介し
て書きこめる情報処理装置に関する。
【０００２】
【従来の技術】従来の情報処理装置は、製造工程におい
て中央演算処理装置を制御するための初期ソフトウェア
を格納している不揮発性メモリを、不揮発性メモリ単体
に書き込み後、基板に実装していた。また不揮発性メモ
リを、中央演算処理装置を介して不揮発性メモリの読み
だし及び書き込みをしなくてはならなかった。この場合
中央演算処理装置を介して書き込みを行うためには特殊
なソフトウェアが必要となり情報処理装置単体の構成に
かなり依存するものとなり情報処理装置の構成が変わる
たびに変更しなければならなかった。また中央演算処理
装置による不揮発性メモリの書き換えは、書き換えに失
敗した場合には情報処理装置は動作不可能となってしま
う。これを回避するためには最低限の不揮発性メモリを
書換える為のプログラムが書かれていなければならず、
この部分に関して他に不揮発性メモリを使用するかまた
は特別な不揮発性メモリを使用しなくてはならなかっ
た。または基板上から不揮発性メモリをはずすか書き換
え頻度の多い場合は不揮発性メモリ用のソケットを用意
し不揮発性メモリを基板よりはずして書き込みおよび読
みだしをしなければならなかった。
て中央演算処理装置を制御するための初期ソフトウェア
を格納している不揮発性メモリを、不揮発性メモリ単体
に書き込み後、基板に実装していた。また不揮発性メモ
リを、中央演算処理装置を介して不揮発性メモリの読み
だし及び書き込みをしなくてはならなかった。この場合
中央演算処理装置を介して書き込みを行うためには特殊
なソフトウェアが必要となり情報処理装置単体の構成に
かなり依存するものとなり情報処理装置の構成が変わる
たびに変更しなければならなかった。また中央演算処理
装置による不揮発性メモリの書き換えは、書き換えに失
敗した場合には情報処理装置は動作不可能となってしま
う。これを回避するためには最低限の不揮発性メモリを
書換える為のプログラムが書かれていなければならず、
この部分に関して他に不揮発性メモリを使用するかまた
は特別な不揮発性メモリを使用しなくてはならなかっ
た。または基板上から不揮発性メモリをはずすか書き換
え頻度の多い場合は不揮発性メモリ用のソケットを用意
し不揮発性メモリを基板よりはずして書き込みおよび読
みだしをしなければならなかった。
【０００３】不揮発メモリの基板上での書き換えは、特
開平３ー１０４１５１号公報に示される技術のように、
専用バスを設ける手段が知られている。
開平３ー１０４１５１号公報に示される技術のように、
専用バスを設ける手段が知られている。
【０００４】
【発明が解決しようとする課題】本発明は情報処理装置
の不揮発性メモリのために専用バスを用いるのでなく、
システム拡張のための外部拡張手段を利用して外部拡張
バスで制御できるようにシステムの動作モードを複数モ
ード持たせ中央演算処理装置を介することなく不揮発性
メモリを外部拡張バスより書き換えおよび読みだしを行
えるようにすることで、製造工程での不揮発性メモリの
検査工程が不要となる。また書き込みでの制約上不揮発
性メモリのベアチップでの実装または不揮発性メモリチ
ップの半田付け実装が可能となり、より高密度の実装が
できる。
の不揮発性メモリのために専用バスを用いるのでなく、
システム拡張のための外部拡張手段を利用して外部拡張
バスで制御できるようにシステムの動作モードを複数モ
ード持たせ中央演算処理装置を介することなく不揮発性
メモリを外部拡張バスより書き換えおよび読みだしを行
えるようにすることで、製造工程での不揮発性メモリの
検査工程が不要となる。また書き込みでの制約上不揮発
性メモリのベアチップでの実装または不揮発性メモリチ
ップの半田付け実装が可能となり、より高密度の実装が
できる。
【０００５】本発明は外部拡張手段よりを利用しての不
揮発性メモリの内容の書き込みまたは読みだしできるこ
とを目的とする。
揮発性メモリの内容の書き込みまたは読みだしできるこ
とを目的とする。
【０００６】
【課題を解決するための手段】中央演算処理装置と、当
該中央演算処理装置の動作を制御するプログラムを格納
する書き換え可能な不揮発性メモリと外部拡張手段より
制御される動作モードとを有する情報処理装置におい
て、前記動作モードは、前記外部拡張手段を介して前記
不揮発性メモリの内容を読み出しまたは書き込みするモ
ードであることを特徴とする。
該中央演算処理装置の動作を制御するプログラムを格納
する書き換え可能な不揮発性メモリと外部拡張手段より
制御される動作モードとを有する情報処理装置におい
て、前記動作モードは、前記外部拡張手段を介して前記
不揮発性メモリの内容を読み出しまたは書き込みするモ
ードであることを特徴とする。
【０００７】
【実施例】以下、次に本発明について図面を参照して説
明する。図１は本発明の一実施例のブロック図を示す。
中央演算処理装置１ａ、周辺回路１ｄ、外部拡張バス１
ｃ、部バス１ｅおよび不揮発性メモリ１ｂからなる情報
装置である。不揮発性メモリ１ｂは、中央演算処理装置
１ａが動作するためのプログラムを格納するためのもの
である。外部拡張バス１ｃは、周辺装置および拡張メモ
リなどを接続し、本システムを拡張するための外部拡張
手段である。中央演算処理装置１ａ、周辺回路１ｄ、お
よび不揮発性メモリ１ｂはベアチップで基板上に実装さ
れており取り外しての不揮発性メモリへのデータ書き込
みは不可能である。そこで本発明では外部拡張バス１ｃ
にシステムモード切換え信号２ｑを用意することでシス
テムモード切換え回路２ｕによりモードを切換える。動
作モードには通常モードとしてシステムが中央演算処理
装置１ａの制御のもとに動作するモードと中央演算処理
装置１ａおよび周辺回路１ｄがシステムより切り離され
外部拡張バス１ｃより不揮発性メモリ１ｂの制御が行え
る動作モードがある。
明する。図１は本発明の一実施例のブロック図を示す。
中央演算処理装置１ａ、周辺回路１ｄ、外部拡張バス１
ｃ、部バス１ｅおよび不揮発性メモリ１ｂからなる情報
装置である。不揮発性メモリ１ｂは、中央演算処理装置
１ａが動作するためのプログラムを格納するためのもの
である。外部拡張バス１ｃは、周辺装置および拡張メモ
リなどを接続し、本システムを拡張するための外部拡張
手段である。中央演算処理装置１ａ、周辺回路１ｄ、お
よび不揮発性メモリ１ｂはベアチップで基板上に実装さ
れており取り外しての不揮発性メモリへのデータ書き込
みは不可能である。そこで本発明では外部拡張バス１ｃ
にシステムモード切換え信号２ｑを用意することでシス
テムモード切換え回路２ｕによりモードを切換える。動
作モードには通常モードとしてシステムが中央演算処理
装置１ａの制御のもとに動作するモードと中央演算処理
装置１ａおよび周辺回路１ｄがシステムより切り離され
外部拡張バス１ｃより不揮発性メモリ１ｂの制御が行え
る動作モードがある。
【０００８】図２は、不揮発性メモリ１ｂと中央演算処
理装置１ａおよび周辺回路１ｂの接続を詳細に示すもの
である。内部バス１ｅを構成する信号としてデータ線２
ａ、アドレス線２ｃ、ライト制御線２ｅ、リード制御線
２ｇがある。システム切換え信号２ｑは本システムの動
作モードを決定するものであり本実施例の場合通常動作
モードとアップデートモードの切換えに使用される。ア
ップデートモードとは不揮発メモリ１ｂの読みだしおよ
び書き込みを行うモードである。中央演算処理装置１ａ
は不揮発性メモリ１ｂを制御するための信号としてデー
タ線２ａ、アドレス線２ｃ、リード制御線２ｇ、チップ
選択線２ｉおよびライト制御線２ｅを用いて不揮発性メ
モリ１ｂを制御する。これら制御線を駆動するバッファ
として中央演算処理装置１ａは、データ線バッファ２
ｂ、アドレス線バッファ２ｄ、リード制御線２ｇ、チッ
プ選択線バッファ１４、およびライト制御線バッファ２
ｆを有している。また周辺回路１ｄは内部データバスバ
ッファ２ｎを制御する回路を有しており周辺回路用内部
データバスバッファ出力制御信号２ｔにより通常動作モ
ードの場合は内部データバスバッファ２ｎの出力制御を
行う。アップデートモードが選択された場合は、システ
ム切換え回路２ｕにより内部データバスバッファ２ｎの
出力制御が行われる。アップデートモードで不揮発性メ
モリ１ｂに情報を書き込むおよび読みだしの為には中央
演算処理装置１ａのこれら信号を外部拡張バス１ｃおよ
び不揮発性メモリ１ｂより電気的に切り離さなくてはな
らない。システムのアップデートモードにより外部拡張
バス１ｃを利用して不揮発性メモリ書き換えおよび読み
だし用に使用することにより、不揮発性メモリ書き換え
および読みだしのために専用のバスを設けなくて済む。
理装置１ａおよび周辺回路１ｂの接続を詳細に示すもの
である。内部バス１ｅを構成する信号としてデータ線２
ａ、アドレス線２ｃ、ライト制御線２ｅ、リード制御線
２ｇがある。システム切換え信号２ｑは本システムの動
作モードを決定するものであり本実施例の場合通常動作
モードとアップデートモードの切換えに使用される。ア
ップデートモードとは不揮発メモリ１ｂの読みだしおよ
び書き込みを行うモードである。中央演算処理装置１ａ
は不揮発性メモリ１ｂを制御するための信号としてデー
タ線２ａ、アドレス線２ｃ、リード制御線２ｇ、チップ
選択線２ｉおよびライト制御線２ｅを用いて不揮発性メ
モリ１ｂを制御する。これら制御線を駆動するバッファ
として中央演算処理装置１ａは、データ線バッファ２
ｂ、アドレス線バッファ２ｄ、リード制御線２ｇ、チッ
プ選択線バッファ１４、およびライト制御線バッファ２
ｆを有している。また周辺回路１ｄは内部データバスバ
ッファ２ｎを制御する回路を有しており周辺回路用内部
データバスバッファ出力制御信号２ｔにより通常動作モ
ードの場合は内部データバスバッファ２ｎの出力制御を
行う。アップデートモードが選択された場合は、システ
ム切換え回路２ｕにより内部データバスバッファ２ｎの
出力制御が行われる。アップデートモードで不揮発性メ
モリ１ｂに情報を書き込むおよび読みだしの為には中央
演算処理装置１ａのこれら信号を外部拡張バス１ｃおよ
び不揮発性メモリ１ｂより電気的に切り離さなくてはな
らない。システムのアップデートモードにより外部拡張
バス１ｃを利用して不揮発性メモリ書き換えおよび読み
だし用に使用することにより、不揮発性メモリ書き換え
および読みだしのために専用のバスを設けなくて済む。
【０００９】中央演算処理装置１ａを不揮発性メモリ１
ｂおよび外部拡張バス１ｃより電気的に切り離すために
システムモード切換え信号２ｑによりシステムモード切
換え回路２ｕを介してデータ線バッファ２ｂ、アドレス
線バッファ２ｄ、リード制御線２ｇ、チップ選択線バッ
ファ１５、およびライト制御線バッファ２ｆを電気的に
切り離す。外部拡張バス１ｃよりデータ線バッファ２
ｂ、アドレス線バッファ２ｄ、リード制御線２ｇ、チッ
プ選択線バッファ１５、およびライト制御線バッファ２
ｆを操作することにより不揮発性メモリ１ｂを外部拡張
バス１ｃを介して書き込みおよび読み出しが可能とな
る。
ｂおよび外部拡張バス１ｃより電気的に切り離すために
システムモード切換え信号２ｑによりシステムモード切
換え回路２ｕを介してデータ線バッファ２ｂ、アドレス
線バッファ２ｄ、リード制御線２ｇ、チップ選択線バッ
ファ１５、およびライト制御線バッファ２ｆを電気的に
切り離す。外部拡張バス１ｃよりデータ線バッファ２
ｂ、アドレス線バッファ２ｄ、リード制御線２ｇ、チッ
プ選択線バッファ１５、およびライト制御線バッファ２
ｆを操作することにより不揮発性メモリ１ｂを外部拡張
バス１ｃを介して書き込みおよび読み出しが可能とな
る。
【００１０】図３は不揮発性メモリに対しての読みだし
および書き込みのためのフローチャートを示す。１９ス
テップではまず中央演算処理装置１ａを外部拡張バス１
ｃおよび不揮発性メモリ１ｂより切りはなすためにシス
テムモード切換え信号２ｑを用いる。２０ステップで読
みだし動作または書き込み動作かを判定し、読みだし動
作の場合は２１ステップへ。２１ステップにおいては、
読みだしたいアドレスをアドレス線２ｃに外部拡張バス
１ｃより出力する。２２ステップにおいては外部拡張バ
ス１ｃよりリード選択線２ｉ（ＣＥ）およびリード制御
線２ｇ（ＲＤ）を制御することにより不揮発性メモリ１
ｂより読みだし動作を行う。２０ステップで書き込み動
作の場合は、２３ステップへ。２３ステップにおいては
書き込みのための不揮発性メモリ書き込み用電源を外部
拡張バス１ｃより不揮発性メモリ書き込み用電源線を通
じて不揮発性メモリ１ｂに供給する。２４ステップでは
書き込みアドレスを指定するために外部拡張バス１ｃを
通じてアドレス線２ｃに出力する。２５ステップにおい
て外部拡張バス１ｃよりリード選択線２ｉ（ＣＥ）およ
びライト制御線２ｅ（ＷＲ）を制御することにより書き
込み動作を行う。
および書き込みのためのフローチャートを示す。１９ス
テップではまず中央演算処理装置１ａを外部拡張バス１
ｃおよび不揮発性メモリ１ｂより切りはなすためにシス
テムモード切換え信号２ｑを用いる。２０ステップで読
みだし動作または書き込み動作かを判定し、読みだし動
作の場合は２１ステップへ。２１ステップにおいては、
読みだしたいアドレスをアドレス線２ｃに外部拡張バス
１ｃより出力する。２２ステップにおいては外部拡張バ
ス１ｃよりリード選択線２ｉ（ＣＥ）およびリード制御
線２ｇ（ＲＤ）を制御することにより不揮発性メモリ１
ｂより読みだし動作を行う。２０ステップで書き込み動
作の場合は、２３ステップへ。２３ステップにおいては
書き込みのための不揮発性メモリ書き込み用電源を外部
拡張バス１ｃより不揮発性メモリ書き込み用電源線を通
じて不揮発性メモリ１ｂに供給する。２４ステップでは
書き込みアドレスを指定するために外部拡張バス１ｃを
通じてアドレス線２ｃに出力する。２５ステップにおい
て外部拡張バス１ｃよりリード選択線２ｉ（ＣＥ）およ
びライト制御線２ｅ（ＷＲ）を制御することにより書き
込み動作を行う。
【００１１】これにより外部拡張バスを有したシステム
の不揮発性メモリの書き込みおよび読みだし動作を外部
から行える。これにより情報を書き込んで無い不揮発性
メモリのチップ実装後においても書き込みが可能となり
製造工程における省力化が可能となる。
の不揮発性メモリの書き込みおよび読みだし動作を外部
から行える。これにより情報を書き込んで無い不揮発性
メモリのチップ実装後においても書き込みが可能となり
製造工程における省力化が可能となる。
【００１２】この発明は、上述した一実施例の構成に限
定されることなく、この発明の要旨を逸脱しない範囲で
種々変形可能であることは言うまでもない。また不揮発
メモリのチップの半田付け実装およびベアチップでの実
装が可能となりシステムの小型化が可能となる。
定されることなく、この発明の要旨を逸脱しない範囲で
種々変形可能であることは言うまでもない。また不揮発
メモリのチップの半田付け実装およびベアチップでの実
装が可能となりシステムの小型化が可能となる。
【００１３】
【発明の効果】本発明によれば、中央演算処理装置と不
揮発性メモリを持った機器において不揮発性メモリを実
装後に情報を書くことができる効果がある。
揮発性メモリを持った機器において不揮発性メモリを実
装後に情報を書くことができる効果がある。
【図１】本発明の一実施例の構成図。
【図２】本発明の図１での不揮発性メモリ、中央演算処
理装置および外部拡張バスの接続詳細図。
理装置および外部拡張バスの接続詳細図。
【図３】本発明の不揮発性メモリの読み出しおよび書き
込みのフローチャート。
込みのフローチャート。
１ａ 中央演算処理装置 １ｂ 不揮発性メモリ １ｃ 外部拡張バス １ｄ 周辺回路 １ｅ 内部バス ２ａ データ線 ２ｂ データ線バッファ ２ｃ アドレス線 ２ｄ アドレス線バッファ ２ｅ ライト制御線 ２ｆ ライト制御線バッファ ２ｇ リード制御線 ２ｈ リード制御線バッファ ２ｉ チップ選択線 ２ｊ チップ選択線バッファ ２ｋ 不揮発性メモリ書き込み用電源線 ２ｌ 中央演算処理装置モード制御信号 ２ｍ 中央演算処理装置モード制御回路 ２ｎ 内部データバスバッファ ２ｏ 内部データバスバッファ用方向制御信号 ２ｐ 内部データバスバッファ用出力制御信号 ２ｑ システムモード切換え信号 ２ｒ 周辺回路モード切換え用信号 ２ｓ 周辺回路モード切換え用回路 ２ｔ 周辺回路用内部データバスバッファ出力制御信
号 ２ｕ システムモード切換え回路
号 ２ｕ システムモード切換え回路
Claims (1)
- 【請求項１】中央演算処理装置と、当該中央演算処理装
置の動作を制御するプログラムを格納する書き換え可能
な不揮発性メモリと外部拡張手段より制御される動作モ
ードとを有する情報処理装置において、前記動作モード
は、前記外部拡張手段を介して前記不揮発性メモリの内
容を読み出しまたは書き込みするモードであることを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4409393A JPH06259313A (ja) | 1993-03-04 | 1993-03-04 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4409393A JPH06259313A (ja) | 1993-03-04 | 1993-03-04 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06259313A true JPH06259313A (ja) | 1994-09-16 |
Family
ID=12682012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4409393A Pending JPH06259313A (ja) | 1993-03-04 | 1993-03-04 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06259313A (ja) |
-
1993
- 1993-03-04 JP JP4409393A patent/JPH06259313A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05327582A (ja) | 携帯電話機のプログラムメモリ書き替え方式 | |
| JPH1021106A (ja) | 半導体集積回路 | |
| JPH06259313A (ja) | 情報処理装置 | |
| JPH033200A (ja) | 半導体記憶装置 | |
| KR100447363B1 (ko) | 제어 장치 및 데이터 처리 시스템 | |
| JPH05166391A (ja) | メモリ装置 | |
| JPH11283361A (ja) | 記憶装置 | |
| JP3172849B2 (ja) | ダイスボンダ用のマップ方式とインク方式との切り換え装置及び切り換え方法 | |
| JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム | |
| JPH10289199A (ja) | 拡張バス・インタフェース制御装置および制御方法 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JP3045699U (ja) | メモリの書込み制御装置 | |
| JP3278593B2 (ja) | レジスタ設定方法およびレジスタ設定方式 | |
| JPH06259369A (ja) | 情報処理装置 | |
| JPH10269792A (ja) | 半導体データ処理装置 | |
| JPH09161025A (ja) | Ｉｃカードのクロック切替制御方法 | |
| JPH10208487A (ja) | 不揮発性メモリ | |
| JPH06139132A (ja) | マイコン内蔵不揮発性メモリのシリアル書き込み方法 | |
| JPH0922394A (ja) | 制御装置 | |
| JPH09237133A (ja) | クロック信号供給システム | |
| JPH10116247A (ja) | マイクロコンピュータ | |
| JPH04324191A (ja) | 半導体記憶装置 | |
| JPS644220B2 (ja) |