JP3045699U - メモリの書込み制御装置 - Google Patents

メモリの書込み制御装置

Info

Publication number
JP3045699U
JP3045699U JP1997006551U JP655197U JP3045699U JP 3045699 U JP3045699 U JP 3045699U JP 1997006551 U JP1997006551 U JP 1997006551U JP 655197 U JP655197 U JP 655197U JP 3045699 U JP3045699 U JP 3045699U
Authority
JP
Japan
Prior art keywords
signal line
memory
computer
write
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1997006551U
Other languages
English (en)
Inventor
隆司 中野
Original Assignee
株式会社北斗電子
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社北斗電子 filed Critical 株式会社北斗電子
Priority to JP1997006551U priority Critical patent/JP3045699U/ja
Application granted granted Critical
Publication of JP3045699U publication Critical patent/JP3045699U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 ＣＰＵに接続した電気的に書込み可能なメモ
リの書込みを制御する装置において、回路構成を簡略化
し、また手動スイッチを設けることなく、信頼性を向上
させる。 【解決手段】 電子計算機（Ａ）からのＲＳ２３２Ｃの
信号線を通して、ＣＰＵ（Ｂ）に接続したメモリ（Ｄ）
にデータを書込む。その際、メモリの選択信号線及び書
込み信号線（Ｃ）を計算機（Ａ）からの出力線の内の制
御線を利用して制御する。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は、ＣＰＵに接続した電気的に書込み可能なメモリの書込み制御装置に 関するものである。
【０００２】
【従来の技術】
従来の技術について、図２，図３について説明する。図２及び図３中、（Ａ） は電子計算機、（Ｂ）はＣＰＵ、（Ｃ）はメモリ（Ｄ）の選択信号線及び書込み 信号線である。また、（Ｅ），（Ｆ）はそれぞれ選択信号線及び書込み信号線（ Ｃ）に接続した手動のスイッチ，制御回路である。
【０００３】 これらのシステムにおいては、計算機（Ａ）からのＲＳ２３２Ｃの信号線を通 してメモリ（Ｄ）にデータ（プログラムを含む）が書込まれるが、その際図２の システムでは外部に設けたスイッチ（Ｅ）によりメモリ（Ｄ）の選択信号線及び 書込み信号線（Ｃ）が制御され、図３のシステムでは別途に設けた制御回路（Ｆ ）により選択信号線及び書込み信号線（Ｃ）が制御される。
【０００４】
【考案が解決しようとする課題】
従来のメモリの書込み制御にあっては、上記のようにメモリの選択信号線及び 書込み信号線を外部に設けたスイッチや制御回路によって制御しているので、ス イッチの操作に手間がかかったり、構成が複雑になるという問題点があった。
【０００５】 本考案は、上記のような問題点に鑑みてなされたものであり、簡易な構成で、 スイッチ操作の手間が省け、低価格で信頼性の高いメモリの書込み制御装置を提 供することを目的としている。
【０００６】
【課題を解決するための手段】
本考案に係るメモリの書込み制御装置は、ＣＰＵに接続した電気的に書込み可 能なメモリの書込みを制御する装置であって、メモリにデータを書込むための計 算機からのＲＳ２３２Ｃの出力線の内の制御線を用いてメモリの選択信号線及び 書込み信号線の制御を行うようにしたものである。
【０００７】
【考案の実施の形態】
図１は本考案に係るメモリの書込み制御装置の機能構成を示すブロック図であ る。同図中、（Ａ）は電子計算機（コンピュータ）で、ＲＳ２３２Ｃの出力制御 信号線を持っている。（Ｂ）はＣＰＵ、（Ｃ）は電気的に書込み（書換え）可能 なフラッシュメモリやＥＥＰＲＯＭ等のメモリ（Ｄ）の選択信号線及び書込み信 号線で、メモリ（Ｄ）にデータ（プログラムを含む）を書込むための上記計算機 （Ａ）からのＲＳ２３２Ｃの出力線の内の制御線により制御される。
【０００８】 本実施例のシステムにおいては、従来と同様計算機（Ａ）からのＲＳ２３２Ｃ の信号線を通してメモリ（Ｄ）にデータが書込まれるが、その際メモリの選択信 号線及び書込み信号線（Ｃ）は計算機（Ａ）より出力されるＲＳ２３２Ｃ信号の 内の制御線の信号によって制御が行われる。
【０００９】 すなわち、本システムでは、与えられた命令の組合せにより計算機（Ａ）から のＲＳ２３２Ｃ出力線である制御信号線の電圧の印加、消滅が制御され、これに よってメモリ（Ｄ）の選択信号線及び書込み信号線（Ｃ）が制御される制御方式 となっている。
【００１０】 このように、計算機（Ａ）のＲＳ２３２Ｃの出力信号線を利用し、計算機（Ａ ）へ与える命令の組合せでメモリ（Ｄ）の選択信号線及び書込み信号線（Ｃ）の 制御を行うことができるので、複雑な回路が不要となり、また手動スイッチを用 いないので、低価格で信頼性の高い装置が実現できる。
【００１１】
【考案の効果】
以上のように、本考案によれば、簡易な構成で、スイッチ操作の手間も省け、 低価格で信頼性の高いメモリの書込み制御装置を実現することができる。
【図面の簡単な説明】
【図１】 本考案の一実施例の機能構成を示すブロック
図
【図２】 従来例の機能構成を示すブロック図
【図３】 他の従来例を示すブロック図
【符号の説明】
Ａ 電子計算機 Ｂ ＣＰＵ Ｃ メモリの選択信号線及び書込み信号線 Ｄ メモリ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ＣＰＵ（Ｂ）に接続した電気的に書込み
    可能なメモリ（Ｄ）の書込みを制御する装置であって、
    メモリ（Ｄ）にデータを書込むための計算機（Ａ）から
    のＲＳ２３２Ｃの出力線の内の制御線を用いてメモリ
    （Ｄ）の選択信号線及び書込み信号線（Ｃ）の制御を行
    うことを特徴とするメモリの書込み制御装置。
JP1997006551U 1997-07-28 1997-07-28 メモリの書込み制御装置 Expired - Lifetime JP3045699U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1997006551U JP3045699U (ja) 1997-07-28 1997-07-28 メモリの書込み制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1997006551U JP3045699U (ja) 1997-07-28 1997-07-28 メモリの書込み制御装置

Publications (1)

Publication Number Publication Date
JP3045699U true JP3045699U (ja) 1998-02-13

Family

ID=43180075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1997006551U Expired - Lifetime JP3045699U (ja) 1997-07-28 1997-07-28 メモリの書込み制御装置

Country Status (1)

Country Link
JP (1) JP3045699U (ja)

Similar Documents

Publication Publication Date Title
JP3045699U (ja) メモリの書込み制御装置
JP3017953U (ja) フラッシュメモリ書き込み装置の制御方式
JP2956077B2 (ja) 制御記憶回路
JPH0521142Y2 (ja)
JPH1078812A (ja) データ転送方法及びデータ転送制御装置
JP3040828U (ja) Ｒｏｍを実装したボードコンピュータ
JPH0581117A (ja) 記憶素子
JPH0519881A (ja) 電子機器
JPH05173676A (ja) ディスク電源制御方式
JP3594495B2 (ja) 制御装置
JPH04243445A (ja) 情報処理装置のレジスタデータ書込み方式
JPH04282741A (ja) 制御装置識別方式
JPH06259313A (ja) 情報処理装置
JPS6011956A (ja) レジスタ制御方式
JPH04205528A (ja) バックアップメモリ制御装置
JPH02252039A (ja) プロセッサのメモリ制御方式
JPS59155606U (ja) シ−ケンスコントロ−ラ
JPS6044299U (ja) 電源制御装置
JPH06103154A (ja) 共有メモリ制御装置
JPH0675866A (ja) メモリ制御回路
JPH0359600A (ja) 音声蓄積システム
JPS5860785A (ja) 表示情報選択装置
JPS6321690A (ja) 不揮発性メモリ付表示器
JPS62119956A (ja) 半導体集積回路
JPH02181249A (ja) 周辺制御装置