JPH0521142Y2 - - Google Patents
Info
- Publication number
- JPH0521142Y2 JPH0521142Y2 JP7859188U JP7859188U JPH0521142Y2 JP H0521142 Y2 JPH0521142 Y2 JP H0521142Y2 JP 7859188 U JP7859188 U JP 7859188U JP 7859188 U JP7859188 U JP 7859188U JP H0521142 Y2 JPH0521142 Y2 JP H0521142Y2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- read
- output
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Bus Control (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
この考案は入出力バス方式と書込み／読出し専
用バス方式とが混在した場合における読出し制御
を行うバス制御装置に関する。
用バス方式とが混在した場合における読出し制御
を行うバス制御装置に関する。
「従来の技術」
従来のバス方式は第２図に示す入出力バス方式
と、第３図に示す書込み／読出し専用バス方式と
がある。入出力バス方式においては書込みデータ
と書込み指令とがゲート１１に与えられて入出力
バス１２へ出力され、バス１２を通じてゲート１
３より書込みデータが出力される。読出しデータ
と読出し指令とがゲート１４に与えられ、読出し
データがバス１２を通じてゲート１５へ出力され
る。
と、第３図に示す書込み／読出し専用バス方式と
がある。入出力バス方式においては書込みデータ
と書込み指令とがゲート１１に与えられて入出力
バス１２へ出力され、バス１２を通じてゲート１
３より書込みデータが出力される。読出しデータ
と読出し指令とがゲート１４に与えられ、読出し
データがバス１２を通じてゲート１５へ出力され
る。
書込み／読出し専用バス方式においては書込み
データと書込み指令とがゲート１６に与えられ、
書込みデータが書込み専用バス１７を通じてゲー
ト１８へ出力される。読出しデータと読出し指令
がゲート１９へ与えられ、読出しデータが読出し
専用バス２１を通じてゲート２２へ出力される。
データと書込み指令とがゲート１６に与えられ、
書込みデータが書込み専用バス１７を通じてゲー
ト１８へ出力される。読出しデータと読出し指令
がゲート１９へ与えられ、読出しデータが読出し
専用バス２１を通じてゲート２２へ出力される。
入出力バス方式と書込み／読出し専用バス方式
とを混在させてボートを設計することはないが、
バス方式が異なる従来ボードを使用する場合、従
来ボードのバス方式を変更しなければならないと
いう大きな負担が伴なう。
とを混在させてボートを設計することはないが、
バス方式が異なる従来ボードを使用する場合、従
来ボードのバス方式を変更しなければならないと
いう大きな負担が伴なう。
「課題を解決するための手段」
この考案によればアドレスに対応して入出力バ
スの使用か、読出し専用バスの使用かを区別する
データが読出し専用メモリに書込まれ、その読出
し専用メモリの読出し出力により選択回路が制御
されて、入出力バスと読出し専用バスとが切替え
られる。
スの使用か、読出し専用バスの使用かを区別する
データが読出し専用メモリに書込まれ、その読出
し専用メモリの読出し出力により選択回路が制御
されて、入出力バスと読出し専用バスとが切替え
られる。
「実施例」
第１図にこの考案の実施例を示す。入出力バス
３１の一端はボード３０上の書込みデータ及び書
込み指令が与えられるゲート３２の出力側に接続
され、入出力バス３１の他端は入出力バス方式の
ボード３３上のゲート１３，１４に接続される。
またこの入出力バス３１は専用バス方式のボード
３４上のゲート１８に接続される。
３１の一端はボード３０上の書込みデータ及び書
込み指令が与えられるゲート３２の出力側に接続
され、入出力バス３１の他端は入出力バス方式の
ボード３３上のゲート１３，１４に接続される。
またこの入出力バス３１は専用バス方式のボード
３４上のゲート１８に接続される。
読出し専用バス３５が設けられ、その一端は専
用バス方式のボード３４上の読出しデータ及び読
出し指令が与えられるゲート１９の出力側に接続
される。ボード３０上において選択回路３６が設
けられ、選択回路３６の入力側に入出力バス３１
と読出し専用バス３５とが接続される。選択回路
３６は読出し専用メモリ（ROM）３７の読出し
出力により制御される。読出し専用メモリ３７に
はアドレスに対応して入出力バス３１の使用か、
読出し専用バス３５の使用かを区別するデータが
書込まれている。この読出し専用メモリ３７に対
するアドレスには入出力バス方式のボード３３を
選択するアドレス、専用バス方式のボード３４を
選択するアドレスが用いられる。
用バス方式のボード３４上の読出しデータ及び読
出し指令が与えられるゲート１９の出力側に接続
される。ボード３０上において選択回路３６が設
けられ、選択回路３６の入力側に入出力バス３１
と読出し専用バス３５とが接続される。選択回路
３６は読出し専用メモリ（ROM）３７の読出し
出力により制御される。読出し専用メモリ３７に
はアドレスに対応して入出力バス３１の使用か、
読出し専用バス３５の使用かを区別するデータが
書込まれている。この読出し専用メモリ３７に対
するアドレスには入出力バス方式のボード３３を
選択するアドレス、専用バス方式のボード３４を
選択するアドレスが用いられる。
従つて入出力バス方式のボード３３とデータの
授受を行う場合は入出力バス方式のボード３３を
選択するアドレスにより読出し専用メモリ３７が
読出され、その読出し出力により選択回路３６が
制御され、選択回路３６は入力端子Ａが出力端子
Ｑに接続され、つまり入出力バス３１が出力端子
Ｑに接続される。ゲート３２に与えられた書込み
データは入出力バス３１を通じてゲート１３に出
力され、ゲート１４に与えられた読出しデータは
入出力バス３１を通じて選択回路３６の出力端子
Ｑに出力され、バス３１は入出力バスとして動作
する。
授受を行う場合は入出力バス方式のボード３３を
選択するアドレスにより読出し専用メモリ３７が
読出され、その読出し出力により選択回路３６が
制御され、選択回路３６は入力端子Ａが出力端子
Ｑに接続され、つまり入出力バス３１が出力端子
Ｑに接続される。ゲート３２に与えられた書込み
データは入出力バス３１を通じてゲート１３に出
力され、ゲート１４に与えられた読出しデータは
入出力バス３１を通じて選択回路３６の出力端子
Ｑに出力され、バス３１は入出力バスとして動作
する。
一方専用バス方式のボード３４とデータの授受
を行う場合は専用バス方式のボード３４を選択す
るアドレスにより読出し専用メモリ３７が読出さ
れ、その読出し出力により選択回路３６が制御さ
れ、選択回路３６は入力端子Ｂが出力端子Ｑに接
続され、つまり読出し専用バス３５が出力端子Ｑ
に接続される。ゲート３２に与えられた書込みデ
ータは入出力バス３１を通じてゲート１８に出力
され、ゲート１９に与えられた読出しデータは読
出し専用バス３５を通じて選択回路３６の出力端
子Ｑに出力され、バス３１，３５は書込み／読出
し専用バスとして動作する。
を行う場合は専用バス方式のボード３４を選択す
るアドレスにより読出し専用メモリ３７が読出さ
れ、その読出し出力により選択回路３６が制御さ
れ、選択回路３６は入力端子Ｂが出力端子Ｑに接
続され、つまり読出し専用バス３５が出力端子Ｑ
に接続される。ゲート３２に与えられた書込みデ
ータは入出力バス３１を通じてゲート１８に出力
され、ゲート１９に与えられた読出しデータは読
出し専用バス３５を通じて選択回路３６の出力端
子Ｑに出力され、バス３１，３５は書込み／読出
し専用バスとして動作する。
「考案の効果」
以上述べたようにこの考案によればボードを選
択するアドレスにより読出し専用メモリ３７が読
出され、その出力により選択回路３６が制御さ
れ、選択したボードが入出力バス方式であるか、
専用バス方式であるかに応じて、入出力バス方式
又は書込み／読出し専用バス方式として動作す
る。
択するアドレスにより読出し専用メモリ３７が読
出され、その出力により選択回路３６が制御さ
れ、選択したボードが入出力バス方式であるか、
専用バス方式であるかに応じて、入出力バス方式
又は書込み／読出し専用バス方式として動作す
る。
第１図はこの考案によるバス制御装置の一例を
示すブロツク図、第２図は従来の入出力バス方式
を示す図、第３図は従来の書込み／読出し専用バ
ス方式を示す図である。
示すブロツク図、第２図は従来の入出力バス方式
を示す図、第３図は従来の書込み／読出し専用バ
ス方式を示す図である。
Claims (1)
- 【実用新案登録請求の範囲】 入出力バスと、 読出し専用バスと、 アドレスに対応して入出力バスの使用か、読出
し専用バスの使用かを区別するデータが書込まれ
た読出し専用メモリと、 その読出し専用メモリの読出し出力により制御
されて、上記入出力バスと上記読出し専用バスと
を切替える選択回路とを具備するバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7859188U JPH0521142Y2 (ja) | 1988-06-13 | 1988-06-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7859188U JPH0521142Y2 (ja) | 1988-06-13 | 1988-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH022751U JPH022751U (ja) | 1990-01-10 |
| JPH0521142Y2 true JPH0521142Y2 (ja) | 1993-05-31 |
Family
ID=31303507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7859188U Expired - Lifetime JPH0521142Y2 (ja) | 1988-06-13 | 1988-06-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521142Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5281858U (ja) * | 1975-12-17 | 1977-06-18 |
-
1988
- 1988-06-13 JP JP7859188U patent/JPH0521142Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022751U (ja) | 1990-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0521142Y2 (ja) | ||
| JPH06149329A (ja) | ロボット制御装置 | |
| US5726895A (en) | Combined two computer system | |
| JPH03172921A (ja) | 電子ディスクシステム | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| KR100229205B1 (ko) | 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법 | |
| JP3045699U (ja) | メモリの書込み制御装置 | |
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPS6119804U (ja) | 制御装置 | |
| JPS6184953U (ja) | ||
| JPH0337073Y2 (ja) | ||
| JPS60135905U (ja) | プログラマブル・コントロ−ラ・システム | |
| JPS6324755U (ja) | ||
| JPH08106309A (ja) | プログラマブルコントローラ | |
| JPH0523253U (ja) | ハンデイターミナルにおけるｒａｍ領域のプログラム保護方式 | |
| JPS5847940U (ja) | 自動デ−タ集録装置 | |
| JPS581223A (ja) | シ−ケンスコントロ−ラの周辺装置 | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPH0447760U (ja) | ||
| JPS62262169A (ja) | デ−タ転送方式 | |
| JPH0564940U (ja) | Ｔｖゲーム機の拡張装置 | |
| JPH0426505B2 (ja) | ||
| JPS63139605U (ja) | ||
| JPS6355623U (ja) | ||
| JPH01200450A (ja) | メモリ拡張回路 |