JPS581223A - シ−ケンスコントロ−ラの周辺装置 - Google Patents
シ−ケンスコントロ−ラの周辺装置Info
- Publication number
- JPS581223A JPS581223A JP56099323A JP9932381A JPS581223A JP S581223 A JPS581223 A JP S581223A JP 56099323 A JP56099323 A JP 56099323A JP 9932381 A JP9932381 A JP 9932381A JP S581223 A JPS581223 A JP S581223A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- memory
- terminal device
- data
- sequence controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、シーケンスコントローラとのオフライン、
オンラインの操作が可能でしかも複数個の端末装置が装
着できるシーケンスコントローラの周辺装置に関するも
のである。
オンラインの操作が可能でしかも複数個の端末装置が装
着できるシーケンスコントローラの周辺装置に関するも
のである。
従来、この種の装置として、プログラミング装置や、Ｐ
−ＲＯＭ書込装置勢があり、いずれもシーケンスコント
ローラと接続するオンライン操作のみで、しかも１機能
を有する装置であった。そのため一旦プログラムした内
容を、−部変更してＰ−ＲＱＭに書込む場合は、プログ
ラミング装置をシーケンスコントローラに接続してプロ
グラムを変更したのち、Ｐ−ＲＯＭ書込装置と接続替え
を行い、Ｐ−Ｒ□Ｍの書込みを行った。
−ＲＯＭ書込装置勢があり、いずれもシーケンスコント
ローラと接続するオンライン操作のみで、しかも１機能
を有する装置であった。そのため一旦プログラムした内
容を、−部変更してＰ−ＲＱＭに書込む場合は、プログ
ラミング装置をシーケンスコントローラに接続してプロ
グラムを変更したのち、Ｐ−ＲＯＭ書込装置と接続替え
を行い、Ｐ−Ｒ□Ｍの書込みを行った。
従来のこの装置は、目的に応じて、その都度接続替えを
要する欠点があった。
要する欠点があった。
この発明は、上記のような従来の欠点を除去するために
なされたもので、シーケンスコントローラとのオフライ
ン、オンラインの操作ができ、しかも複数個の端末装置
が装着できる装置を提供することを目的としている。
なされたもので、シーケンスコントローラとのオフライ
ン、オンラインの操作ができ、しかも複数個の端末装置
が装着できる装置を提供することを目的としている。
以下にこの発明の一実施例を構成図について説明する。
図において、（１）は第１のマイクロプロセッサ、（２
）は第１のマイクロプロセッサの制御メモリ、（３）は
マイクロプロセッサの制御用データメモリ、（４）はシ
ーケンスプログラムメモリ、（５）は端末装置＃ｌ用の
データとアドレスバスの切換スイッチ＃１１ （６１は
接続される端末装置＃１ 、 （７）は端末装置＃２用
のデータとアドレスバスの切換スイッチ＃２ 、 （８
１は接続される端末装置＃２、（９）ｔｉフシ−ンスコ
ンドローラドのインターフェース、ＱＩｕシーケンスコ
ントローラ、ａｔ＋Ｕシーケンスコントローラ内の周辺
装置とのインターフェース、αｚはシーケンスコントロ
ーラ内のマイクロプロセッサ、すなわち第２のマイクロ
プロセッサである。
）は第１のマイクロプロセッサの制御メモリ、（３）は
マイクロプロセッサの制御用データメモリ、（４）はシ
ーケンスプログラムメモリ、（５）は端末装置＃ｌ用の
データとアドレスバスの切換スイッチ＃１１ （６１は
接続される端末装置＃１ 、 （７）は端末装置＃２用
のデータとアドレスバスの切換スイッチ＃２ 、 （８
１は接続される端末装置＃２、（９）ｔｉフシ−ンスコ
ンドローラドのインターフェース、ＱＩｕシーケンスコ
ントローラ、ａｔ＋Ｕシーケンスコントローラ内の周辺
装置とのインターフェース、αｚはシーケンスコントロ
ーラ内のマイクロプロセッサ、すなわち第２のマイクロ
プロセッサである。
次に動作について説明する。
オフラインによる本発明の周辺装置単独操作の場合には
、端末装置＋ １ ＋６）が操作されればデータとアド
レスバスの切換スイッチ＃ １ （５１がＯＮｌ、端末
装置に有している自身の処理プログラムによ）シーケン
スプログラムメモ１月４）に対して所要動作を行い、制
御用データメモ１月３）に対して、動作内容を書込む。
、端末装置＋ １ ＋６）が操作されればデータとアド
レスバスの切換スイッチ＃ １ （５１がＯＮｌ、端末
装置に有している自身の処理プログラムによ）シーケン
スプログラムメモ１月４）に対して所要動作を行い、制
御用データメモ１月３）に対して、動作内容を書込む。
また端末装置＃２（８）が操作されれば、データとアド
レスバスの切換スイッチ＃ １ （５１がＯＦ Ｆ Ｌ
、他のデータとアドレスバス切換スイッチ＃ ２ ＋７
１がＯＮし、端末装置に有している自身の処理プログラ
ムによりシーケンスプログラムメモ１月４）に対して所
要動作を行い、制御用データメモ１月３）に対して、動
作内容を書込む。
レスバスの切換スイッチ＃ １ （５１がＯＦ Ｆ Ｌ
、他のデータとアドレスバス切換スイッチ＃ ２ ＋７
１がＯＮし、端末装置に有している自身の処理プログラ
ムによりシーケンスプログラムメモ１月４）に対して所
要動作を行い、制御用データメモ１月３）に対して、動
作内容を書込む。
オンライン操作時には、この制御用データメモ１月３）
に書かれた端末装置の動作内容を制御用メモリ（２）が
解読して、シーケンスコントローラとのインターフェー
ス（９）を介し、シーケンスコントローラ１１・に対し
て事後処理を行う。
に書かれた端末装置の動作内容を制御用メモリ（２）が
解読して、シーケンスコントローラとのインターフェー
ス（９）を介し、シーケンスコントローラ１１・に対し
て事後処理を行う。
いずれの操作においても複数個の端末装置。
例えばプログラミング装置とＰ−ＲＯＭ書込装置との混
合使用により、プログラミング装置で、プログラムした
内容を、Ｐ−ＲＯＭ書込装置で、そのプログラム内容を
Ｐ−ＲＯＭに書込むことが出来る。
合使用により、プログラミング装置で、プログラムした
内容を、Ｐ−ＲＯＭ書込装置で、そのプログラム内容を
Ｐ−ＲＯＭに書込むことが出来る。
以上のように、この発明によれば、シーケンスコントロ
ーラとのオフライン、オンラインの操作が出来、しかも
複数個の端末装置が同時に装置出来、相互間の操作が出
来る特徴を有し。
ーラとのオフライン、オンラインの操作が出来、しかも
複数個の端末装置が同時に装置出来、相互間の操作が出
来る特徴を有し。
非常に有効なシーケンスコントローラのＭｈＺＩＭ置で
ある。
ある。
図はこの発明の一実施例による構成図である。
図において、（Ｉ）は第１のマイクロプロセッサ、（２
）は第１のマイクロプロセッサの制御メモリ、（３）は
マイクロプロセッサの制御用データメモリ、（４）はシ
ーケンスプログラムメモリ、（５）は端末装置＃１用の
デー７とアドレスバスの切換スイッチ＃ １ 、 ＋６
１は接続される端末装置＃ １ 、 ＋７１は端末装置
＃２用のデータとアドレスバスの切換スイッチ＃ ２
、 （８１は接続される端末装置＃２、＋９）ｔｉフシ
−ンスコントローラとのインターフェース、員ハシーケ
ンスコントローラ、ａυはシーケンスコントローラ内の
周辺装置とのインターフェース、Ｑっは第２のマイクロ
プロセッサである。 代理人 葛 野 信 −
）は第１のマイクロプロセッサの制御メモリ、（３）は
マイクロプロセッサの制御用データメモリ、（４）はシ
ーケンスプログラムメモリ、（５）は端末装置＃１用の
デー７とアドレスバスの切換スイッチ＃ １ 、 ＋６
１は接続される端末装置＃ １ 、 ＋７１は端末装置
＃２用のデータとアドレスバスの切換スイッチ＃ ２
、 （８１は接続される端末装置＃２、＋９）ｔｉフシ
−ンスコントローラとのインターフェース、員ハシーケ
ンスコントローラ、ａυはシーケンスコントローラ内の
周辺装置とのインターフェース、Ｑっは第２のマイクロ
プロセッサである。 代理人 葛 野 信 −
Claims (1)
- 【特許請求の範囲】 ＋１１ 第１のマイクロプロセッサと、この第１のマ
イクロプロセッサ用の制御メモリ、制御用データメモリ
、シーケンスプログラムメモリ、上記第１のマイクロプ
ロセッサに接続される端末装置のデータと、アドレスバ
スの切換手段、シーケンスコントローラ用の第２のマイ
クロプロセッサとのインターフェースを備え、接続する
端末装置には、自身の処理を行うプログラムメモリを有
するように構成し。 オフライン操作時には、第１のマイクロプロセッサと前
記端末装置のプログラムメモリとで所要動作を行わせ、
オンライン操作時には、前記端末装置の所要動作内容を
前記制御用データメモリの内容から、前記制御メモリが
第１のマイクロプロセッサとで、第２のマイクロプロセ
ッサのインターフェースを介して事後処理を行なわせる
ことを特徴としたシーケンスコントローラの周辺装置。 （２）第１のマイクロプロセッサのデータと、アドレス
バスの切換手段を複数の前記端末装置が接続できるよう
に構成し、この端末装置間の処理を前記、第１のマイク
ロプロセッサと、制御用データメモリ、シーケンスプロ
グラムメモリとで１行なわせることを特徴とする特許請
求の範囲第１項に記載のシーケンスコントローラの周辺
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099323A JPS581223A (ja) | 1981-06-26 | 1981-06-26 | シ−ケンスコントロ−ラの周辺装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099323A JPS581223A (ja) | 1981-06-26 | 1981-06-26 | シ−ケンスコントロ−ラの周辺装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581223A true JPS581223A (ja) | 1983-01-06 |
Family
ID=14244423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099323A Pending JPS581223A (ja) | 1981-06-26 | 1981-06-26 | シ−ケンスコントロ−ラの周辺装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581223A (ja) |
-
1981
- 1981-06-26 JP JP56099323A patent/JPS581223A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS581223A (ja) | シ−ケンスコントロ−ラの周辺装置 | |
| US5726895A (en) | Combined two computer system | |
| JP2555568B2 (ja) | 蓄積プログラム制御交換機 | |
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JPH0521142Y2 (ja) | ||
| JPS5875203A (ja) | 二重化シ−ケンス制御装置 | |
| JP2754700B2 (ja) | Ｉ／ｏ装置 | |
| JPS63180103A (ja) | プログラマブルコントロ−ラの入出力端子の信号設定方法 | |
| JPS58107906A (ja) | 工程歩進形プログラマブルコントロ−ラ | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPH0291741A (ja) | アドレスバスの切換制御方式 | |
| JPH03105440A (ja) | 共有メモリアクセス方式 | |
| JPH0410031A (ja) | マイクロプログラム制御装置 | |
| JPS602697B2 (ja) | 情報処理システムの切替方式 | |
| JPH0541722A (ja) | プログラマブルコントローラ | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPS58221405A (ja) | プログラマブル・コントロ−ラ | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS6249463A (ja) | 入出力制御装置のパツチ方式 | |
| JPS55127790A (en) | Duplex system of exchange processing unit | |
| JPS5829063A (ja) | 障害防止方式 | |
| JPS5994145A (ja) | パツチ制御回路を有する端末制御装置 | |
| JPH03172921A (ja) | 電子ディスクシステム | |
| JPH0855020A (ja) | 運用中プログラム入替え方法 |