JPH0541722A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0541722A JPH0541722A JP3196859A JP19685991A JPH0541722A JP H0541722 A JPH0541722 A JP H0541722A JP 3196859 A JP3196859 A JP 3196859A JP 19685991 A JP19685991 A JP 19685991A JP H0541722 A JPH0541722 A JP H0541722A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- programmable controller
- peripheral device
- program
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 使用性が格段に向上されるプログラマブルコ
ントローラを提供することである。 【構成】 １つの周辺機器３１，３２のいずれがプログ
ラマブルコントローラ２１に信号を送信した場合であっ
ても、通信ポート３０は、信号を送信した周辺機器３
１，３２のいずれかを検知し、検知された周辺機器に対
応する種類の割込信号Ｓ１，Ｓ２のいずれかを出力す
る。これにより通信制御用処理回路２２は、複数の周辺
機器３１，３２にそれぞれ設定されている相互に異なる
通信手順を達成するプログラムがそれぞれ記憶された複
数のプログラムメモリ２３，２４を有しており、前記割
込信号Ｓ１，Ｓ２のいずれかに対応した手順プログラム
を読出し、これに基づいて通信を行う。
ントローラを提供することである。 【構成】 １つの周辺機器３１，３２のいずれがプログ
ラマブルコントローラ２１に信号を送信した場合であっ
ても、通信ポート３０は、信号を送信した周辺機器３
１，３２のいずれかを検知し、検知された周辺機器に対
応する種類の割込信号Ｓ１，Ｓ２のいずれかを出力す
る。これにより通信制御用処理回路２２は、複数の周辺
機器３１，３２にそれぞれ設定されている相互に異なる
通信手順を達成するプログラムがそれぞれ記憶された複
数のプログラムメモリ２３，２４を有しており、前記割
込信号Ｓ１，Ｓ２のいずれかに対応した手順プログラム
を読出し、これに基づいて通信を行う。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば工場などにお
いて、多数の作業機械を制御する際に用いられるプログ
ラマブルコントローラに関する。
いて、多数の作業機械を制御する際に用いられるプログ
ラマブルコントローラに関する。
【０００２】
【従来の技術】図５は、従来例のプログラマブルコント
ローラ１に関連する構成のブロック図である。プログラ
マブルコントローラ１は、当該プログラマブルコントロ
ーラ１の制御下にある図示しない多数の被制御機器を制
御するためのプログラムが記憶されたプログラムメモリ
２を有しており、また各種データが記憶されるデータメ
モリ３を有している。これらプログラムメモリ２および
データメモリ３の記憶内容は、通信制御用処理回路（Ｃ
ＰＵ，セントラルプロセッシングユニット）４の制御に
より、データ用バスライン５、入力／出力（Ｉ／Ｏ）用
バスライン６および割込信号Ｓ１が伝達される制御ライ
ン７を介して通信ポート８との間で入力／出力され、こ
の通信ポート８は、たとえば前記プログラムメモリ２に
記憶されたプログラムを新たに書込み、あるいは編集す
るためのプログラマなどの周辺機器９に接続され、たと
えば相互にシリアル通信が行われる。
ローラ１に関連する構成のブロック図である。プログラ
マブルコントローラ１は、当該プログラマブルコントロ
ーラ１の制御下にある図示しない多数の被制御機器を制
御するためのプログラムが記憶されたプログラムメモリ
２を有しており、また各種データが記憶されるデータメ
モリ３を有している。これらプログラムメモリ２および
データメモリ３の記憶内容は、通信制御用処理回路（Ｃ
ＰＵ，セントラルプロセッシングユニット）４の制御に
より、データ用バスライン５、入力／出力（Ｉ／Ｏ）用
バスライン６および割込信号Ｓ１が伝達される制御ライ
ン７を介して通信ポート８との間で入力／出力され、こ
の通信ポート８は、たとえば前記プログラムメモリ２に
記憶されたプログラムを新たに書込み、あるいは編集す
るためのプログラマなどの周辺機器９に接続され、たと
えば相互にシリアル通信が行われる。
【０００３】図６は、前記プログラマブルコントローラ
１の通信ポート８に関連する構成のブロック図である。
当該通信ポート８は、プログラマブルコントローラ１の
コネクタ１０に備えられる複数のコネクタピン１１に個
別に接続されており、１つのコネクタピン１１は出力専
用であって、出力信号ＳＤ１が送出され、他方の１つの
コネクタピン１１は受信用であって、受信データＲＤ１
が得られる。
１の通信ポート８に関連する構成のブロック図である。
当該通信ポート８は、プログラマブルコントローラ１の
コネクタ１０に備えられる複数のコネクタピン１１に個
別に接続されており、１つのコネクタピン１１は出力専
用であって、出力信号ＳＤ１が送出され、他方の１つの
コネクタピン１１は受信用であって、受信データＲＤ１
が得られる。
【０００４】図７は、この従来例の動作を説明するフロ
ーチャートである。プログラマブルコントローラ１が図
示しない多数の作動装置を制御しているとき、コネクタ
ピン１１から受信データＲＤ１が入力されると、通信ポ
ート８は割込信号Ｓ１を発生して、通信制御用処理回路
４に入力する。通信制御用処理回路４は、図７のステッ
プａ１でこの割込信号Ｓ１に基づいて、周辺機器９との
通信処理を行い、必要な場合には周辺機器９からのデー
タをプログラムメモリ２あるいはデータメモリ３に書込
む。このような通信処理が終了すると、ステップａ２
で、割込みが発生する直前の処理内容に復帰する。
ーチャートである。プログラマブルコントローラ１が図
示しない多数の作動装置を制御しているとき、コネクタ
ピン１１から受信データＲＤ１が入力されると、通信ポ
ート８は割込信号Ｓ１を発生して、通信制御用処理回路
４に入力する。通信制御用処理回路４は、図７のステッ
プａ１でこの割込信号Ｓ１に基づいて、周辺機器９との
通信処理を行い、必要な場合には周辺機器９からのデー
タをプログラムメモリ２あるいはデータメモリ３に書込
む。このような通信処理が終了すると、ステップａ２
で、割込みが発生する直前の処理内容に復帰する。
【０００５】
【発明が解決しようとする課題】上記従来例のプログラ
マブルコントローラ１では、通信手順が記憶されたプロ
グラムメモリ２には、１つの周辺機器９との間の１種類
の通信手順が記憶されているのみである。このため例と
して、プログラマブルコントローラ１に接続すべき周辺
機器９のうち、使用可能なものが他の通信制御手順を有
しているとき、これを用いることができない。したがっ
て従来例のプログラマブルコントローラ１は、使用性が
低いという課題を有している。
マブルコントローラ１では、通信手順が記憶されたプロ
グラムメモリ２には、１つの周辺機器９との間の１種類
の通信手順が記憶されているのみである。このため例と
して、プログラマブルコントローラ１に接続すべき周辺
機器９のうち、使用可能なものが他の通信制御手順を有
しているとき、これを用いることができない。したがっ
て従来例のプログラマブルコントローラ１は、使用性が
低いという課題を有している。
【０００６】また、通信手順が相互に異なる周辺機器９
を準備して、これを通信ポート８に接続しても、複数の
通信手順が前記通信ポート８において設定されていない
ため通信エラーとなり、通信することが不可能である。
を準備して、これを通信ポート８に接続しても、複数の
通信手順が前記通信ポート８において設定されていない
ため通信エラーとなり、通信することが不可能である。
【０００７】本発明の目的は上述の技術的課題を解消
し、相互に異なる通信手順が、それぞれ設定されている
複数の周辺機器との間で通信を行うことができ、使用性
が格段に向上されたプログラマブルコントローラを提供
することである。
し、相互に異なる通信手順が、それぞれ設定されている
複数の周辺機器との間で通信を行うことができ、使用性
が格段に向上されたプログラマブルコントローラを提供
することである。
【０００８】
【課題を解決するための手段】本発明は、相互に異なる
通信手順がそれぞれ設定された１つまたは複数の周辺機
器が接続されるプログラマブルコントローラであって、
各周辺機器が個別に接続され、入力された信号を発信し
た周辺機器を識別し、周辺機器に対応した種類の割込信
号を発生する通信手段と、各周辺機器の各通信手順をそ
れぞれ記憶した複数の記憶手段が接続され、前記割込信
号の種類に対応した記憶手段に記憶された通信手順に基
づいて、当該周辺機器との通信を制御する通信制御手段
とを含むことを特徴とするプログラマブルコントローラ
である。
通信手順がそれぞれ設定された１つまたは複数の周辺機
器が接続されるプログラマブルコントローラであって、
各周辺機器が個別に接続され、入力された信号を発信し
た周辺機器を識別し、周辺機器に対応した種類の割込信
号を発生する通信手段と、各周辺機器の各通信手順をそ
れぞれ記憶した複数の記憶手段が接続され、前記割込信
号の種類に対応した記憶手段に記憶された通信手順に基
づいて、当該周辺機器との通信を制御する通信制御手段
とを含むことを特徴とするプログラマブルコントローラ
である。
【０００９】
【作用】本発明に従うプログラマブルコントローラは、
１つまたは複数の周辺機器が接続される通信手段を備え
る。前記１つまたは複数の周辺機器は、相互に異なる通
信手順が設定されたものであり、前記通信手段は、いず
れかの周辺機器から信号が入力されると、この信号を発
信した周辺機器に対応した種類の割込信号を発生し、通
信制御手段に入力する。通信制御手段には、各周辺機器
の各通信手順をそれぞれ記憶した複数の記憶手段が接続
され、前記割込信号の種類に対応した記憶手段に記憶さ
れた通信手順に基づいて、当該周辺機器との通信を制御
する。
１つまたは複数の周辺機器が接続される通信手段を備え
る。前記１つまたは複数の周辺機器は、相互に異なる通
信手順が設定されたものであり、前記通信手段は、いず
れかの周辺機器から信号が入力されると、この信号を発
信した周辺機器に対応した種類の割込信号を発生し、通
信制御手段に入力する。通信制御手段には、各周辺機器
の各通信手順をそれぞれ記憶した複数の記憶手段が接続
され、前記割込信号の種類に対応した記憶手段に記憶さ
れた通信手順に基づいて、当該周辺機器との通信を制御
する。
【００１０】したがって本発明のプログラマブルコント
ローラでは、前述したように相互に異なる通信手順がそ
れぞれ設定された１つまたは複数の周辺機器を接続する
ことが可能となり、しかもいずれの周辺機器との通信も
可能となり、使用性が格段に向上される。
ローラでは、前述したように相互に異なる通信手順がそ
れぞれ設定された１つまたは複数の周辺機器を接続する
ことが可能となり、しかもいずれの周辺機器との通信も
可能となり、使用性が格段に向上される。
【００１１】
【実施例】図１は、本発明の一実施例のプログラマブル
コントローラ２１の通信に関する構成を示すブロック図
である。プログラマブルコントローラ２１は、通信制御
用処理回路２２を備え、通信制御用処理回路２２には、
複数の相互に異なる通信手順を実行するに必要なプログ
ラムがそれぞれ記憶されたプログラムメモリ２３，２４
が接続され、またプログラマブルコントローラ２１に入
力されるデータを書込むＲＡＭ（ランダムアクセスメモ
リ）などから成るデータメモリ２５が接続される。
コントローラ２１の通信に関する構成を示すブロック図
である。プログラマブルコントローラ２１は、通信制御
用処理回路２２を備え、通信制御用処理回路２２には、
複数の相互に異なる通信手順を実行するに必要なプログ
ラムがそれぞれ記憶されたプログラムメモリ２３，２４
が接続され、またプログラマブルコントローラ２１に入
力されるデータを書込むＲＡＭ（ランダムアクセスメモ
リ）などから成るデータメモリ２５が接続される。
【００１２】さらに通信制御用処理回路２２には、デー
タ用バスライン２６、Ｉ／Ｏ用バスライン２７および相
互に異なる複数のレベルの割込信号Ｓ１，Ｓ２がそれぞ
れ伝達される制御ライン２８，２９を介して通信ポート
３０が接続される。通信ポート３０は、相互に異なる通
信手順がそれぞれ設定されているたとえばプログラマな
どの複数の周辺機器３１，３２が接続される。
タ用バスライン２６、Ｉ／Ｏ用バスライン２７および相
互に異なる複数のレベルの割込信号Ｓ１，Ｓ２がそれぞ
れ伝達される制御ライン２８，２９を介して通信ポート
３０が接続される。通信ポート３０は、相互に異なる通
信手順がそれぞれ設定されているたとえばプログラマな
どの複数の周辺機器３１，３２が接続される。
【００１３】図２は、前記通信ポート３０に関連する構
成のブロック図である。前記通信ポート３０は、プログ
ラマブルコントローラ２１のコネクタ３３に備えられる
複数のコネクタピン３４に接続される。コネクタピン３
４のうち、コネクタピン３４ａｓ，３４ａｒは、例とし
て周辺機器３１との間の信号の送信および受信に用いら
れ、送信データＳＤ１および受信データＲＤ１が送受さ
れる。またコネクタピン３４ｂｓ，３４ｂｒは前記周辺
機器３２との通信に用いられ、送信データＳＤ２および
受信データＲＤ２が送受される。
成のブロック図である。前記通信ポート３０は、プログ
ラマブルコントローラ２１のコネクタ３３に備えられる
複数のコネクタピン３４に接続される。コネクタピン３
４のうち、コネクタピン３４ａｓ，３４ａｒは、例とし
て周辺機器３１との間の信号の送信および受信に用いら
れ、送信データＳＤ１および受信データＲＤ１が送受さ
れる。またコネクタピン３４ｂｓ，３４ｂｒは前記周辺
機器３２との通信に用いられ、送信データＳＤ２および
受信データＲＤ２が送受される。
【００１４】一方、通信ポート３０には、通信データＲ
Ｄ１，ＲＤ２のいずれかが入力されるコネクタピン３４
ａｒ，３４ｂｒを検出する端子検出部３５が備えられ、
端子検出部３５が検出したコネクタピン３４ａｒ，３４
ｂｒのいずれかに対応して割込信号Ｓ１，Ｓ２が出力さ
れる制御ライン２８，２９のいずれかがライン選択部３
６で選択される。すなわち通信ポート３０は、接続され
ている周辺機器３１，３２のうち、信号を発信した周辺
機器を検出して、対応する割込信号Ｓ１，Ｓ２のいずれ
かを通信制御用ＣＰＵ２２に送信する。
Ｄ１，ＲＤ２のいずれかが入力されるコネクタピン３４
ａｒ，３４ｂｒを検出する端子検出部３５が備えられ、
端子検出部３５が検出したコネクタピン３４ａｒ，３４
ｂｒのいずれかに対応して割込信号Ｓ１，Ｓ２が出力さ
れる制御ライン２８，２９のいずれかがライン選択部３
６で選択される。すなわち通信ポート３０は、接続され
ている周辺機器３１，３２のうち、信号を発信した周辺
機器を検出して、対応する割込信号Ｓ１，Ｓ２のいずれ
かを通信制御用ＣＰＵ２２に送信する。
【００１５】図３は、プログラマブルコントローラ２１
の全体の構成を示すブロック図である。通信制御用処理
回路２２には、前記プログラムメモリ２３，２４を構成
する例として、ＥＰＲＯＭ（書込み／消去可能なリード
オンリメモリ）などから構成されるＲＯＭ３７と、前記
データメモリ２５を含んで構成されるＲＡＭ３８とが、
アドレスバス３９およびデータバス４０を介して接続さ
れる。またデータバス４０上には、バスバッファ４１，
４２の間にＲＡＭ４３が接続され、このＲＡＭ４３はメ
モリ制御回路４４によって制御される。
の全体の構成を示すブロック図である。通信制御用処理
回路２２には、前記プログラムメモリ２３，２４を構成
する例として、ＥＰＲＯＭ（書込み／消去可能なリード
オンリメモリ）などから構成されるＲＯＭ３７と、前記
データメモリ２５を含んで構成されるＲＡＭ３８とが、
アドレスバス３９およびデータバス４０を介して接続さ
れる。またデータバス４０上には、バスバッファ４１，
４２の間にＲＡＭ４３が接続され、このＲＡＭ４３はメ
モリ制御回路４４によって制御される。
【００１６】また前記通信制御用処理回路２２には、ア
ドレスバス３９およびデータバス４０を介して、プログ
ラマブルコントローラ２１の工場などにおける各種作動
装置を制御するためのプログラムが記憶されたプログラ
ムメモリ４５が接続され、また同様にデータメモリ４６
が接続される。またプログラマブルコントローラ２１の
動作に必要な各種変数やシステムプログラムなどが記憶
されるメモリ４７が、バスバッファ４８，４９を介して
接続される。
ドレスバス３９およびデータバス４０を介して、プログ
ラマブルコントローラ２１の工場などにおける各種作動
装置を制御するためのプログラムが記憶されたプログラ
ムメモリ４５が接続され、また同様にデータメモリ４６
が接続される。またプログラマブルコントローラ２１の
動作に必要な各種変数やシステムプログラムなどが記憶
されるメモリ４７が、バスバッファ４８，４９を介して
接続される。
【００１７】一方、前記通信制御用処理回路２２は、プ
ログラマブルコントローラ２１の通信以外の動作を制御
するマイクロプロセッサなどを含んで構成される制御回
路５０が接続され、制御回路５０は、マイクロプログラ
ムメモリ５１を参照しつつ、前記プログラムメモリ２
３，２４，４５に記憶されたプログラムの命令をデコー
ドする。またアドレスバス３９およびデータバス４０
は、バスバッファ５２，５３を介して入出力ユニット５
４に接続され、各種スイッチ類や釦類あるいはソレノイ
ドバルブやリレー接点などの複数の入出力機器と接続さ
れる。このようなプログラマブルコントローラ２１の内
部回路は、たとえばリチウム電池などの内部電源５５が
発生する駆動電力に基づいて、電源回路５６が１種類あ
るいは複数種類の基準電圧を発生し、各部に供給する。
ログラマブルコントローラ２１の通信以外の動作を制御
するマイクロプロセッサなどを含んで構成される制御回
路５０が接続され、制御回路５０は、マイクロプログラ
ムメモリ５１を参照しつつ、前記プログラムメモリ２
３，２４，４５に記憶されたプログラムの命令をデコー
ドする。またアドレスバス３９およびデータバス４０
は、バスバッファ５２，５３を介して入出力ユニット５
４に接続され、各種スイッチ類や釦類あるいはソレノイ
ドバルブやリレー接点などの複数の入出力機器と接続さ
れる。このようなプログラマブルコントローラ２１の内
部回路は、たとえばリチウム電池などの内部電源５５が
発生する駆動電力に基づいて、電源回路５６が１種類あ
るいは複数種類の基準電圧を発生し、各部に供給する。
【００１８】図４は、本実施例の動作を説明するフロー
チャートである。前述したように、プログラマブルコン
トローラ２１の通信ポート３０には、本実施例では２つ
の周辺機器３１，３２が接続され、この接続にはプログ
ラマブルコントローラ２１のコネクタ３３のコネクタピ
ン３４が用いられる。周辺機器３１がプログラマブルコ
ントローラ２１に信号を送出した場合、通信ポート３０
の端子検出部３５は、コネクタピン３４ａｒに信号が入
力されたことを検知し、これに対応してライン選択部３
６は、制御ライン２８，２９のうち制御ライン２８を選
択し、割込信号Ｓ１を送出する。これに対応して通信制
御用処理回路２２は、図４（１）ステップｂ１で、前記
割込信号Ｓ１の入力を検知し、ステップｂ２で周辺機器
３１に対応する通信手順のプログラムが記憶されたプロ
グラムメモリ２３の内容を読出し、読出されたプログラ
ムで規定され、対応する通信手順に基づいて周辺機器３
１との通信を行う。通信の結果、得られたデータなど
は、プログラムメモリ２３，２４あるいはデータメモリ
２５内に記憶される。その後、処理はステップｂ３で、
前記割込信号Ｓ１が入力される直前の処理に復帰する。
チャートである。前述したように、プログラマブルコン
トローラ２１の通信ポート３０には、本実施例では２つ
の周辺機器３１，３２が接続され、この接続にはプログ
ラマブルコントローラ２１のコネクタ３３のコネクタピ
ン３４が用いられる。周辺機器３１がプログラマブルコ
ントローラ２１に信号を送出した場合、通信ポート３０
の端子検出部３５は、コネクタピン３４ａｒに信号が入
力されたことを検知し、これに対応してライン選択部３
６は、制御ライン２８，２９のうち制御ライン２８を選
択し、割込信号Ｓ１を送出する。これに対応して通信制
御用処理回路２２は、図４（１）ステップｂ１で、前記
割込信号Ｓ１の入力を検知し、ステップｂ２で周辺機器
３１に対応する通信手順のプログラムが記憶されたプロ
グラムメモリ２３の内容を読出し、読出されたプログラ
ムで規定され、対応する通信手順に基づいて周辺機器３
１との通信を行う。通信の結果、得られたデータなど
は、プログラムメモリ２３，２４あるいはデータメモリ
２５内に記憶される。その後、処理はステップｂ３で、
前記割込信号Ｓ１が入力される直前の処理に復帰する。
【００１９】一方、周辺機器３２がプログラマブルコン
トローラ２１に信号を送出した場合、前述の説明と同様
な経過を経て、通信ポート３０はライン２９を選択し、
割込信号Ｓ２を出力する。このとき、通信制御用処理回
路２２は、図４ステップｃ１で割込信号Ｓ２の入力を検
知すると、ステップｃ２で周辺機器３２に対応する通信
手順のプログラムが格納されたプログラムメモリ２４の
記憶内容を読出し、読出された通信手順プログラムに基
づいて、周辺機器３２と対応する通信手順で通信を行
う。周辺機器３２との通信が終了すると、通信制御用処
理回路２２は、ステップｃ３において前記割込信号Ｓ２
が入力される直前の処理に復帰する。
トローラ２１に信号を送出した場合、前述の説明と同様
な経過を経て、通信ポート３０はライン２９を選択し、
割込信号Ｓ２を出力する。このとき、通信制御用処理回
路２２は、図４ステップｃ１で割込信号Ｓ２の入力を検
知すると、ステップｃ２で周辺機器３２に対応する通信
手順のプログラムが格納されたプログラムメモリ２４の
記憶内容を読出し、読出された通信手順プログラムに基
づいて、周辺機器３２と対応する通信手順で通信を行
う。周辺機器３２との通信が終了すると、通信制御用処
理回路２２は、ステップｃ３において前記割込信号Ｓ２
が入力される直前の処理に復帰する。
【００２０】以上のようにして本実施例では、相互に異
なる通信手順が設定される周辺機器３１，３２をプログ
ラマブルコントローラ２１に接続するに際して、プログ
ラマブルコントローラ２１のコネクタ３３に関して、た
とえばプログラマなどの周辺機器３１，３２が２つ接続
できるように、２組の通信用コネクタピン３４ａｓ，３
４ａｒ；３４ｂｓ，３４ｂｒを用いた。また通信ポート
３０は、複数の割込信号Ｓ１，Ｓ２を選択的に出力でき
るように構成され、通信制御用処理回路２２には、周辺
機器３１，３２に設定された相互に異なる通信手順に関
するプログラムがそれぞれ記憶されたプログラムメモリ
２３，２４が接続される。これにより、プログラマブル
コントローラ２１は、前記周辺機器３１，３２とそれぞ
れ通信を行うことができ、使用性が格段に向上される。
なる通信手順が設定される周辺機器３１，３２をプログ
ラマブルコントローラ２１に接続するに際して、プログ
ラマブルコントローラ２１のコネクタ３３に関して、た
とえばプログラマなどの周辺機器３１，３２が２つ接続
できるように、２組の通信用コネクタピン３４ａｓ，３
４ａｒ；３４ｂｓ，３４ｂｒを用いた。また通信ポート
３０は、複数の割込信号Ｓ１，Ｓ２を選択的に出力でき
るように構成され、通信制御用処理回路２２には、周辺
機器３１，３２に設定された相互に異なる通信手順に関
するプログラムがそれぞれ記憶されたプログラムメモリ
２３，２４が接続される。これにより、プログラマブル
コントローラ２１は、前記周辺機器３１，３２とそれぞ
れ通信を行うことができ、使用性が格段に向上される。
【００２１】本実施例におけるプログラムメモリ２３，
２４は、例として単一のＥＰＲＯＭやＰＲＯＭを複数準
備する構成例に代えて、単一のＥＰＲＯＭ（書込み／消
去可能なＲＯＭ）のメモリ空間を複数に区分して２種類
の通信手順を実現するプログラムを記憶するようにして
もよい。またプログラマブルコントローラ２１に接続さ
れる周辺機器は２種類に限らず、３種類以上の任意の数
であってよいのは勿論である。
２４は、例として単一のＥＰＲＯＭやＰＲＯＭを複数準
備する構成例に代えて、単一のＥＰＲＯＭ（書込み／消
去可能なＲＯＭ）のメモリ空間を複数に区分して２種類
の通信手順を実現するプログラムを記憶するようにして
もよい。またプログラマブルコントローラ２１に接続さ
れる周辺機器は２種類に限らず、３種類以上の任意の数
であってよいのは勿論である。
【００２２】
【発明の効果】以上のように本発明に従えば、プログラ
マブルコントローラは、１つまたは複数の周辺機器が接
続される通信手段を備える。前記１つまたは複数の周辺
機器は、相互に異なる通信手順が設定されたものであ
り、前記通信手段は、いずれかの周辺機器から信号が入
力されると、この信号を発信した周辺機器に対応した種
類の割込信号を発生し、通信制御手段に入力する。通信
制御手段には、各周辺機器の各通信手順をそれぞれ記憶
した複数の記憶手段が接続され、前記割込信号の種類に
対応した記憶手段に記憶された通信手順に基づいて、当
該周辺機器との通信を制御する。
マブルコントローラは、１つまたは複数の周辺機器が接
続される通信手段を備える。前記１つまたは複数の周辺
機器は、相互に異なる通信手順が設定されたものであ
り、前記通信手段は、いずれかの周辺機器から信号が入
力されると、この信号を発信した周辺機器に対応した種
類の割込信号を発生し、通信制御手段に入力する。通信
制御手段には、各周辺機器の各通信手順をそれぞれ記憶
した複数の記憶手段が接続され、前記割込信号の種類に
対応した記憶手段に記憶された通信手順に基づいて、当
該周辺機器との通信を制御する。
【００２３】したがって本発明のプログラマブルコント
ローラでは、前述したように相互に異なる通信手順がそ
れぞれ設定された１つまたは複数の周辺機器を接続する
ことが可能となり、しかもいずれの周辺機器との通信も
可能となり、使用性が格段に向上される。
ローラでは、前述したように相互に異なる通信手順がそ
れぞれ設定された１つまたは複数の周辺機器を接続する
ことが可能となり、しかもいずれの周辺機器との通信も
可能となり、使用性が格段に向上される。
【図１】本実施例のプログラマブルコントローラ２１の
ブロック図である。
ブロック図である。
【図２】通信ポート３０に関連する構成のブロック図で
ある。
ある。
【図３】プログラマブルコントローラ２１の全体のブロ
ック図である。
ック図である。
【図４】本実施例の動作を説明するフローチャートであ
る。
る。
【図５】従来例のプログラマブルコントローラ１のブロ
ック図である。
ック図である。
【図６】通信ポート８に関連する構成を示すブロック図
である。
である。
【図７】従来例の動作内容を説明するフローチャートで
ある。
ある。
２１ プログラマブルコントローラ ２２ 通信制御用処理回路 ２３，２４，４５ プログラムメモリ ２８，２９ 制御ライン ３０ 通信ポート ３１，３２ 周辺機器 ３３ コネクタ ３４ コネクタピン
Claims (1)
- 【請求項１】 相互に異なる通信手順がそれぞれ設定さ
れた１つまたは複数の周辺機器が接続されるプログラマ
ブルコントローラであって、 各周辺機器が個別に接続され、入力された信号を発信し
た周辺機器を識別し、 周辺機器に対応した種類の割込信号を発生する通信手段
と、 各周辺機器の各通信手順をそれぞれ記憶した複数の記憶
手段が接続され、前記割込信号の種類に対応した記憶手
段に記憶された通信手順に基づいて、当該周辺機器との
通信を制御する通信制御手段とを含むことを特徴とする
プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196859A JPH0541722A (ja) | 1991-08-06 | 1991-08-06 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196859A JPH0541722A (ja) | 1991-08-06 | 1991-08-06 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541722A true JPH0541722A (ja) | 1993-02-19 |
Family
ID=16364847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3196859A Pending JPH0541722A (ja) | 1991-08-06 | 1991-08-06 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008547294A (ja) * | 2005-06-23 | 2008-12-25 | ヒルシャー ゲゼルシャフト フュア ジステームアウトマツィオーン ミット ベシュレンクテル ハフツング | オープンなオートメーションシステムのバス加入機器のデータ通信方法 |
-
1991
- 1991-08-06 JP JP3196859A patent/JPH0541722A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008547294A (ja) * | 2005-06-23 | 2008-12-25 | ヒルシャー ゲゼルシャフト フュア ジステームアウトマツィオーン ミット ベシュレンクテル ハフツング | オープンなオートメーションシステムのバス加入機器のデータ通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999768A (en) | Data transfer control units each of which comprises processors and dual-part memory | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| JPH0541722A (ja) | プログラマブルコントローラ | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH0760669A (ja) | 産業用機械の操作システム | |
| US5726895A (en) | Combined two computer system | |
| JPS603747A (ja) | プログラム選択制御方式 | |
| EP0923010B1 (en) | Programmable controller | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JPS58129669A (ja) | ２チツプマイクロコンピユ−タ | |
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JP2807406B2 (ja) | リモート入出力装置 | |
| JP3350699B2 (ja) | プログラマブルコントローラ | |
| JPH09230914A (ja) | コントローラ | |
| JPS58197538A (ja) | 端末制御装置 | |
| JPH04317140A (ja) | マイクロコンピュータの機能試験装置 | |
| KR19980083128A (ko) | 피엘씨 시스템에서의 다중 타스크 고속 수행장치 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH01154190A (ja) | Ｆａコントローラの端末制御方式 | |
| JPS6242233A (ja) | モジユ−ル構成方式 | |
| JPS60562A (ja) | システム切替制御装置 | |
| JPS6172337A (ja) | ホ−ムコンピユ−タ | |
| JPS63180103A (ja) | プログラマブルコントロ−ラの入出力端子の信号設定方法 | |
| JP2000250610A (ja) | シーケンス制御装置、シーケンス制御方法、及びシーケンス制御プログラムを記録した記録媒体 | |
| JPH04350736A (ja) | プログラマブルコントローラ |