JPH06252205A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06252205A
JPH06252205A JP3639793A JP3639793A JPH06252205A JP H06252205 A JPH06252205 A JP H06252205A JP 3639793 A JP3639793 A JP 3639793A JP 3639793 A JP3639793 A JP 3639793A JP H06252205 A JPH06252205 A JP H06252205A
Authority
JP
Japan
Prior art keywords
conductive
land
hole
electrode pad
conductive land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3639793A
Other languages
English (en)
Other versions
JP3269506B2 (ja
Inventor
Isao Nose
勲 野瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP03639793A priority Critical patent/JP3269506B2/ja
Publication of JPH06252205A publication Critical patent/JPH06252205A/ja
Application granted granted Critical
Publication of JP3269506B2 publication Critical patent/JP3269506B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 任意の配置パターンで電極部を形成した半導
体ペレットと絶縁シートの導電パターンとを電気的接続
して高密度化を容易にした半導体装置を提供する。 【構成】 透孔18を介して一方の面に形成した導電パタ
ーン16と他方の面に形成した導電ランド17とを電気的接
続し、他方の面を導電ランドとその近傍を除いてエッチ
ングして部分的に肉薄に形成し、且つ、所定位置に位置
確認孔13を設けた絶縁シート11と、上面にある電極パッ
ド19に導電ランド17を重ねて電気的接続すると共に、上
面に位置確認孔13を介して導電ランド17と電極パッド19
との重ね位置を確認する位置マークMを有する半導体ペ
レット12とを具備する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁シート上に形成し
た導電パターンと半導体ペレットとを電気的接続した半
導体装置に関するものである。
【0002】
【従来の技術】TAB式半導体装置は、例えばフレキシ
ブルなシート状プリント基板等に組み付けられるカメラ
用IC等に用いられ、その一例を図4及び図5を参照し
て次に示すと、(1)は半導体ペレット(以下、ペレッ
トと称す。)、(2)は枠状シート、(3)は金属箔リ
ードである。そして、金属箔リード(3)を枠状シート
(2)の内側から外側に向って放射状に配置すると共
に、その中間部分を枠状シート(2)に接着し、且つ、
ペレット(1)の表面外周縁に金メッキにより形成した
バンプ電極(4)…とインナーリード(3a)とを熱圧
着してボンディングすることによりペレット(1)を枠
状シート(2)の内側に支持する。
【0003】上記TAB式半導体装置(5)は、図5に
示すように、TABテープ(6)を所定のピッチと形状
で切断したものからなり、TABテープ(6)は、透孔
(7)…と窓開け部(8)…と送り穴(9)…とを有す
る長尺な絶縁シート(10)の表面に所定パターンの金
属箔リード(3)を被着・形成すると共に、透孔(7)
内においてバンプ電極(4)…とインナーリード(3
a)とを熱圧着ボンディングすることによりペレット
(1)を透孔(7)内に支持してなる。
【0004】
【発明が解決しようとする課題】解決しようとする課題
は、TAB式半導体装置において、多ピン化により電極
数及びリード本数が多くなると、バンプ電極(4)…を
ペレット表面外周縁に沿って各辺毎に直線上に配置して
いるため、まず電極サイズ及び電極間ピッチをそれぞれ
小さくし、それに伴ってリード(3)も細く薄く、且
つ、リード間ピッチも狭くする必要があり、その結果、
リードを長く成形することが困難で、又、ボンディング
不良やリード変形、短絡が生じ易くなって、多ピン化に
限界があり、多ピン化してもリードの機械的強度が弱く
て取り扱いが困難で、組立性も低下する点である。そこ
で、従来、バンプ電極(4)…を千鳥足状に配置したも
のもあるが、リード(3)は依然として細く薄く、且
つ、リード間ピッチも狭くなるため、同様に多ピン化に
限界があり、組立性も低下する。
【0005】
【課題を解決するための手段】本発明は、透孔を介して
一方の面に形成した導電パターンと他方の面に形成した
導電ランドとを電気的接続すると共に、他方の面を導電
ランドとその近傍を除いてエッチングして部分的に肉薄
に形成し、且つ、所定位置に位置確認孔を設けた絶縁シ
ートと、上面にある電極パッドに上記導電ランドを重ね
て電気的接続すると共に、上面に上記位置確認孔を介し
て導電ランドと電極パッドとの重ね位置を確認する位置
マークを有する半導体ペレットとを具備したことを特徴
とする。
【0006】
【作用】上記技術的手段によれば、絶縁シートの一方の
面に形成した導電パターンと他方の面に形成した導電ラ
ンドとを透孔を介して電気的接続し、上記導電ランドに
ペレット電極パッドを重ねて電気的接続すると、電極配
置パターン任意に形成出来、且つ、リード本数が多い半
導体装置を得る。
【0007】
【実施例】本発明に係る半導体装置の実施例を図1乃至
図3を参照して以下に説明する。まず図1(a)(b)
において、(11)は絶縁シート、(12)はペレッ
ト、(13)は貫通孔である。上記絶縁シート(11)
は各所定位置に位置確認孔(13)と送り穴(14)…
と窓開け部(15)…とを穿設した長尺な耐熱性シート
で、表面に金属箔リード(16a)…を適正な配線パタ
ーンで引き回してなる導電パターン(16)を形成する
と共に、裏面に導電ランド(17)を形成し、内周面に
導電層(18a)を形成した表裏貫通の透孔(18)…
を介して導電パターン(16)と導電ランド(17)と
を電気的接続してなる。そして、図1(b)に示すよう
に、裏面をエッチングにより導電ランド(17)とその
近傍を除いて厚さ(d)だけ部分的肉薄に形成して導電
ランド(17)を局所的に突出させる。ここで、上記透
孔(18)…はその内周面に金属メッキ等にて導電層
(18a)を被着形成すると共に、絶縁シート(11)
に後述するペレット(12)の電極パッド形成パターン
と同じパターンで配置する。ペレット(12)は、上面
に任意パターンで配置・形成したフラットな電極パッド
(19)…と十字状位置マーク(M)[図1(a)参
照]を有し、電極パッド(19)を絶縁シート(11)
の裏面側から各導電ランド(17)…に熱圧着等にて電
気的接続する。
【0008】上記構成に基づき本発明の動作を次に説明
する。まずボンディングステージ(図示せず)上にペレ
ット(12)を位置決め載置して加熱してシート下方に
配する。且つ、シート上方から目視して位置確認孔(1
3)に位置マーク(M)を合わせ、電極パッド(19)
…と導電ランド(17)…との重ね位置を確認する。そ
こで、局所的に突出した導電ランド(17)…を電極パ
ッド(19)…に重ねて密着させてシート上方からキャ
ピラリ等にて加圧・熱圧着し、両者を電気的接続する。
そうすると、リード本数及び電極数が多くても、それに
伴って適宜、絶縁シート上における導電パターン(1
6)及びペレット上面における電極パッド(19)…を
それぞれ任意の配置パターンで設定すれば良く、同時
に、リード間ピッチも拡げることが出来る。
【0009】次に、本発明の他の実施例を図2及び図3
(a)(b)を参照して示すと、相違する点は、それぞ
れ導電ランド(20)(21)の構造で、まず図2に示
す実施例では、絶縁シート(11)の透孔(22)の内
周面に金属メッキ等にて導電層(22a)を被着形成す
ると共に、孔内に半田等の金属(23)を充填して絶縁
シート裏面の導電ランド(20)側に凸状に突出させ
る。そこで、絶縁シート表面の導電パターン(16)と
導電ランド(20)とを透孔(22)を介して電気的接
続し、ペレット(12)の電極パッド(19)と導電ラ
ンド(20)とを重ねて加圧・熱圧着にて電気的接続す
ると、充填金属(23)も接続されて圧着面積が大きく
なり、電気的、且つ、機械的接続強度が増大する。又、
圧着面積が増大した分、透孔径を小さく出来るため、電
極配列ピッチを更に小さくして電極数及びリード本数を
増やすことが出来る。
【0010】更に、図3(a)(b)に示す実施例で
は、絶縁シート(11)の表裏面に形成した導電ランド
(21)と導電パターン(16)とを、内周面に導電層
(24a)を形成した表裏貫通の透孔(24)を介して
電気的接続すると共に、シート裏面上で導電ランド(2
1)を導電パターン(16)との電気的接続部から所定
長、延在し、その延在部(21a)上に金属メッキを施
す。そして、図3(a)に示すように、上記延在部(2
1a)を除いてシート裏面にレジスト膜(25)を被着
形成し、延在部(21a)にペレット(12)の電極パ
ッド(19)を重ねて電気的接続する。そうすると、ペ
レット(12)の電極パッド(19)と導電ランド(2
1)との圧着面積が大きくなって電気的、且つ、機械的
接続強度が増大する。又、上記同様、透孔径を小さく出
来るため、電極配列ピッチを更に小さくして電極数及び
リード本数を増やすことが出来る。
【0011】
【発明の効果】本発明によれば、絶縁シートの一方の面
に形成した導電パターンと他方の面に形成した導電ラン
ドとを透孔を介して電気的接続し、上記導電ランドにペ
レット電極パッドを重ねて電気的接続したから、電極配
置パターンを任意に設定出来、それに応じてリード本数
を多く、又、そのピッチ間隔を拡げることが可能とな
り、ペレット高密度化に対応出来る。
【図面の簡単な説明】
【図1】(a)は本発明に係る半導体装置の実施例を示
す部分平面図である。(b)は図1(a)の要部を示す
導電パターンと導電ランド及びペレット電極パッドとの
電気的接続部を示す側断面図である。
【図2】本発明に係る半導体装置の他の実施例の要部を
示す導電パターンと導電ランド及びペレット電極パッド
との電気的接続部を示す側断面図である。
【図3】(a)は本発明に係る半導体装置のその他の実
施例の要部を示す導電ランドの部分平面図である。
(b)は図3(a)の要部を示す導電パターンと導電ラ
ンド及びペレット電極パッドとの電気的接続部を示す側
断面図である。
【図4】TAB式半導体装置の一例を示す側断面図であ
る。
【図5】TABテープの部分平面図である。
【符号の説明】
11 絶縁シート 12 半導体ペレット 13 位置確認孔 16 導電パターン 17 導電ランド 18 透孔 19 電極パッド M 位置マーク

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 透孔を介して一方の面に形成した導電パ
    ターンと他方の面に形成した導電ランドとを電気的接続
    すると共に、他方の面を導電ランドとその近傍を除いて
    エッチングして部分的に肉薄に形成し、且つ、所定位置
    に位置確認孔を設けた絶縁シートと、上面にある電極パ
    ッドに上記導電ランドを重ねて電気的接続すると共に、
    上面に上記位置確認孔を介して導電ランドと電極パッド
    との重ね位置を確認する位置マークを有する半導体ペレ
    ットとを具備したことを特徴とする半導体装置。
  2. 【請求項2】 透孔内に金属を充填して他方の面の導電
    ランド側に凸状に突出させ、一方の面に形成した導電パ
    ターンと上記導電ランドとを電気的接続したことを特徴
    とする請求項1記載の半導体装置。
  3. 【請求項3】 絶縁シート面上で導電ランドを導電パタ
    ーンとの電気的接続部から所定長、延在し、上記延在部
    に半導体ペレットの電極パッドを重ねて電気的接続した
    ことを特徴とする請求項1記載の半導体装置。
JP03639793A 1993-02-25 1993-02-25 半導体装置 Expired - Fee Related JP3269506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03639793A JP3269506B2 (ja) 1993-02-25 1993-02-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03639793A JP3269506B2 (ja) 1993-02-25 1993-02-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH06252205A true JPH06252205A (ja) 1994-09-09
JP3269506B2 JP3269506B2 (ja) 2002-03-25

Family

ID=12468724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03639793A Expired - Fee Related JP3269506B2 (ja) 1993-02-25 1993-02-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3269506B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012661A (ja) * 1996-06-19 1998-01-16 Nec Corp 半導体装置及びその製造方法
WO1998043290A1 (fr) * 1997-03-21 1998-10-01 Seiko Epson Corporation Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012661A (ja) * 1996-06-19 1998-01-16 Nec Corp 半導体装置及びその製造方法
WO1998043290A1 (fr) * 1997-03-21 1998-10-01 Seiko Epson Corporation Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche
US6096577A (en) * 1997-03-21 2000-08-01 Seiko Epson Corporation Method of making semiconductor device, and film carrier tape

Also Published As

Publication number Publication date
JP3269506B2 (ja) 2002-03-25

Similar Documents

Publication Publication Date Title
US6016013A (en) Semiconductor device mounting structure
EP1005086A2 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
TW200845350A (en) Dual or multiple row package
JP2000232180A (ja) 配線基板および半導体装置
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JPH11191602A (ja) 半導体装置とその製造方法
EP0994508B1 (en) Semiconductor device comprising bump contacts
JPH06252205A (ja) 半導体装置
JP2954559B2 (ja) 配線基板の電極構造
JPH0517709B2 (ja)
US20230300990A1 (en) Component-containing substrate
JPS6347157B2 (ja)
JP4455935B2 (ja) 配線板の製造方法
JPH1079402A (ja) 半導体パッケージ
JPH02252248A (ja) 半導体装置の製造方法
JP2002016330A (ja) 部品実装用基板およびその製造方法
JPH02252251A (ja) フィルムキャリヤーテープ
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JP2575749B2 (ja) 半導体装置におけるリードの製造方法
JPH10209320A (ja) セラミック積層基板の製造方法
JP3275647B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP2811888B2 (ja) キャリアフィルム及びその製造方法並びに半導体装置
US6700184B1 (en) Lead frame and semiconductor device having the same
JPH09186453A (ja) 配線基板の製造方法とその配線基板構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011219

LAPS Cancellation because of no payment of annual fees