JPH06237172A - アナログ−ディジタル コンバータのドリフト補正方法 - Google Patents
アナログ−ディジタル コンバータのドリフト補正方法Info
- Publication number
- JPH06237172A JPH06237172A JP2274693A JP2274693A JPH06237172A JP H06237172 A JPH06237172 A JP H06237172A JP 2274693 A JP2274693 A JP 2274693A JP 2274693 A JP2274693 A JP 2274693A JP H06237172 A JPH06237172 A JP H06237172A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- analog
- drift
- digital data
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ−ディジタル変換におけるドリフト
やオフセットを動的かつ高精度に補正する。 【構成】 入力アナログ信号を通常のアナログ−ディジ
タル変換におけるサンプリング周波数の２ｎ倍（ｎは正
の整数）でサンプルし、得られたサンプル値のレベルを
１サンプルおきに零レベルにして（１）後アナログ−デ
ィジタル変換し（３）、出力ディジタル データに関し
て、隣接する２個のデータのうち零レベルに相当するデ
ータを他方のデータから減算する（４）ようにしてドリ
フト成分（オフセット成分を含む）を打消す。
やオフセットを動的かつ高精度に補正する。 【構成】 入力アナログ信号を通常のアナログ−ディジ
タル変換におけるサンプリング周波数の２ｎ倍（ｎは正
の整数）でサンプルし、得られたサンプル値のレベルを
１サンプルおきに零レベルにして（１）後アナログ−デ
ィジタル変換し（３）、出力ディジタル データに関し
て、隣接する２個のデータのうち零レベルに相当するデ
ータを他方のデータから減算する（４）ようにしてドリ
フト成分（オフセット成分を含む）を打消す。
Description
【０００１】
【産業上の利用分野】本発明はアナログ−ディジタル
コンバータの特性改善に関し、特にそのドリフト（オフ
セットを含む）を補正しようとするものである。
コンバータの特性改善に関し、特にそのドリフト（オフ
セットを含む）を補正しようとするものである。
【０００２】
【従来の技術】現在、一般に使用されているアナログ−
ディジタル コンバータは、入力アナログ信号が無くて
もその出力はディジタル値で零とはならず、必ずある値
の符号値をとる。この値は、電源投入時から温度変化そ
の他によって生ずるドリフトやオフセットに起因してお
り、入力アナログ信号をディジタル データに変換する
際の障害となっている。
ディジタル コンバータは、入力アナログ信号が無くて
もその出力はディジタル値で零とはならず、必ずある値
の符号値をとる。この値は、電源投入時から温度変化そ
の他によって生ずるドリフトやオフセットに起因してお
り、入力アナログ信号をディジタル データに変換する
際の障害となっている。
【０００３】オフセットの補正に関しては、アナログ−
ディジタル コンバータに外部調整回路を設け、オフセ
ット誤差が最小になるようにすることが通常行われてい
る。ドリフトは、温度変化や基準電圧源の確度に大きく
依存するため、コンバータおよびその周辺回路の構成に
最適な部品材質の選定や、基準電圧源の高精度化がその
改善手法として取られている。しかし、これらは、いず
れも消極的、静的な対処であり、抜本的な対策にはなり
得なかった。
ディジタル コンバータに外部調整回路を設け、オフセ
ット誤差が最小になるようにすることが通常行われてい
る。ドリフトは、温度変化や基準電圧源の確度に大きく
依存するため、コンバータおよびその周辺回路の構成に
最適な部品材質の選定や、基準電圧源の高精度化がその
改善手法として取られている。しかし、これらは、いず
れも消極的、静的な対処であり、抜本的な対策にはなり
得なかった。
【０００４】
【発明が解決しようとする課題】アナログ−ディジタル
コンバータの高分解能化を図るためには、周辺回路技
術に非常に高い精度が要求される（例えば１４ビットの
もので６１ｐｐｍ／ｌｓｂ、１６ビットのもので１５ｐ
ｐｍ／ｌｓｂ）。特に、アナログ−ディジタルコンバー
タを構成する部品（抵抗、基準電圧素子、演算増幅器
等）のドリフトは、温度変化や経時変化などの不安定要
素に起因するために、一意的に補正することは困難であ
る。
コンバータの高分解能化を図るためには、周辺回路技
術に非常に高い精度が要求される（例えば１４ビットの
もので６１ｐｐｍ／ｌｓｂ、１６ビットのもので１５ｐ
ｐｍ／ｌｓｂ）。特に、アナログ−ディジタルコンバー
タを構成する部品（抵抗、基準電圧素子、演算増幅器
等）のドリフトは、温度変化や経時変化などの不安定要
素に起因するために、一意的に補正することは困難であ
る。
【０００５】本発明の目的は、ドリフトやオフセットを
ディジタル的に補正し、時間とともに変化するドリフト
に対応して動的にその変動が補正できるようにした点に
特長があり、これによりアナログ−ディジタル コンバ
ータを安定かつ高精度化することにある。
ディジタル的に補正し、時間とともに変化するドリフト
に対応して動的にその変動が補正できるようにした点に
特長があり、これによりアナログ−ディジタル コンバ
ータを安定かつ高精度化することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明アナログ−ディジタル コンバータのドリフ
ト補正方法は、入力アナログ信号を所定サンプリング周
波数の２ｎ倍（ｎは正の整数）のサンプリング周波数で
サンプルし、該得られたサンプル信号について１サンプ
ルおきにサンプル値のレベルを零レベルにし、該１サン
プルおきにサンプル値のレベルを零レベルにしたサンプ
ル信号を前記所定サンプリング周波数の２ｎ倍（ｎは正
の整数）のサンプリング周波数で動作するアナログ−デ
ィジタルコンバータに供給してディジタル データに変
換し、該得られたディジタルデータについて時間的に隣
接する２個のディジタル データのうち前記零レベルに
ついて変換されたディジタル データを他方のディジタ
ル データから減算することにより、前記アナログ−デ
ィジタル コンバータで発生するドリフトを補正するよ
うにしたことを特徴とするものである。
に、本発明アナログ−ディジタル コンバータのドリフ
ト補正方法は、入力アナログ信号を所定サンプリング周
波数の２ｎ倍（ｎは正の整数）のサンプリング周波数で
サンプルし、該得られたサンプル信号について１サンプ
ルおきにサンプル値のレベルを零レベルにし、該１サン
プルおきにサンプル値のレベルを零レベルにしたサンプ
ル信号を前記所定サンプリング周波数の２ｎ倍（ｎは正
の整数）のサンプリング周波数で動作するアナログ−デ
ィジタルコンバータに供給してディジタル データに変
換し、該得られたディジタルデータについて時間的に隣
接する２個のディジタル データのうち前記零レベルに
ついて変換されたディジタル データを他方のディジタ
ル データから減算することにより、前記アナログ−デ
ィジタル コンバータで発生するドリフトを補正するよ
うにしたことを特徴とするものである。
【０００７】
【作用】本発明によれば、入力アナログ信号を通常のア
ナログ−ディジタル変換におけるサンプリング周波数の
２ｎ倍（ｎは正の整数）でサンプルし、得られたサンプ
ル値のレベルを１サンプルおきに零レベルにして後アナ
ログ−ディジタル変換し、出力ディジタル データに関
して、隣接する２個のデータのうち零レベルに相当する
データを他方のデータから減ずるようにしてドリフト成
分（オフセット成分を含む）を打ち消すようにしている
ので、アナログ−ディジタル変換におけるドリフトやオ
フセットを動的かつ高精度に補正することができる。
ナログ−ディジタル変換におけるサンプリング周波数の
２ｎ倍（ｎは正の整数）でサンプルし、得られたサンプ
ル値のレベルを１サンプルおきに零レベルにして後アナ
ログ−ディジタル変換し、出力ディジタル データに関
して、隣接する２個のデータのうち零レベルに相当する
データを他方のデータから減ずるようにしてドリフト成
分（オフセット成分を含む）を打ち消すようにしている
ので、アナログ−ディジタル変換におけるドリフトやオ
フセットを動的かつ高精度に補正することができる。
【０００８】
【実施例】以下に添付図面を参照して実施例により本発
明を詳細に説明する。図１は、本発明に基づいて構成し
たドリフト（オフセットを含む）補正機能を有するアナ
ログ−ディジタル コンバータの一例のブロック線図で
ある。図において、ディジタル データに変換しようと
する入力アナログ信号はまずスイッチング回路１に供給
される。ここでは後述するサンプリング周波数によりサ
ンプルされ、かつ１サンプルおきにそのサンプル値のレ
ベルが零レベルになる。このような処理がなされたサン
プル信号はサンプル ホールド回路２に送られサンプル
ホールドされたのち、オフセットやドリフトなどの動作
精度を低下させる不安定要素を含んだ通常のアナログ−
ディジタル コンバータ（Ａ／Ｄ）３に供給されてディ
ジタル データに変換される。
明を詳細に説明する。図１は、本発明に基づいて構成し
たドリフト（オフセットを含む）補正機能を有するアナ
ログ−ディジタル コンバータの一例のブロック線図で
ある。図において、ディジタル データに変換しようと
する入力アナログ信号はまずスイッチング回路１に供給
される。ここでは後述するサンプリング周波数によりサ
ンプルされ、かつ１サンプルおきにそのサンプル値のレ
ベルが零レベルになる。このような処理がなされたサン
プル信号はサンプル ホールド回路２に送られサンプル
ホールドされたのち、オフセットやドリフトなどの動作
精度を低下させる不安定要素を含んだ通常のアナログ−
ディジタル コンバータ（Ａ／Ｄ）３に供給されてディ
ジタル データに変換される。
【０００９】このアナログ−ディジタル コンバータ
（Ａ／Ｄ）３の出力には、そのままではオフセット成分
やドリフト成分が含まれているので、１サンプル遅延回
路１５と減算器１６とで構成したドリフト成分（オフセ
ット成分を含む）除去回路４に送られ、それらの除去を
行う。ここまでは、サンプリング周波数が所定サンプリ
ング周波数の２ｎ倍（ｎは正の整数）となっている（少
なくとも２倍）ためダウン サンプル回路５により仕様
に一致する所定サンプリング周波数に対応するディジタ
ル データに変換して所望の出力信号とする。
（Ａ／Ｄ）３の出力には、そのままではオフセット成分
やドリフト成分が含まれているので、１サンプル遅延回
路１５と減算器１６とで構成したドリフト成分（オフセ
ット成分を含む）除去回路４に送られ、それらの除去を
行う。ここまでは、サンプリング周波数が所定サンプリ
ング周波数の２ｎ倍（ｎは正の整数）となっている（少
なくとも２倍）ためダウン サンプル回路５により仕様
に一致する所定サンプリング周波数に対応するディジタ
ル データに変換して所望の出力信号とする。
【００１０】次に各回路の動作につき説明する。まず、
スイッチング回路１においては、サンプル パルス入力
端子１１に供給されるサンプル パルスにより駆動さ
れ、その状態が交互に導通、開放状態となるオン・オフ
スイッチ（ＳＷ）１２，１３によって、スイッチ（Ｓ
Ｗ）１２が導通のときは入力アナログ信号をそのまま通
し、逆にスイッチ（ＳＷ）１３が導通のときは零レベル
に固定される。反転回路（インヒビット）１４はオン・
オフスイッチ（ＳＷ）１２，１３を交互に、すなわち１
サンプルおきに導通、開放状態にするために必要であ
る。
スイッチング回路１においては、サンプル パルス入力
端子１１に供給されるサンプル パルスにより駆動さ
れ、その状態が交互に導通、開放状態となるオン・オフ
スイッチ（ＳＷ）１２，１３によって、スイッチ（Ｓ
Ｗ）１２が導通のときは入力アナログ信号をそのまま通
し、逆にスイッチ（ＳＷ）１３が導通のときは零レベル
に固定される。反転回路（インヒビット）１４はオン・
オフスイッチ（ＳＷ）１２，１３を交互に、すなわち１
サンプルおきに導通、開放状態にするために必要であ
る。
【００１１】ここで入力アナログ信号をサンプルするサ
ンプリング周波数について説明する。一般にアナログ信
号をサンプル（標本化）する場合、標本化定理により、
所望の周波数帯域の上限周波数ｆs の２倍以上の周波数
でサンプルする事が知られている。しかし、本発明では
さらにその２ｎ倍（ｎは正の整数）、すなわち所望周波
数帯域の上限周波数ｆs の４倍以上４ｎ倍（ｎは正の整
数）の周波数でサンプルする。従って、アナログ−ディ
ジタル変換におけるサンプル周波数ｆn は、４ｆs 以上
であることが本発明にとって前提条件である。
ンプリング周波数について説明する。一般にアナログ信
号をサンプル（標本化）する場合、標本化定理により、
所望の周波数帯域の上限周波数ｆs の２倍以上の周波数
でサンプルする事が知られている。しかし、本発明では
さらにその２ｎ倍（ｎは正の整数）、すなわち所望周波
数帯域の上限周波数ｆs の４倍以上４ｎ倍（ｎは正の整
数）の周波数でサンプルする。従って、アナログ−ディ
ジタル変換におけるサンプル周波数ｆn は、４ｆs 以上
であることが本発明にとって前提条件である。
【００１２】このサンプリング周波数でサンプルされ、
かつ１サンプルおきのサンプル値のレベルを強制的に零
レベルにした信号の波形を入力アナログ信号の波形（図
２（ａ））とともに図２（ｂ）に示す。なお、入力アナ
ログ信号のサンプル（標本化）にあたっては、サンプル
後の信号に折り返し歪を生じないように入力アナログ信
号をその上限周波数ｆs に帯域制限しておくことは言う
までもない。
かつ１サンプルおきのサンプル値のレベルを強制的に零
レベルにした信号の波形を入力アナログ信号の波形（図
２（ａ））とともに図２（ｂ）に示す。なお、入力アナ
ログ信号のサンプル（標本化）にあたっては、サンプル
後の信号に折り返し歪を生じないように入力アナログ信
号をその上限周波数ｆs に帯域制限しておくことは言う
までもない。
【００１３】スイッチング回路１の出力信号をサンプル
ホールド回路２に供給して、次いでアナログ−ディジ
タル コンバータ（Ａ／Ｄ）３に供給する。サンプル
ホールド回路２の出力信号波形を図２（ｃ）に示す。
ホールド回路２に供給して、次いでアナログ−ディジ
タル コンバータ（Ａ／Ｄ）３に供給する。サンプル
ホールド回路２の出力信号波形を図２（ｃ）に示す。
【００１４】アナログ−ディジタル コンバータ（Ａ／
Ｄ）３は、スイッチング回路１と同様通常のサンプリン
グ周波数の２ｎ倍（ｎは正の整数）、すなわち入力アナ
ログ信号の上限周波数ｆs の４ｎ倍（ｎは正の整数）の
周波数で動作させるものとする。このアナログ−ディジ
タル コンバータ（Ａ／Ｄ）３の入力信号（すなわちサ
ンプル ホールド回路２の出力）が零レベルのときの出
力ディジタル データをｄ（変換出力にオフセット成分
やドリフト成分が重畳していなければ零を表わすディジ
タル データとなっている）とし、零レベルでない入力
信号レベルに対応する出力ディジタル データをＤ（入
力信号のレベルに関係なくＤで表わす）として図２
（ｄ）に示す。
Ｄ）３は、スイッチング回路１と同様通常のサンプリン
グ周波数の２ｎ倍（ｎは正の整数）、すなわち入力アナ
ログ信号の上限周波数ｆs の４ｎ倍（ｎは正の整数）の
周波数で動作させるものとする。このアナログ−ディジ
タル コンバータ（Ａ／Ｄ）３の入力信号（すなわちサ
ンプル ホールド回路２の出力）が零レベルのときの出
力ディジタル データをｄ（変換出力にオフセット成分
やドリフト成分が重畳していなければ零を表わすディジ
タル データとなっている）とし、零レベルでない入力
信号レベルに対応する出力ディジタル データをＤ（入
力信号のレベルに関係なくＤで表わす）として図２
（ｄ）に示す。
【００１５】上述したように、アナログ−ディジタル
コンバータ（Ａ／Ｄ）３の出力であるディジタル デー
タｄ，Ｄはオフセット成分やドリフト成分が重畳してい
るディジタル量であるが、情報を表わす信号成分はＤの
みに存在し、ｄはそのすべてがオフセット成分やドリフ
ト成分である。また、ドリフトの周期は通常約５０ｍｓ
ｅｃ以上であり、これはアナログ−ディジタル変換時の
サンプリング周期（例えば上限周波数ｆs ＝２０ＫＨｚ
のとき１２．５μ sec以下）に比べて十分に長く（オフ
セットは恒常的に同じ値を保っている）、従ってアナロ
グ−ディジタル変換出力のｎ番目とｎ±１番目のデータ
に含まれるドリフト成分はほとんど等しいと考えてよ
い。従って上述のディジタル データｄとＤがそれぞれ
ｎ番目とｎ±１番目の関係にあるとき、 Ｄ−ｄ という演算を行うことにより、ドリフト成分（オフセッ
ト成分を含む）が除去されたディジタル データ出力
（Ｄ−ｄ）を得ることができる。
コンバータ（Ａ／Ｄ）３の出力であるディジタル デー
タｄ，Ｄはオフセット成分やドリフト成分が重畳してい
るディジタル量であるが、情報を表わす信号成分はＤの
みに存在し、ｄはそのすべてがオフセット成分やドリフ
ト成分である。また、ドリフトの周期は通常約５０ｍｓ
ｅｃ以上であり、これはアナログ−ディジタル変換時の
サンプリング周期（例えば上限周波数ｆs ＝２０ＫＨｚ
のとき１２．５μ sec以下）に比べて十分に長く（オフ
セットは恒常的に同じ値を保っている）、従ってアナロ
グ−ディジタル変換出力のｎ番目とｎ±１番目のデータ
に含まれるドリフト成分はほとんど等しいと考えてよ
い。従って上述のディジタル データｄとＤがそれぞれ
ｎ番目とｎ±１番目の関係にあるとき、 Ｄ−ｄ という演算を行うことにより、ドリフト成分（オフセッ
ト成分を含む）が除去されたディジタル データ出力
（Ｄ−ｄ）を得ることができる。
【００１６】これを電子回路で実現したドリフト成分
（オフセット成分を含む）除去回路４においては、ディ
ジタル データｄを１サンプル遅延回路１５で１サンプ
ル遅らせ、減算器１６においてディジタル データＤか
ら差し引いている。実際にはディジタル データＤおよ
びｄは減算器１６の被減数Ａ、減数Ｂの側に交互に現わ
れるため、減算結果は図３（ａ）に示すようになる。
（オフセット成分を含む）除去回路４においては、ディ
ジタル データｄを１サンプル遅延回路１５で１サンプ
ル遅らせ、減算器１６においてディジタル データＤか
ら差し引いている。実際にはディジタル データＤおよ
びｄは減算器１６の被減数Ａ、減数Ｂの側に交互に現わ
れるため、減算結果は図３（ａ）に示すようになる。
【００１７】ダウン サンプル回路５は、図３（ａ）に
示す減算結果Ａ−ＢからＤ−ｄのみを選択的に取り出
し、ｄ−Ｄを捨てる回路であり、回路４で得られた減算
結果から初期値をＤ−ｄに設定し、以降は１減算おきに
ラッチして取り出すように構成されている。これにより
すべてのサンプルにつきドリフト成分（オフセット成分
を含む）が動的に除去され、高精度のディジタル デー
タがサンプル回路５の出力データ（図３（ｂ）参照）と
して得られることになる。
示す減算結果Ａ−ＢからＤ−ｄのみを選択的に取り出
し、ｄ−Ｄを捨てる回路であり、回路４で得られた減算
結果から初期値をＤ−ｄに設定し、以降は１減算おきに
ラッチして取り出すように構成されている。これにより
すべてのサンプルにつきドリフト成分（オフセット成分
を含む）が動的に除去され、高精度のディジタル デー
タがサンプル回路５の出力データ（図３（ｂ）参照）と
して得られることになる。
【００１８】
【発明の効果】本発明によれば、アナログ−ディジタル
変換におけるドリフト（オフセットを含む）を動的にか
つ高精度に補正することが可能になり、アナログ−ディ
ジタル変換に際し従来の補正法ではドリフト等の重畳に
より不安定であった下位ビットを格段に安定化すること
ができ、従って本発明によって高精度なアナログ−ディ
ジタル コンバータが実現されることになる。
変換におけるドリフト（オフセットを含む）を動的にか
つ高精度に補正することが可能になり、アナログ−ディ
ジタル変換に際し従来の補正法ではドリフト等の重畳に
より不安定であった下位ビットを格段に安定化すること
ができ、従って本発明によって高精度なアナログ−ディ
ジタル コンバータが実現されることになる。
【図１】図１は、本発明に基づいて構成したドリフト
（オフセットを含む）補正機能を有するアナログ−ディ
ジタル コンバータの一例のブロック線図である。
（オフセットを含む）補正機能を有するアナログ−ディ
ジタル コンバータの一例のブロック線図である。
【図２】図２（ａ）〜（ｄ）は、図１に示すアナログ−
ディジタル コンバータにおける各部信号波形およびデ
ィジタル データを示す図である。
ディジタル コンバータにおける各部信号波形およびデ
ィジタル データを示す図である。
【図３】図３（ａ）および（ｂ）は、図１に示すアナロ
グ−ディジタル コンバータにおけるドリフト成分（オ
フセット成分を含む）除去回路およびダウン サンプル
回路の動作をそれぞれ示す図である。
グ−ディジタル コンバータにおけるドリフト成分（オ
フセット成分を含む）除去回路およびダウン サンプル
回路の動作をそれぞれ示す図である。
１ スイッチング回路 ２ サンプル ホールド回路 ３ アナログ−ディジタル コンバータ（Ａ／Ｄ） ４ ドリフト成分除去回路 ５ ダウン サンプル回路 １１ サンプル パルス入力端子 １２，１３ オン・オフ スイッチ（ＳＷ） １４ 反転回路 １５ １サンプル遅延回路 １６ 減算器
Claims (1)
- 【請求項１】 入力アナログ信号を所定サンプリング周
波数の２ｎ倍（ｎは正の整数）のサンプリング周波数で
サンプルし、該得られたサンプル信号について１サンプ
ルおきにサンプル値のレベルを零レベルにし、該１サン
プルおきにサンプル値のレベルを零レベルにしたサンプ
ル信号を前記所定サンプリング周波数の２ｎ倍（ｎは正
の整数）のサンプリング周波数で動作するアナログ−デ
ィジタル コンバータに供給してディジタル データに
変換し、該得られたディジタルデータについて時間的に
隣接する２個のディジタル データのうち前記零レベル
について変換されたディジタル データを他方のディジ
タル データから減算することにより、前記アナログ−
ディジタル コンバータで発生するドリフトを補正する
ようにしたことを特徴とするアナログ−ディジタル コ
ンバータのドリフト補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274693A JPH06237172A (ja) | 1993-02-10 | 1993-02-10 | アナログ−ディジタル コンバータのドリフト補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274693A JPH06237172A (ja) | 1993-02-10 | 1993-02-10 | アナログ−ディジタル コンバータのドリフト補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237172A true JPH06237172A (ja) | 1994-08-23 |
Family
ID=12091266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274693A Pending JPH06237172A (ja) | 1993-02-10 | 1993-02-10 | アナログ−ディジタル コンバータのドリフト補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237172A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4227596A1 (de) * | 1992-08-20 | 1994-02-24 | Francotyp Postalia Gmbh | Thermo-Transfer-Druckeinrichtung |
-
1993
- 1993-02-10 JP JP2274693A patent/JPH06237172A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4227596A1 (de) * | 1992-08-20 | 1994-02-24 | Francotyp Postalia Gmbh | Thermo-Transfer-Druckeinrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006131962A1 (ja) | アナログ／デジタル変換装置およびデジタル／アナログ変換装置 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| EP1269635B1 (en) | A/d converter background calibration | |
| USRE34295E (en) | Signal processing circuit | |
| JPH06237172A (ja) | アナログ−ディジタル コンバータのドリフト補正方法 | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| JP3782911B2 (ja) | Ａｄコンバータ回路 | |
| KR100360632B1 (ko) | 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법 | |
| JPH04312020A (ja) | アナログ・ディジタル変換装置 | |
| JP3356258B2 (ja) | Ａ／ｄ変換誤差補正回路 | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPH04916A (ja) | Ａ／ｄ変換器のオフセットドリフト補正装置 | |
| JP2674332B2 (ja) | 直並列型アナログ／デジタル変換器 | |
| JPS6228892B2 (ja) | ||
| KR960013427B1 (ko) | 디지탈 서보 회로 | |
| JP3750757B2 (ja) | デジタル・アナログ変換方法およびデジタル・アナログ変換器 | |
| JPH05252032A (ja) | Ｄａ変換装置 | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| SU1317689A1 (ru) | Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| JPS5940327B2 (ja) | オフセツト補償方式 | |
| JPS62199121A (ja) | 復号器 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 |