JPH06236919A - Ｃｍｏｓ装置用平坦化分離方法 - Google Patents

Ｃｍｏｓ装置用平坦化分離方法

Info

Publication number
JPH06236919A
JPH06236919A JP4294061A JP29406192A JPH06236919A JP H06236919 A JPH06236919 A JP H06236919A JP 4294061 A JP4294061 A JP 4294061A JP 29406192 A JP29406192 A JP 29406192A JP H06236919 A JPH06236919 A JP H06236919A
Authority
JP
Japan
Prior art keywords
layer
substrate
oxide
cavity
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4294061A
Other languages
English (en)
Inventor
Girish A Dixit
エイ． ディクシット ギリッシュ
Fusen E Chen
イー． チェン フーセン
Robert O Miller
オー． ミラー ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH06236919A publication Critical patent/JPH06236919A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】ＬＳＩの集積密度を高めるために、バードビー
クを作らずに基板内に深く延在するフィールド酸化物領
域を形成し、さらに表面を平坦化する技術を提供する。 【構成】基板１０上及び内に集積回路を形成し、次いで
エッチングにより基板１０内に深いキャビティを形成す
る。つぎにラッチアップ防止のためチャンネルストップ
２０を注入乃至拡散で形成後、酸化物層１８を成長させ
る。さらに平坦化物質層２２を付着形成する。次いで異
方性エッチングで基板内の活性区域を一部露出させる。
次に適合層２４を付着形成し、さらに第二の平坦化物質
層２６を形成する。適合層２４はアンドープのポリＳｉ
から構成可能である。また第二平坦化層２６は、再流動
可能乃至はスピンオンガラスから構成可能である。次い
で異方性エッチングにより基板内の活性区域を露出させ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、半導体基板内に
フィールド酸化物領域を製造する方法及びその結果製造
される構成体に関するものである。
【０００２】
【従来の技術】集積回路の集積度が増加すると、装置の
信頼性及び適切な動作を維持しながら集積回路内のコン
ポーネントをどの様にして小型化するかという問題が発
生してきた。１個の集積回路上に多様なコンポーネント
を構成する場合、基板内の活性区域を分離することが必
要である。活性区域を分離するための一般的な方法は、
フィールド酸化物領域を形成することによるものであ
る。このプロセスにおいては、二酸化シリコン領域が基
板上に選択的に形成される。これは、典型的には、シリ
コン局所酸化乃至はＬＯＣＯＳとして当該技術分野にお
いて公知な技術である。
【０００３】しかしながら、フィールド酸化物領域を形
成する従来のプロセスの場合に幾つかの問題が発生し
た。第一に、ＬＯＣＯＳは、二酸化シリコンの横方向拡
散により発生されるバードビークを発生する。この横方
向拡散は、基板内の活性区域の寸法を減少させるという
好ましくない効果を有している。
【０００４】別の問題はラッチアップとして知られる問
題である。ラッチアップは、何れかのＣＭＯＳ装置の内
在するコンポーネントである寄生装置により発生する。
これらの寄生コンポーネントは、ＣＭＯＳ装置を構成す
る種々の物理的領域によって形成される。
【０００５】当業者にとって理解される如く、ラッチア
ップの蓋然性を低下させるために使用される一つの技術
はチャンネルストップ領域を形成するものである。別の
可能な解決方法は、より深く基板内に延在するフィール
ド酸化物領域を形成することである。このことは、寄生
コンポーネントのスレッシュホールド電圧を増加させる
効果を有している。しかしながら、基板内に一層深く延
在するフィールド酸化物領域を形成する場合には、結果
的に得られる構成体は一層非平坦状のものとなる。この
好ましくない効果は、後の処理ステップをより困難なも
のとする。
【０００６】
【発明が解決しようとする課題】従って、基板と一層平
坦状であり且つ基板内に一層深く延在すると共に、形成
された場合に、バードビークを有することがないか又は
ほとんど有することがないフィールド酸化物領域を製造
する技術を提供することが所望されている。
【０００７】本発明の目的とするところは、半導体基板
内に深く延在するフィールド酸化物領域を製造する方法
を提供することである。本発明の別の目的とするところ
は、半導体基板の上表面と一層平坦状であるフィールド
酸化物領域を製造する方法を提供することである。本発
明の更に別の目的とするところは、標準的な処理の流れ
と適合性があり且つ典型的な集積回路を製造する場合に
付加される複雑性が最小であるこの様な方法及び構成体
を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、フィー
ルド酸化物領域の製造方法が、半導体基板内にキャビテ
ィ即ち空洞を形成することを包含している。次いで、基
板上に熱酸化物層を成長させる。平坦化用物質層を本装
置上に付着形成し、該キャビティを充填する。この平坦
化層をエッチバックして該キャビティの一部を露出させ
る。ドープしていない酸化物からなる適合層又は酸化物
へ変換される多結晶シリコン層を本装置上に付着形成
し、次いで第二の平坦化用物質層を形成する。この平坦
化物質層及び適合層をエッチバックして基板内の活性区
域を露出させる。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術に関連して実施することが可能
なものであり、本発明を理解する上で必要と思われる処
理ステップについて重点的に説明する。尚、添付の図面
は、製造過程における集積回路の一部の概略断面図を示
しており、それらの断面図は縮尺通りに描いたものでは
なく、本発明の重要な特徴をよりよく理解することを可
能とするために適宜拡縮して示してある。
【００１０】図１を参照すると、基板１０上及び内に集
積回路を形成する。マスキング層１２を基板１０の表面
上に付着形成し且つパターン形成する。次いで、エッチ
ングにより基板１０内にキャビティ（空洞）１４，１６
を形成する。キャビティ１４，１６を形成するための好
適な方法は、基板１０の露出区域上に異方性エッチング
を行なうことである。しかしながら、これらのキャビテ
ィ１４，１６は、基板１０を等方的にエッチングするこ
とによって形成することも可能である。
【００１１】図２は、マスキング層１２を除去し、且つ
酸化物層１８を本装置上に成長させた後の集積回路を示
している。当業者にとって理解される如く、酸化物層１
８を本装置上に成長させる前に、チャンネルストップ注
入乃至は拡散２０を形成することが可能である。チャン
ネルストップ２０を形成する目的は、本装置内の寄生コ
ンポーネントをターンオンすることにより発生されるラ
ッチアップを防止するためである。
【００１２】図３を参照すると、本装置上に平坦化物質
層２２を付着形成する。この平坦化物質層は、平坦化さ
せることが可能であり且つ以下に説明する如き使用状態
と一貫性を有する物理的特性を有する任意の物質から形
成することが可能である。例えば、この平坦化物質とし
て再流動可能乃至はスピンオンガラスを使用することが
可能である。次いで、本装置上において異方性エッチン
グを行ない、基板内の活性区域を露出させる。この場合
のエッチャントは、酸化物１８と平坦化物質２２とがほ
ぼ同一のレートでエッチングするように、平坦化物質と
マッチングさせるべきである。層２２の上表面が、図示
した如く、実際に実質的に平坦状である場合には、所望
により、等方性エッチバックを実施することも可能であ
る。
【００１３】図４は、平坦化物質層２２及び酸化物層１
８をエッチバックした後の本装置を示している。理解さ
れる如く、平坦化物質２２は、キャビティの一部を露出
させるように除去されている。
【００１４】図５を参照すると、次いで、本装置上に適
合層２４を付着形成し、次いで第二の平坦化物質層２６
を形成する。この適合層２４は、ドープしていない酸化
物か又は酸化物へ変換される多結晶シリコンから構成す
ることが可能である。この第二層２６は、再流動可能乃
至はスピンオンガラスから構成することが可能である。
しかしながら、第一適合層２４及び第二平坦化物質層２
６に対する物質の選択は、第二層２６の上表面が平坦状
であり、且つ第二層２６及び第一適合層２４が単一のエ
ッチャントを使用して同一のレートでエッチングするこ
とが可能である限り、特に臨界的なものではない。次い
で、本装置上において異方性エッチングを実施し、基板
内の活性区域を露出させる。
【００１５】図６は、フィールド酸化物領域の形成を完
了した後の本装置の状態を示している。本集積回路は、
当該技術分野において公知の技術を使用してさらなる処
理を行なう準備がなされている。
【００１６】上述したプロセスに対する変形例を図７に
示してある。本装置上に第一適合層２８を付着形成し、
次いで平坦化物質層３０を形成する。第一適合層２８
は、酸化物へ変換される多結晶シリコン又はドープして
いない付着形成された酸化物からなる層とすることが可
能である。第二の平坦化物質層３０は、再流動可能乃至
はスピンオンガラスから構成することが可能である。し
かしながら、適合層２８及び第二層３０に対する物質の
選択は、第二層３０の上表面が平坦状であり、且つ第二
層３０、第一適合層２８及び酸化物層１８が単一のエッ
チャントを使用して同一のレートでエッチングすること
が可能である限り、特に臨界的なものではない。図８
は、酸化物領域の形成を完了した後の本装置の状態を示
している。この段階において、本集積回路は、当該技術
分野において公知の技術を使用してさらなる処理を行な
う準備がなされている。
【００１７】好適実施例の一つの形態として、処理の流
れを例示するために以下の寸法を使用することが可能で
ある。基板１０内のキャビティ１４，１６は、約２００
０乃至８０００Åの間の深さに形成することが可能であ
る。酸化物層１８は、１０００乃至３０００Åの厚さへ
成長させることが可能である。第一平坦化層２２は、３
０００Å以上の厚さとすることが可能である。適合層２
４は約１０００Åの厚さとすることが可能である。最後
に、第二平坦化物質層２６は約１０００Åの厚さとする
ことが可能である。
【００１８】当業者により理解される如く、上述した技
術は、半導体基板の上表面と平坦状であり且つバードビ
ークを有することがないかほとんど有することのないフ
ィールド酸化物領域を形成することが可能である。この
ことは、チップ面積全体に対する有用な活性区域の比率
を最大とさせ、且つフィールド酸化物のステップカバレ
ッジ（段差被覆）問題を取除いている。更に、このフィ
ールド酸化物は、基板内に一層深く延在することが可能
である。このことは、集積回路内の寄生コンポーネント
のフィールドスレッシュホールド電圧を増加させるとい
う利点を提供している。
【００１９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図２】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図３】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図４】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図５】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図６】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図７】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【図８】 本発明に基づいて集積回路用のフィールド酸
化物領域を製造する好適な方法における１段階において
の状態を示した概略断面図。
【符号の説明】
１０ 基板 １２ マスキング層 １４，１６ キャビティ １８ 酸化物層 ２０ チャンネルストップ注入又は拡散 ２２ 平坦化物質層 ２４ 適合層 ２６ 第二平坦化物質層
フロントページの続き (72)発明者 ギリッシュ エイ． ディクシット アメリカ合衆国， テキサス 75287， ダラス， ミッドウエイ ロード 18175, ナンバー 159 (72)発明者 フーセン イー． チェン アメリカ合衆国， カリフォルニア 95035， サン ノゼ， エラン ビレッ ジ ドライブ 370， ナンバー 116 (72)発明者 ロバート オー． ミラー アメリカ合衆国， テキサス 75056， ザ コロニー， バーデン ストリート 5523

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 分離領域の製造方法において、酸化物が
    形成される箇所の半導体基板にキャビティを形成し、前
    記基板上に酸化物層を形成し、本装置上及び前記キャビ
    ティ内に延在して第一平坦化層を付着形成し、前記第一
    平坦化層及び酸化物層の一部を除去して前記キャビティ
    と前記キャビティの一部との間の基板の一部を露出さ
    せ、本装置上及び前記キャビティ内に延在して第二平坦
    化層を付着形成し、前記第二平坦化層の一部を除去して
    前記キャビティ間の基板の一部を露出させる、上記各ス
    テップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記半導体基板にキ
    ャビティを形成するステップが、前記基板上にマスキン
    グ層を付着形成すると共にパターン形成して開口を画定
    し、前記開口内に露出された前記基板の一部を除去し、
    前記マスキング層を除去する、上記各ステップを有する
    ことを特徴とする方法。
  3. 【請求項３】 請求項２において、前記基板の一部を除
    去するステップが、前記基板を異方性エッチングするこ
    とを特徴とする方法。
  4. 【請求項４】 請求項２において、前記マスキング層が
    ホトレジストマスクを有することを特徴とする方法。
  5. 【請求項５】 請求項１において、前記酸化物層を形成
    するステップが前記酸化物を熱成長させることを特徴と
    する方法。
  6. 【請求項６】 請求項１において、前記第一平坦化層が
    熱酸化物以外の物質を有することを特徴とする方法。
  7. 【請求項７】 請求項６において、前記第一平坦化層が
    再流動可能乃至はスピンオンガラスを有することを特徴
    とする方法。
  8. 【請求項８】 請求項１において、前記第二平坦化層が
    熱酸化物以外の物質を有することを特徴とする方法。
  9. 【請求項９】 請求項８において、前記第二平坦化層
    が、第一適合層及び平坦化可能な第二層を有する多層構
    成であることを特徴とする方法。
  10. 【請求項１０】 請求項９において、前記第一適合層
    が、ドープしていない付着形成した酸化物又は酸化物へ
    変換した多結晶シリコンを有することを特徴とする方
    法。
  11. 【請求項１１】 請求項９において、前記第二層が再流
    動可能乃至はスピンオンガラスを有することを特徴とす
    る方法。
  12. 【請求項１２】 請求項１において、前記第一及び第二
    平坦化層の一部を除去するステップが、前記層を異方性
    エッチングすることを特徴とする方法。
  13. 【請求項１３】 請求項１において、前記酸化物層を成
    長させる前に形成したキャビティの下側にチャンネルス
    トップ領域が存在することを特徴とする方法。
  14. 【請求項１４】 請求項１３において、前記チャンネル
    ストップ領域を形成するステップが、前記基板の領域内
    にドーパントを注入することを特徴とする方法。
  15. 【請求項１５】 分離領域の製造方法において、半導体
    基板上にマスキング層を付着形成すると共にパターン形
    成してその中に開口を画定し、前記開口内に露出された
    前記基板の一部を除去して前記基板内にキャビティを画
    定し、前記マスキング層を除去し、前記基板上に酸化物
    層を形成し、本装置上及び前記キャビティ内に延在して
    第一平坦化層を付着形成し、前記第一平坦化層及び酸化
    物層をエッチバックして前記キャビティ及び前記キャビ
    ティの一部の間の前記基板の一部を露出させ、本装置上
    及び前記キャビティ内に延在して適合層を付着形成し、
    本装置上に第一平坦化層を付着形成し、前記第二平坦化
    層及び適合層をエッチバックして前記キャビティ間の前
    記基板の一部を露出させる、上記各ステップを有するこ
    とを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記マスキング
    層がホトレジストマスクを有することを特徴とする方
    法。
  17. 【請求項１７】 請求項１５において、前記基板の一部
    を除去するステップが前記基板を異方性エッチングする
    ことを特徴とする方法。
  18. 【請求項１８】 請求項１５において、前記酸化物層を
    形成するステップが前記酸化物を熱成長させることを特
    徴とする方法。
  19. 【請求項１９】 請求項１５において、前記第一平坦化
    層が熱酸化物以外の物質を有することを特徴とする方
    法。
  20. 【請求項２０】 請求項１９において、前記第一平坦化
    層が再流動可能乃至はスピンオンガラスを有することを
    特徴とする方法。
  21. 【請求項２１】 請求項１５において、前記第一平坦化
    層が、第一適合層及び平坦化可能な第二層を有する多層
    構成であることを特徴とする方法。
  22. 【請求項２２】 請求項２１において、前記第一適合層
    がドープしていない酸化物又は酸化物に変換した多結晶
    シリコンを有することを特徴とする方法。
  23. 【請求項２３】 請求項２１において、前記第二層が再
    流動可能乃至はスピンオンガラスを有することを特徴と
    する方法。
  24. 【請求項２４】 請求項１５において、前記適合層がド
    ープしていない酸化物又は酸化物に変換した多結晶シリ
    コンを有することを特徴とする方法。
  25. 【請求項２５】 請求項１５において、前記第二平坦化
    層が熱酸化物以外の物質を有することを特徴とする方
    法。
  26. 【請求項２６】 請求項２５において、前記第二平坦化
    層が再流動可能乃至はスピンオンガラスを有することを
    特徴とする方法。
  27. 【請求項２７】 請求項１５において、前記第一及び第
    二平坦化層の一部を除去するステップが、前記層を異方
    性エッチングすることを特徴とする方法。
  28. 【請求項２８】 請求項１５において、前記酸化物層を
    成長する前に、前記キャビティの下側で前記基板内にチ
    ャンネルストップ領域を形成することを特徴とする方
    法。
  29. 【請求項２９】 請求項２８において、前記チャンネル
    ストップ領域を形成するステップが、前記基板の領域内
    にドーパントを注入することを特徴とする方法。
  30. 【請求項３０】 集積回路用の構成体において、半導体
    基板が設けられており、前記基板と実質的に同一面状の
    上表面を有しており且つ熱酸化物層と、熱酸化物以外の
    第一物質と、分離領域の上表面に存在する熱酸化物以外
    の第二物質とを有する分離領域が設けられていることを
    特徴とする構成体。
  31. 【請求項３１】 請求項３０において、前記熱酸化物が
    前記基板の上表面に対して実質的に垂直であることを特
    徴とする構成体。
  32. 【請求項３２】 請求項３０において、前記分離領域
    が、半導体基板内にキャビティを形成し、前記基板上に
    酸化物層を形成し、本装置上に第一物質を付着形成し、
    前記酸化物及び物質をエッチバックして前記キャビティ
    と前記キャビティの一部との間の前記基板の一部を露出
    させ、本装置上に第二物質を付着形成し、前記第二物質
    をエッチバックして前記キャビティ間の前記基板の一部
    を露出させる、上記各ステップにより形成される形態を
    有することを特徴とする構成体。
JP4294061A 1991-10-31 1992-11-02 Ｃｍｏｓ装置用平坦化分離方法 Pending JPH06236919A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US785774 1991-10-31
US07/785,774 US5244827A (en) 1991-10-31 1991-10-31 Method for planarized isolation for cmos devices

Publications (1)

Publication Number Publication Date
JPH06236919A true JPH06236919A (ja) 1994-08-23

Family

ID=25136588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4294061A Pending JPH06236919A (ja) 1991-10-31 1992-11-02 Ｃｍｏｓ装置用平坦化分離方法

Country Status (4)

Country Link
US (2) US5244827A (ja)
EP (1) EP0540277B1 (ja)
JP (1) JPH06236919A (ja)
DE (1) DE69232041T2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354706A (en) * 1993-03-02 1994-10-11 Lsi Logic Corporation Formation of uniform dimension conductive lines on a semiconductor wafer
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
JP3022744B2 (ja) * 1995-02-21 2000-03-21 日本電気株式会社 半導体装置及びその製造方法
FR2734402B1 (fr) * 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
US5677230A (en) * 1995-12-01 1997-10-14 Motorola Method of making wide bandgap semiconductor devices
FR2746544B1 (fr) * 1996-03-20 1998-05-15 Commissariat Energie Atomique Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
JP3058112B2 (ja) * 1997-02-27 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6114219A (en) * 1997-09-15 2000-09-05 Advanced Micro Devices, Inc. Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material
US6022788A (en) * 1997-12-23 2000-02-08 Stmicroelectronics, Inc. Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby
US6020621A (en) * 1998-01-28 2000-02-01 Texas Instruments - Acer Incorporated Stress-free shallow trench isolation
JPH11284060A (ja) 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置及びその製造方法
US6117748A (en) * 1998-04-15 2000-09-12 Worldwide Semiconductor Manufacturing Corporation Dishing free process for shallow trench isolation
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
TW471115B (en) * 1998-09-04 2002-01-01 Mosel Vitelic Inc Method for forming trench isolation in integrated circuit
US6080638A (en) * 1999-02-05 2000-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of thin spacer at corner of shallow trench isolation (STI)
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
US20020072237A1 (en) * 1999-12-22 2002-06-13 Bowles Christopher Mark Method for unpatterned resist etch back of shallow trench isolation refill insulator
US6602759B2 (en) 2000-12-07 2003-08-05 International Business Machines Corporation Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
US7267037B2 (en) 2001-05-05 2007-09-11 David Walter Smith Bidirectional singulation saw and method
GB0312796D0 (en) * 2003-06-04 2003-07-09 Trikon Technologies Ltd Trench filling methods
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
DE102004004942A1 (de) * 2004-01-31 2005-08-18 X-Fab Semiconductor Foundries Ag Passivierung isolierender Trenngräben von integrierten Schaltungen
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631898B2 (ja) * 1974-01-11 1981-07-24
JPS54101289A (en) * 1978-01-27 1979-08-09 Hitachi Ltd Semiconductor device
EP0048175B1 (en) * 1980-09-17 1986-04-23 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
JPS58140137A (ja) * 1982-02-16 1983-08-19 Nec Corp 半導体装置
JPS5943546A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置およびその製法
JPS60113455A (ja) * 1983-11-24 1985-06-19 Hitachi Ltd 半導体集積回路装置
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPS6240741A (ja) * 1985-08-16 1987-02-21 Nec Corp 半導体装置
US4903107A (en) * 1986-12-29 1990-02-20 General Electric Company Buried oxide field isolation structure with composite dielectric
GB2207281B (en) * 1987-07-24 1992-02-05 Plessey Co Plc A method of providing refilled trenches
JPH0797627B2 (ja) * 1987-12-21 1995-10-18 株式会社日立製作所 半導体装置
JPH023630A (ja) * 1988-06-21 1990-01-09 Daicel Chem Ind Ltd ２，６‐ジエチル‐４‐ヨードアニリン及びその製造法
JPH0262061A (ja) * 1988-08-26 1990-03-01 Nec Corp トレンチ絶縁式半導体装置
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
JP2870054B2 (ja) * 1989-10-25 1999-03-10 ソニー株式会社 半導体装置の製造方法
JPH03229443A (ja) * 1990-02-05 1991-10-11 Nec Corp 半導体装置
JP2669153B2 (ja) * 1990-12-19 1997-10-27 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0540277A3 (en) 1994-08-17
US5440166A (en) 1995-08-08
EP0540277A2 (en) 1993-05-05
DE69232041D1 (de) 2001-10-11
US5244827A (en) 1993-09-14
DE69232041T2 (de) 2002-04-18
EP0540277B1 (en) 2001-09-05

Similar Documents

Publication Publication Date Title
JPH06236919A (ja) Ｃｍｏｓ装置用平坦化分離方法
US5956598A (en) Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit
US5112772A (en) Method of fabricating a trench structure
JPH07326664A (ja) ウエハの誘電体分離溝の充填方法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
KR100276680B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US5192706A (en) Method for semiconductor isolation
JPH1131743A (ja) 半導体装置及びその製造方法
JP2000323563A (ja) 半導体装置の製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6239001B1 (en) Method for making a semiconductor device
JP2812013B2 (ja) 半導体装置の製造方法
JPH09289245A (ja) 半導体装置の製造方法
JPH07235594A (ja) 半導体装置の製造方法
JP3257497B2 (ja) バイポーラ型半導体装置の製造方法
JP2770808B2 (ja) 半導体基板及びその製造方法
JPH05218013A (ja) Ｃｍｏｓ装置用サブミクロン分離方法
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
KR100204418B1 (ko) 반도체 소자 분리방법
KR20020083766A (ko) 반도체소자의 소자분리막 형성방법 및 그 구조
KR100567026B1 (ko) 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법
KR20000013286A (ko) 반도체 장치의 소자분리막 제조방법
KR100826790B1 (ko) 반도체 소자의 트렌치 제조 방법
KR100508537B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법