JPH06232312A - 半導体素子の外装方法 - Google Patents
半導体素子の外装方法Info
- Publication number
- JPH06232312A JPH06232312A JP1298893A JP1298893A JPH06232312A JP H06232312 A JPH06232312 A JP H06232312A JP 1298893 A JP1298893 A JP 1298893A JP 1298893 A JP1298893 A JP 1298893A JP H06232312 A JPH06232312 A JP H06232312A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- lead
- solder
- packaging
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 低温アセンブリ化による品質向上と、外装工
程のインライン化による量産性に富んだ工程を確立して
安価な製品を安定して供給する点。 【構成】 アウタ−リ−ドに形成する酸化膜２２を部分
的に除去して新生面を露出後、金属箔２３を圧延工程に
より圧着して外装工程とする。ただし封止樹脂と金属箔
間に酸化膜を残して、後の半田付け工程における半田ブ
リッジなどの発生を防止する。更に低温において外装工
程を行うことによりインライン化を可能にすると共に品
質向上を図った。
程のインライン化による量産性に富んだ工程を確立して
安価な製品を安定して供給する点。 【構成】 アウタ−リ−ドに形成する酸化膜２２を部分
的に除去して新生面を露出後、金属箔２３を圧延工程に
より圧着して外装工程とする。ただし封止樹脂と金属箔
間に酸化膜を残して、後の半田付け工程における半田ブ
リッジなどの発生を防止する。更に低温において外装工
程を行うことによりインライン化を可能にすると共に品
質向上を図った。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の外装に係
わり、特に低温化とインライン化に好適する。
わり、特に低温化とインライン化に好適する。
【０００２】
【従来の技術】半導体素子の外装方法には、半田浸漬法
と電気メッキ法が主であり、図１により半田浸漬法を説
明する。半導体素子の組立工程には、いわゆるタブ方式
の外にリ−ドフレ−ムを利用する方法もまだ多用されて
おり、機種によって複数種の型から選定される。
と電気メッキ法が主であり、図１により半田浸漬法を説
明する。半導体素子の組立工程には、いわゆるタブ方式
の外にリ−ドフレ−ムを利用する方法もまだ多用されて
おり、機種によって複数種の型から選定される。
【０００３】鉄系や銅系の材質から構成するリ−ドフレ
−ム１に半導体素子２を銀ペ−ストなどでマウント後、
半導体素子２に設ける電極３と、リ−ドフレ−ム１に形
成するインナ−リ−ド（図示せず以下リ−ドと略する）
間に金属細線４をボンディング法により圧着して電気的
に接続後、いわゆるトランスファモ−ルド(TransferMol
d以下モ−ルド法と記載する) 法により樹脂５を封止す
る。これらの工程毎に１５０℃〜３００℃程度の熱履歴
を受けているために、リ−ドフレ−ム１の表面は酸化膜
２２に覆われる。なお、封止樹脂５外にするリ−ドの名
称はアウタ−リ−ドに変る。
−ム１に半導体素子２を銀ペ−ストなどでマウント後、
半導体素子２に設ける電極３と、リ−ドフレ−ム１に形
成するインナ−リ−ド（図示せず以下リ−ドと略する）
間に金属細線４をボンディング法により圧着して電気的
に接続後、いわゆるトランスファモ−ルド(TransferMol
d以下モ−ルド法と記載する) 法により樹脂５を封止す
る。これらの工程毎に１５０℃〜３００℃程度の熱履歴
を受けているために、リ−ドフレ−ム１の表面は酸化膜
２２に覆われる。なお、封止樹脂５外にするリ−ドの名
称はアウタ−リ−ドに変る。
【０００４】一方半田浸漬法により保護膜をアウタ−リ
−ド６に被覆するに当っては、図２に示すように前記酸
化膜２２をフラックス７により除去して、アウタ−リ−
ド６表面を活性化してから、図３に明らかにするように
２３０℃〜２６０℃に維持した溶融半田槽８にアウタ−
リ−ド６を浸漬する。次いでフラックス残渣を除去する
ために洗浄工程を行って完了する。この結果アウタ−リ
−ド６には金属被膜１３が被覆する。
−ド６に被覆するに当っては、図２に示すように前記酸
化膜２２をフラックス７により除去して、アウタ−リ−
ド６表面を活性化してから、図３に明らかにするように
２３０℃〜２６０℃に維持した溶融半田槽８にアウタ−
リ−ド６を浸漬する。次いでフラックス残渣を除去する
ために洗浄工程を行って完了する。この結果アウタ−リ
−ド６には金属被膜１３が被覆する。
【０００５】次ぎに電気メッキ法による例を図４により
説明するが、前記のマウント工程及び樹脂封止工程まで
は全く同じなので装置の説明に止める。即ち図面に示す
ように被メッキ対象物である樹脂封止型半導体装置９を
メッキ槽１０に入れ、アウタ−リ−ド６とメッキ容器１
０を電源１１に夫々接続して、所定の厚さのメッキ層を
被覆する。このメッキ工程に先立ってリ−ドフレ−ム１
に形成する酸化膜２２を除去してから、メッキ液１２に
浸漬、通電して表面に半田などの金属被膜１３を被覆す
る。この方法では、１回の処理数や処理時間が半田浸漬
法に比べて劣り、大幅なコストアップになる。
説明するが、前記のマウント工程及び樹脂封止工程まで
は全く同じなので装置の説明に止める。即ち図面に示す
ように被メッキ対象物である樹脂封止型半導体装置９を
メッキ槽１０に入れ、アウタ−リ−ド６とメッキ容器１
０を電源１１に夫々接続して、所定の厚さのメッキ層を
被覆する。このメッキ工程に先立ってリ−ドフレ−ム１
に形成する酸化膜２２を除去してから、メッキ液１２に
浸漬、通電して表面に半田などの金属被膜１３を被覆す
る。この方法では、１回の処理数や処理時間が半田浸漬
法に比べて劣り、大幅なコストアップになる。
【０００６】
【発明が解決しようとする課題】半田浸漬法は、低コス
トで外装が可能になる利点があるが、前処理におけるフ
ラックスならびに半田槽に浸漬する際に高温にさらされ
るために、半導体素子の信頼性に問題が生じる。即ち、
前者にあっては、酸化膜除去能力を向上するべく、塩素
などのハロゲン元素がフラックス中に含まれているの
で、これが半導体素子に到達すると配線であるＡｌまた
はＡｌ合金にコロ−ジョン(Corrosion) が発生する。
トで外装が可能になる利点があるが、前処理におけるフ
ラックスならびに半田槽に浸漬する際に高温にさらされ
るために、半導体素子の信頼性に問題が生じる。即ち、
前者にあっては、酸化膜除去能力を向上するべく、塩素
などのハロゲン元素がフラックス中に含まれているの
で、これが半導体素子に到達すると配線であるＡｌまた
はＡｌ合金にコロ−ジョン(Corrosion) が発生する。
【０００７】更に２３０℃〜２６０℃に維持する溶融半
田槽に浸漬するために、封止樹脂とリ−ドフレ−ムの熱
膨脹率の相違により両者間の密着性が低下する。しかも
半導体素子を高密度に実装するのには、半導体素子外形
の小形化ならびにインナ−リ−ドピッチが狭くなってい
る。従って半田槽浸漬時の温度条件に対して製品マ−ジ
ンが小さくなり、透明樹脂を使用する光半導体素子にあ
っては更に顕著になる。
田槽に浸漬するために、封止樹脂とリ−ドフレ−ムの熱
膨脹率の相違により両者間の密着性が低下する。しかも
半導体素子を高密度に実装するのには、半導体素子外形
の小形化ならびにインナ−リ−ドピッチが狭くなってい
る。従って半田槽浸漬時の温度条件に対して製品マ−ジ
ンが小さくなり、透明樹脂を使用する光半導体素子にあ
っては更に顕著になる。
【０００８】また、半田コブなどによる外観不良のた
め、Ｏn Ｍ／Ｃ化が不可能になる。
め、Ｏn Ｍ／Ｃ化が不可能になる。
【０００９】このように半田浸漬法は、低コストである
ものの、品質上問題があるのに対して、電気メッキ法は
低温処理法であるので品質的に有利であるが経済的に問
題がある。
ものの、品質上問題があるのに対して、電気メッキ法は
低温処理法であるので品質的に有利であるが経済的に問
題がある。
【００１０】本発明はこのような事情により成されたも
ので、特に低温アセンブリ(Assembly)化による品質向上
と、外装工程のインライン化により量産性に富んだ工程
を確立して、安価な製品を安定して供給可能にすること
を目的とする。
ので、特に低温アセンブリ(Assembly)化による品質向上
と、外装工程のインライン化により量産性に富んだ工程
を確立して、安価な製品を安定して供給可能にすること
を目的とする。
【００１１】
【課題を解決するための手段】樹脂外に導出する金属製
リ−ドの特定部分の酸化膜を除去する工程と，この金属
製リ−ドの特定部分を金属箔で挟む工程と，この金属箔
を圧着する工程とに本発明に係わる半導体素子の外装方
法の特徴がある。
リ−ドの特定部分の酸化膜を除去する工程と，この金属
製リ−ドの特定部分を金属箔で挟む工程と，この金属箔
を圧着する工程とに本発明に係わる半導体素子の外装方
法の特徴がある。
【００１２】
【作用】本発明にあっては、金属製リ−ドの特定部分の
酸化膜を除去後、この特定部分を金属箔で挟みこの金属
箔を圧着することにより酸化膜が生じるため、プリント
基板などに取付ける際に半田などの付着を防止する。こ
の結果、室温などの低温で従来技術と同等の効果が得ら
れる。また前記金属製リ−ドを耐蝕性金属で構成し、前
記金属箔を半田濡れ性の良好な半田、錫及び銀で構成す
る。
酸化膜を除去後、この特定部分を金属箔で挟みこの金属
箔を圧着することにより酸化膜が生じるため、プリント
基板などに取付ける際に半田などの付着を防止する。こ
の結果、室温などの低温で従来技術と同等の効果が得ら
れる。また前記金属製リ−ドを耐蝕性金属で構成し、前
記金属箔を半田濡れ性の良好な半田、錫及び銀で構成す
る。
【００１３】
【実施例】本発明に係わる実施例を図５乃至図７を参照
して説明する。図５には本発明方法の工程であるマウン
ト工程からモ−ルド工程後の樹脂封止型半導体装置の外
観を明らかにした。
して説明する。図５には本発明方法の工程であるマウン
ト工程からモ−ルド工程後の樹脂封止型半導体装置の外
観を明らかにした。
【００１４】ところで半導体素子の組立工程には、リ−
ドフレ−ムを利用する方法もまだ多用されており、半導
体装置の機種によって選定するリ−ドフレ−ムには、鉄
系や銅系の材料で構成し、そこに設けるベッド部に半導
体素子を銀ペ−ストなどでマウント後、半導体素子に設
ける電極と、リ−ドフレ−ムに形成するリ−ド間に金属
細線をボンディング法により圧着して電気的に接続後、
モ−ルド法により樹脂を封止する。しかし半導体素子は
各工程毎に１５０℃〜３００℃程度の熱負荷を受けるた
めに、図５に示すように封止樹脂２０外に導出するアウ
タ−リ−ド２１表面は、酸化膜２２で覆われる。
ドフレ−ムを利用する方法もまだ多用されており、半導
体装置の機種によって選定するリ−ドフレ−ムには、鉄
系や銅系の材料で構成し、そこに設けるベッド部に半導
体素子を銀ペ−ストなどでマウント後、半導体素子に設
ける電極と、リ−ドフレ−ムに形成するリ−ド間に金属
細線をボンディング法により圧着して電気的に接続後、
モ−ルド法により樹脂を封止する。しかし半導体素子は
各工程毎に１５０℃〜３００℃程度の熱負荷を受けるた
めに、図５に示すように封止樹脂２０外に導出するアウ
タ−リ−ド２１表面は、酸化膜２２で覆われる。
【００１５】アウタ−リ−ド２１即ちリ−ドフレ−ム
は、銅、銅合金、鉄、鉄合金例えば４２アロイ更にクラ
ッド材などの耐腐食性の良い材料で構成する。
は、銅、銅合金、鉄、鉄合金例えば４２アロイ更にクラ
ッド材などの耐腐食性の良い材料で構成する。
【００１６】次ぎに金属箔２３を取付けるアウタ−リ−
ド２１は、その中間部分を覆う酸化膜２２を例えばワイ
ヤ−ブラシによるブラッシング(Brushing)工程により除
去して新生面を露出して、図６の断面形状とする。
ド２１は、その中間部分を覆う酸化膜２２を例えばワイ
ヤ−ブラシによるブラッシング(Brushing)工程により除
去して新生面を露出して、図６の断面形状とする。
【００１７】次ぎに金属箔２３表面も同様なブラッシン
グ工程によって新生面を露出後、両新生面を密着後、ロ
−ラなどにより圧延することにより圧接して両者を一体
にする。この結果第７図に示す断面形状のアウタ−リ−
ド２１を備えた樹脂封止型半導体装置が得られる。この
工程に図６に明らかなように封止樹脂２０と金属箔２３
間の僅かな距離に酸化膜２２が残った形状になる。この
工程によりアウタ−リ−ド２１の外装工程を終了して、
従来技術のように半田浸漬工程やメッキ工程をなくして
歩留まりを向上するものである。
グ工程によって新生面を露出後、両新生面を密着後、ロ
−ラなどにより圧延することにより圧接して両者を一体
にする。この結果第７図に示す断面形状のアウタ−リ−
ド２１を備えた樹脂封止型半導体装置が得られる。この
工程に図６に明らかなように封止樹脂２０と金属箔２３
間の僅かな距離に酸化膜２２が残った形状になる。この
工程によりアウタ−リ−ド２１の外装工程を終了して、
従来技術のように半田浸漬工程やメッキ工程をなくして
歩留まりを向上するものである。
【００１８】金属箔２３の材質は、いわゆる６３半田
（錫６３％Ｂａｌ鉛融点１８３℃）、銀さらに６３半田
に不純物としてビスマス、カドミウムやインジウムを添
加したものなどが適用可能である。
（錫６３％Ｂａｌ鉛融点１８３℃）、銀さらに６３半田
に不純物としてビスマス、カドミウムやインジウムを添
加したものなどが適用可能である。
【００１９】
【発明の効果】従来の技術では、アウタ−リ−ドに付着
した酸化膜の除去にハロゲン元素を含むフラックスを使
用したのに対して、本願ではその必要がないばかりか外
装工程は、半田浸漬工程のような熱工程が除外できる。
更にメッキ工程におけるメッキ液が半導体装置に浸漬す
る弊害もないので、半導体素子への不純物の侵入が防止
できる。その上外装工程後の洗浄工程も必要がなくな
り、工程全体が簡素化できる。
した酸化膜の除去にハロゲン元素を含むフラックスを使
用したのに対して、本願ではその必要がないばかりか外
装工程は、半田浸漬工程のような熱工程が除外できる。
更にメッキ工程におけるメッキ液が半導体装置に浸漬す
る弊害もないので、半導体素子への不純物の侵入が防止
できる。その上外装工程後の洗浄工程も必要がなくな
り、工程全体が簡素化できる。
【００２０】しかも本発明方法は室温での作業なので、
半導体素子に対する熱衝撃も大幅に緩和でき、半導体素
子の小形化やリ−ドの狭ピッチ化に対しても有効にな
る。更に半田ブリッジなどに起因する外観不良も対策さ
れることになる。
半導体素子に対する熱衝撃も大幅に緩和でき、半導体素
子の小形化やリ−ドの狭ピッチ化に対しても有効にな
る。更に半田ブリッジなどに起因する外観不良も対策さ
れることになる。
【００２１】従来技術で利用する電気メッキ工程は、い
わゆるオフライン工程であるために、全工程のリ−ドタ
イムの短縮化に対して大きな障害になっていたが、本発
明方法は、リ−ドカット工程またはリ−ドフォ−ミング
工程に組込めば良いので、工程の簡素化や短縮化が図ら
れる。
わゆるオフライン工程であるために、全工程のリ−ドタ
イムの短縮化に対して大きな障害になっていたが、本発
明方法は、リ−ドカット工程またはリ−ドフォ−ミング
工程に組込めば良いので、工程の簡素化や短縮化が図ら
れる。
【００２２】加えて、半導体素子を外部雰囲気から保護
する封止樹脂層と金属箔間のアウタ−リ−ドに酸化膜が
被覆していることにより、ユ−ザが半田付けを行う際封
止樹脂層側に流れることが防げるので、半田ブリッジや
封止樹脂層の口開き部分からの半田やフラックスの侵入
が防止できる。
する封止樹脂層と金属箔間のアウタ−リ−ドに酸化膜が
被覆していることにより、ユ−ザが半田付けを行う際封
止樹脂層側に流れることが防げるので、半田ブリッジや
封止樹脂層の口開き部分からの半田やフラックスの侵入
が防止できる。
【図１】従来の樹脂封止型半導体装置の要部を示す断面
図である。
図である。
【図２】樹脂封止型半導体装置のアウタ−リ−ドをフラ
ックスに浸漬する図である。
ックスに浸漬する図である。
【図３】図２に続いて半田槽に樹脂封止型半導体装置の
アウタ−リ−ドを浸漬する図である。
アウタ−リ−ドを浸漬する図である。
【図４】従来の電気メッキ法を説明する図である。
【図５】本発明方法を実施前の樹脂封止型半導体装置の
アウタ−リ−ドを説明する図である。
アウタ−リ−ドを説明する図である。
【図６】本発明方法の主要工程を説明する図である。
【図７】本発明方法により外装工程を終えた樹脂封止型
半導体装置の要部を示す断面図である。
半導体装置の要部を示す断面図である。
１：リ−ドフレ−ム、 ２：半導体素子、 ３：電極、 ４：金属細線、 ５、２０：封止樹脂、 ６、２１：アウタ−リ−ド、 ７：フラックス、 ８：半田槽、 ９：樹脂封止型半導体装置、 １０：メッキ槽、 １１：電源、 １２：メッキ液、 １３：金属被膜、 ２２：酸化膜， ２３：金属箔。
Claims (1)
- 【請求項１】 樹脂外に導出する金属製リ−ドの特定部
分の酸化膜を除去する工程と，この金属製リ−ドの特定
部分を金属箔で挟む工程と，この金属箔を圧着する工程
とを具備することを特徴とする半導体素子の外装方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298893A JP3215205B2 (ja) | 1993-01-29 | 1993-01-29 | 半導体素子の外装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298893A JP3215205B2 (ja) | 1993-01-29 | 1993-01-29 | 半導体素子の外装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232312A true JPH06232312A (ja) | 1994-08-19 |
| JP3215205B2 JP3215205B2 (ja) | 2001-10-02 |
Family
ID=11820591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298893A Expired - Fee Related JP3215205B2 (ja) | 1993-01-29 | 1993-01-29 | 半導体素子の外装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215205B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019201035A1 (de) * | 2019-01-28 | 2020-07-30 | Robert Bosch Gmbh | Verfahren zur Behandlung metallischer Einlegeteile |
-
1993
- 1993-01-29 JP JP1298893A patent/JP3215205B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3215205B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07169901A (ja) | 集積回路パッケージとリードフレーム | |
| US10985096B2 (en) | Electrical device terminal finishing | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JPS632358A (ja) | リ−ドフレ−ムとそのめっき方法 | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH0445985B2 (ja) | ||
| JPH06232312A (ja) | 半導体素子の外装方法 | |
| JP3566269B2 (ja) | リードフレーム及びその製造方法、及び半導体装置。 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| US5529682A (en) | Method for making semiconductor devices having electroplated leads | |
| JP2000252402A (ja) | 半導体装置、半導体装置の実装方法及び電子装置 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS60100695A (ja) | 樹脂封止半導体装置の製造方法 | |
| KR100769966B1 (ko) | 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 | |
| JP2927196B2 (ja) | チップ型電子部品及びその製造方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH021368B2 (ja) | ||
| JPH11135546A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JPS603144A (ja) | 半導体パツケ−ジのリ−ド処理方法 | |
| JPS6249646A (ja) | リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100727 |
|
| LAPS | Cancellation because of no payment of annual fees |