JPH06230423A - 液晶パネル用薄膜トランジスタ基板 - Google Patents
液晶パネル用薄膜トランジスタ基板Info
- Publication number
- JPH06230423A JPH06230423A JP1602093A JP1602093A JPH06230423A JP H06230423 A JPH06230423 A JP H06230423A JP 1602093 A JP1602093 A JP 1602093A JP 1602093 A JP1602093 A JP 1602093A JP H06230423 A JPH06230423 A JP H06230423A
- Authority
- JP
- Japan
- Prior art keywords
- island
- drain
- wirings
- drain wirings
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】液晶パネル用薄膜トランジスタ基板において、
ドレイン配線の亀裂や膜剥れを抑制し、致命的不良であ
るライン欠陥を低減することを目的とする。 【構成】液晶パネル用薄膜トランジスタ基板において、
層間絶縁膜を介しゲート配線１とドレイン配線２の交差
する領域に形成されるアイランドパッド３の先端部をド
レイン配線幅の約１／２以下と従来よりも十分細い形状
を特徴とする構造である。
ドレイン配線の亀裂や膜剥れを抑制し、致命的不良であ
るライン欠陥を低減することを目的とする。 【構成】液晶パネル用薄膜トランジスタ基板において、
層間絶縁膜を介しゲート配線１とドレイン配線２の交差
する領域に形成されるアイランドパッド３の先端部をド
レイン配線幅の約１／２以下と従来よりも十分細い形状
を特徴とする構造である。
Description
【０００１】
【産業上の利用分野】本発明は、液晶パネル用薄膜トラ
ンジスタ（ＴＦＴ）基板に関し、特にアレイ状に多数配
置された薄膜トランジスタのドレイン配線の配線不良低
減の構造を有する薄膜トランジスタ基板に関する。
ンジスタ（ＴＦＴ）基板に関し、特にアレイ状に多数配
置された薄膜トランジスタのドレイン配線の配線不良低
減の構造を有する薄膜トランジスタ基板に関する。
【０００２】
【従来の技術】従来の液晶パネル用ＴＦＴ基板の平面図
を図３に示す。まず、ガラス基板上にゲート配線１を所
望の厚みに付着形成し、その後全面に二酸化シリコン及
び窒化シリコン等の層間絶縁膜を付着形成する。その
後、能動素子として機能する非晶質シリコンあるいは多
結晶シリコン等の半導体４を形成するが、その時同時に
層間の絶縁性を高めるためにゲート・ドレイン配線の交
差間に同質のアイランドパッド３を形成し、更に次工程
にてドレイン配線２を形成する。そのアイランドパッド
３上に形成されるドレイン配線幅が約１０μｍ程度に対
し、アイランドパッド３の先端の幅が６〜７μｍ程度と
太く、アイランドパッド３の先端部の両脇のドレイン配
線の幅が２μｍ以下となっていた。
を図３に示す。まず、ガラス基板上にゲート配線１を所
望の厚みに付着形成し、その後全面に二酸化シリコン及
び窒化シリコン等の層間絶縁膜を付着形成する。その
後、能動素子として機能する非晶質シリコンあるいは多
結晶シリコン等の半導体４を形成するが、その時同時に
層間の絶縁性を高めるためにゲート・ドレイン配線の交
差間に同質のアイランドパッド３を形成し、更に次工程
にてドレイン配線２を形成する。そのアイランドパッド
３上に形成されるドレイン配線幅が約１０μｍ程度に対
し、アイランドパッド３の先端の幅が６〜７μｍ程度と
太く、アイランドパッド３の先端部の両脇のドレイン配
線の幅が２μｍ以下となっていた。
【０００３】
【発明が解決しようとする課題】上述した従来の液晶パ
ネル用のＴＦＴ基板は、ゲート配線を形成し、その後ゲ
ート配線上に層間絶縁膜を形成して、更にゲート・ドレ
イン配線の交差間にアイランドパッドを形成した後にド
レイン配線を形成することにより層間短絡を防止してい
るが、その層間短絡防止用のアイランドパッドの膜の段
差があるために、ドレイン配線に亀裂が生じたり膜が剥
れたりすることがあった。このため、多数のドレイン配
線を持つＴＦＴ基板は、このライン欠陥という致命的不
良を多発させる欠点を有していた。
ネル用のＴＦＴ基板は、ゲート配線を形成し、その後ゲ
ート配線上に層間絶縁膜を形成して、更にゲート・ドレ
イン配線の交差間にアイランドパッドを形成した後にド
レイン配線を形成することにより層間短絡を防止してい
るが、その層間短絡防止用のアイランドパッドの膜の段
差があるために、ドレイン配線に亀裂が生じたり膜が剥
れたりすることがあった。このため、多数のドレイン配
線を持つＴＦＴ基板は、このライン欠陥という致命的不
良を多発させる欠点を有していた。
【０００４】
【課題を解決するための手段】本発明の液晶パネル用薄
膜トランジスタ基板は、ゲート配線とドレイン配線との
交差部分に絶縁性を高めるために形成される半導体のア
イランドパッド部の先端をドレイン配線幅の１／２以下
にし、細長い形状としたことを特徴とする。
膜トランジスタ基板は、ゲート配線とドレイン配線との
交差部分に絶縁性を高めるために形成される半導体のア
イランドパッド部の先端をドレイン配線幅の１／２以下
にし、細長い形状としたことを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示す平面図である。
まず、ガラス基板上にゲート配線１として１５００オン
グストローム程度の厚みのクロム膜を付着形成し、その
後全面に層間絶縁膜５として５０００オングストローム
程度の厚みで二酸化シリコン及び窒化シリコンの膜を付
着形成させる。更に能動素子となる領域に５０００オン
グストローム程度の厚みで非晶質シリコンあるいは多結
晶シリコン等の半導体４を付着形成させるが、同時に層
間の絶縁性を高めるため、後工程にて形成されるドレイ
ン配線と交差するゲート配線上の領域に同質のアイラン
ドパッド３を形成させ、その後ドレイン配線２のクロム
膜を１５００オングストローム程度の厚みで付着形成さ
せる。この時、アイランドパッド３の先端はドレイン配
線２の幅（１０〜１２μｍ程度）に対し、約１／２（５
〜４μｍ）以下にし、かつ上下のアイランドパッドと連
結させる。
る。図１は本発明の第１の実施例を示す平面図である。
まず、ガラス基板上にゲート配線１として１５００オン
グストローム程度の厚みのクロム膜を付着形成し、その
後全面に層間絶縁膜５として５０００オングストローム
程度の厚みで二酸化シリコン及び窒化シリコンの膜を付
着形成させる。更に能動素子となる領域に５０００オン
グストローム程度の厚みで非晶質シリコンあるいは多結
晶シリコン等の半導体４を付着形成させるが、同時に層
間の絶縁性を高めるため、後工程にて形成されるドレイ
ン配線と交差するゲート配線上の領域に同質のアイラン
ドパッド３を形成させ、その後ドレイン配線２のクロム
膜を１５００オングストローム程度の厚みで付着形成さ
せる。この時、アイランドパッド３の先端はドレイン配
線２の幅（１０〜１２μｍ程度）に対し、約１／２（５
〜４μｍ）以下にし、かつ上下のアイランドパッドと連
結させる。
【０００６】上記の通り、ドレイン配線２の幅に対し、
アイランドパッド３が十分に細いため、アイランドパッ
ド３の上面に付着形成されるドレイン配線２はアイラン
ドパッド３の先端部を十分に覆い、段差部の亀裂、膜剥
れを抑制し安定した接着力を得る。
アイランドパッド３が十分に細いため、アイランドパッ
ド３の上面に付着形成されるドレイン配線２はアイラン
ドパッド３の先端部を十分に覆い、段差部の亀裂、膜剥
れを抑制し安定した接着力を得る。
【０００７】図２は、本発明の第２の実施例を示す平面
図ある。図２に示すように、アイランドパッド３の上下
が連結されていないが、アイランドパッド３の先端はド
レイン配線２の幅に対し、約１／２以下とすることによ
り第１の実施例と同等の効果を有する。
図ある。図２に示すように、アイランドパッド３の上下
が連結されていないが、アイランドパッド３の先端はド
レイン配線２の幅に対し、約１／２以下とすることによ
り第１の実施例と同等の効果を有する。
【０００８】
【発明の効果】以上説明したように本発明は、液晶パネ
ル用ＴＦＴ基板において、層間絶縁膜を介しゲート配線
とドレイン配線の交差する領域に形成されるアイランド
パッドの先端部をドレイン配線の約１／２以下にするこ
とで、アイランドパッド段差部のドレイン配線の亀裂や
膜剥れを抑制し、致命的不良であるライン欠陥を低減す
るという効果を有する。
ル用ＴＦＴ基板において、層間絶縁膜を介しゲート配線
とドレイン配線の交差する領域に形成されるアイランド
パッドの先端部をドレイン配線の約１／２以下にするこ
とで、アイランドパッド段差部のドレイン配線の亀裂や
膜剥れを抑制し、致命的不良であるライン欠陥を低減す
るという効果を有する。
【図１】本発明の第１の実施例の液晶パネル用ＴＦＴ基
板の平面図である。
板の平面図である。
【図２】本発明の第２の実施例の液晶パネル用ＴＦＴ基
板の平面図である。
板の平面図である。
【図３】従来の液晶パネル用ＴＦＴ基板の平面図であ
る。
る。
１ ゲート配線 ２ ドレイン配線 ３ アイランドパッド ４ 半導体 ５ 層間絶縁膜
Claims (1)
- 【請求項１】 ガラス基板上にゲート配線，ドレイン配
線および薄膜トランジスタを有する液晶パネル用薄膜ト
ランジスタ基板において、ゲート配線層とドレイン配線
層を絶縁するために層間絶縁膜を有し、更にその絶縁性
を高めるためゲート配線とドレイン配線との交差部分に
半導体の薄膜を形成する（以下、アイランドパット部と
称す）が、そのパッド部の先端をドレイン配線幅の１／
２以下することを特徴とする液晶パネル用薄膜トランジ
スタ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1602093A JPH06230423A (ja) | 1993-02-03 | 1993-02-03 | 液晶パネル用薄膜トランジスタ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1602093A JPH06230423A (ja) | 1993-02-03 | 1993-02-03 | 液晶パネル用薄膜トランジスタ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06230423A true JPH06230423A (ja) | 1994-08-19 |
Family
ID=11904891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1602093A Pending JPH06230423A (ja) | 1993-02-03 | 1993-02-03 | 液晶パネル用薄膜トランジスタ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06230423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829805A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | アクティブマトリクス基板 |
-
1993
- 1993-02-03 JP JP1602093A patent/JPH06230423A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829805A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | アクティブマトリクス基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP2000284326A (ja) | 液晶表示装置とその製造方法 | |
| TWI413257B (zh) | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 | |
| JPH0728089A (ja) | 液晶表示パネル | |
| JPH0542831B2 (ja) | ||
| JPS6054478A (ja) | 表示装置用駆動回路基板の製造方法 | |
| JPH06230423A (ja) | 液晶パネル用薄膜トランジスタ基板 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP3202342B2 (ja) | アレイ基板の製造方法 | |
| JPH1187325A (ja) | エッチング液及びこれを用いた薄膜トランジスタの製造方法 | |
| JP3432420B2 (ja) | Ｃｏｇ型液晶表示素子 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH07120790A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP4052804B2 (ja) | 電極基板および電極基板の作製方法 | |
| JPH1048660A (ja) | 液晶表示装置 | |
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| JPH06160906A (ja) | アクティブマトリクス型表示装置 | |
| JPH10200115A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS613459A (ja) | アクテイブマトリクス表示装置の基板 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JPS62205390A (ja) | 表示装置用基板 | |
| JPH1078591A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990629 |