JPH1187325A - エッチング液及びこれを用いた薄膜トランジスタの製造方法 - Google Patents
エッチング液及びこれを用いた薄膜トランジスタの製造方法Info
- Publication number
- JPH1187325A JPH1187325A JP23561997A JP23561997A JPH1187325A JP H1187325 A JPH1187325 A JP H1187325A JP 23561997 A JP23561997 A JP 23561997A JP 23561997 A JP23561997 A JP 23561997A JP H1187325 A JPH1187325 A JP H1187325A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- glycerin
- ethylene glycol
- manufacturing
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 エッチングの進行が遅くなることもなく、し
かも粒界エッチングにより薄膜トランジスタの信頼性も
低下しない薄膜トランジスタの製造方法を提供すること
を目的とする。 【解決手段】 薄膜トランジスタの製造方法において、
透光性基板１上にＡｌゲート電極５を形成し、さらにそ
の上に層間絶縁膜６が形成された後、層間絶縁膜６をエ
ッチングしてゲート電極配線に達するコンタクトホール
を形成する際に、フッ酸とフッ化アンモニウムとエチレ
ングリコールまたはグリセリンとを含有し、エチレング
リコールまたはグリセリンの含有率が１３ｗｔ％以上３
８ｗｔ％以下であるエッチング液を用いる。
かも粒界エッチングにより薄膜トランジスタの信頼性も
低下しない薄膜トランジスタの製造方法を提供すること
を目的とする。 【解決手段】 薄膜トランジスタの製造方法において、
透光性基板１上にＡｌゲート電極５を形成し、さらにそ
の上に層間絶縁膜６が形成された後、層間絶縁膜６をエ
ッチングしてゲート電極配線に達するコンタクトホール
を形成する際に、フッ酸とフッ化アンモニウムとエチレ
ングリコールまたはグリセリンとを含有し、エチレング
リコールまたはグリセリンの含有率が１３ｗｔ％以上３
８ｗｔ％以下であるエッチング液を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス方式の液晶ディスプレイ（ＬＣＤ）やメモリ集積
回路に利用される薄膜トランジスタ（Thin Film Transi
stor：以下、ＴＦＴと略記する）の製造方法に関する。
ックス方式の液晶ディスプレイ（ＬＣＤ）やメモリ集積
回路に利用される薄膜トランジスタ（Thin Film Transi
stor：以下、ＴＦＴと略記する）の製造方法に関する。
【０００２】
【従来の技術】液晶ＴＶやパソコンの画像表示のための
駆動に用いられるＴＦＴには、アモルファスシリコン
（ａ−Ｓｉ）を用いるものと、多結晶シリコン（ｐ−Ｓ
ｉ）を用いるものがある。ｐ−ＳｉＴＦＴは、ａ−Ｓｉ
ＴＦＴよりも特性上高精細化が可能であり、またドライ
バー回路を基板上に作り込めるため、低価格化が実現で
きると期待されている。上記したｐ−ＳｉＴＦＴにはプ
ロセス最高温度（ＴＦＴのＳｉを多結晶化するときの温
度）によって、高温型と低温型がある。低温型ではガラ
ス基板を用いるため、大面積化が実現できる可能性があ
る。その大面積化を実現するためには信号遅延対策とし
て低抵抗配線材料が必要であり、ＡｌやＣｕなどがそれ
に該当する。
駆動に用いられるＴＦＴには、アモルファスシリコン
（ａ−Ｓｉ）を用いるものと、多結晶シリコン（ｐ−Ｓ
ｉ）を用いるものがある。ｐ−ＳｉＴＦＴは、ａ−Ｓｉ
ＴＦＴよりも特性上高精細化が可能であり、またドライ
バー回路を基板上に作り込めるため、低価格化が実現で
きると期待されている。上記したｐ−ＳｉＴＦＴにはプ
ロセス最高温度（ＴＦＴのＳｉを多結晶化するときの温
度）によって、高温型と低温型がある。低温型ではガラ
ス基板を用いるため、大面積化が実現できる可能性があ
る。その大面積化を実現するためには信号遅延対策とし
て低抵抗配線材料が必要であり、ＡｌやＣｕなどがそれ
に該当する。
【０００３】そこで以下ではＡｌを配線材料に用いた場
合の従来のＴＦＴアレイの作成方法を図７の各プロセス
毎の断面図を用いて説明する。
合の従来のＴＦＴアレイの作成方法を図７の各プロセス
毎の断面図を用いて説明する。
【０００４】まずガラスなどの透光性基板１上にＳｉＯ
2からなる下地絶縁膜２を製膜した後、その上にａ−Ｓ
ｉを製膜し、エッチングを行って所定の形状にパターニ
ングする。その後エキシマレーザーを用いてａ−Ｓｉの
結晶化を行い、半導体層となるポリシリコン半導体層３
を形成する（図７（ａ））。次に、ポリシリコン半導体
層３上にＳｉＯ2からなるゲート絶縁膜４を常圧ＣＶＤ
法にて製膜する。その後Ａｌからなる導電膜を形成し、
所定の形状にしてＡｌゲート電極５を形成する（図７
（ｂ））。そしてＡｌゲート電極５をマスクとして、ゲ
ート絶縁膜４を所定の形状に加工する（図７（ｃ））。
次にポリシリコン半導体層３にイオンドーピング法にて
不純物をイオン注入することにより、ポリシリコン層半
導体３にチャネル領域３ａをはさんでソース領域３ｂ及
びドレイン領域３ｃを形成する（図７（ｄ））。その後
ＳｉＯ2からなる層間絶縁膜６を製膜し（図７
（ｅ））、最後にコンタクトホール７をドライエッチン
グによって開孔し、ソース・ドレイン電極８を形成する
（図７（ｆ））。この時図示はしていないが、Ａｌゲー
ト電極５への電気的な接続を行うべく、Ａｌ電極配線上
の層間絶縁膜も同時にエッチングしてコンタクトホール
を形成し、このコンタクトホールに金属を埋め込んでい
る。
2からなる下地絶縁膜２を製膜した後、その上にａ−Ｓ
ｉを製膜し、エッチングを行って所定の形状にパターニ
ングする。その後エキシマレーザーを用いてａ−Ｓｉの
結晶化を行い、半導体層となるポリシリコン半導体層３
を形成する（図７（ａ））。次に、ポリシリコン半導体
層３上にＳｉＯ2からなるゲート絶縁膜４を常圧ＣＶＤ
法にて製膜する。その後Ａｌからなる導電膜を形成し、
所定の形状にしてＡｌゲート電極５を形成する（図７
（ｂ））。そしてＡｌゲート電極５をマスクとして、ゲ
ート絶縁膜４を所定の形状に加工する（図７（ｃ））。
次にポリシリコン半導体層３にイオンドーピング法にて
不純物をイオン注入することにより、ポリシリコン層半
導体３にチャネル領域３ａをはさんでソース領域３ｂ及
びドレイン領域３ｃを形成する（図７（ｄ））。その後
ＳｉＯ2からなる層間絶縁膜６を製膜し（図７
（ｅ））、最後にコンタクトホール７をドライエッチン
グによって開孔し、ソース・ドレイン電極８を形成する
（図７（ｆ））。この時図示はしていないが、Ａｌゲー
ト電極５への電気的な接続を行うべく、Ａｌ電極配線上
の層間絶縁膜も同時にエッチングしてコンタクトホール
を形成し、このコンタクトホールに金属を埋め込んでい
る。
【０００５】
【発明が解決しようとする課題】ＬＳＩの分野などで
は、微細なエッチングによる加工を行う際には、ドライ
エッチングを行うことが一般的であるが、その場合エッ
チングの終点検出を行うことは比較的困難であり、一方
液晶などのディスプレイに用いられるＴＦＴは大面積の
ガラス基板上に形成する必要性があるため、ＴＦＴの製
造プロセスにおけるエッチング加工においては、下地と
の選択比が十分にとれるウェットエッチングが用いられ
ていることがある。
は、微細なエッチングによる加工を行う際には、ドライ
エッチングを行うことが一般的であるが、その場合エッ
チングの終点検出を行うことは比較的困難であり、一方
液晶などのディスプレイに用いられるＴＦＴは大面積の
ガラス基板上に形成する必要性があるため、ＴＦＴの製
造プロセスにおけるエッチング加工においては、下地と
の選択比が十分にとれるウェットエッチングが用いられ
ていることがある。
【０００６】上記のようなウェットエッチングとして、
従来からＳｉＯ2のエッチングにはフッ酸とフッ化アン
モニウムの混合液（ＢＨＦ）を用いることが知られてい
る。ここで、大面積にＴＦＴを形成する場合には、ゲー
ト配線材料にはＡｌ合金が用いられており、ゲート配線
材料にＡｌ合金を用いた場合、特に図７（ｆ）の工程の
ゲート配線に対する電気的なコンタクトをとるためのコ
ンタクトホール形成時にＢＨＦを用いてウェットエッチ
ングを行うと、ゲート配線を構成しているＡｌ合金も同
時にエッチングされてしまうという問題が生じる。そこ
でこの問題点を解決するために、ＢＨＦ水溶液にエチレ
ングリコールを４０〜５０％加えたエッチング液を用い
てウェットエッチングし、Ａｌ合金のエッチングを抑制
してＳｉＯ2を選択的にエッチングすることが例えば特
開平１−１２５８３１号公報に記載されている。
従来からＳｉＯ2のエッチングにはフッ酸とフッ化アン
モニウムの混合液（ＢＨＦ）を用いることが知られてい
る。ここで、大面積にＴＦＴを形成する場合には、ゲー
ト配線材料にはＡｌ合金が用いられており、ゲート配線
材料にＡｌ合金を用いた場合、特に図７（ｆ）の工程の
ゲート配線に対する電気的なコンタクトをとるためのコ
ンタクトホール形成時にＢＨＦを用いてウェットエッチ
ングを行うと、ゲート配線を構成しているＡｌ合金も同
時にエッチングされてしまうという問題が生じる。そこ
でこの問題点を解決するために、ＢＨＦ水溶液にエチレ
ングリコールを４０〜５０％加えたエッチング液を用い
てウェットエッチングし、Ａｌ合金のエッチングを抑制
してＳｉＯ2を選択的にエッチングすることが例えば特
開平１−１２５８３１号公報に記載されている。
【０００７】しかしながら、上記のようにＡｌ合金の腐
食を防止するために４０％〜５０％のエチレングリコー
ルを添加したエッッチング液を用いてＡｌ合金のゲート
電極配線に達するコンタクトホールのエッチングを行う
と、Ａｌ合金のエッチングは平均的には抑制されるもの
の、下記のような２つの問題点が発生することが本発明
者等により判明した。
食を防止するために４０％〜５０％のエチレングリコー
ルを添加したエッッチング液を用いてＡｌ合金のゲート
電極配線に達するコンタクトホールのエッチングを行う
と、Ａｌ合金のエッチングは平均的には抑制されるもの
の、下記のような２つの問題点が発生することが本発明
者等により判明した。
【０００８】１つ目の問題は、ＳｉＯ2のエッチング速
度の低下である。本来、図７におけるＳｉＯ2により形
成されている層間絶縁膜６をエッチングする際に、エッ
チングに直接寄与するのは、エチレングリコールではな
くフッ素であるため、エチレングリコールを上記のよう
に４０％〜５０％添加するとエッチング速度が低下して
しまうのである。具体的には、８０ｍｍ／分程度のエッ
チング速度になり、５００ｎｍのＳｉＯ2のエッチング
の場合には５分間のエッチング時間を要することになっ
てしまう。
度の低下である。本来、図７におけるＳｉＯ2により形
成されている層間絶縁膜６をエッチングする際に、エッ
チングに直接寄与するのは、エチレングリコールではな
くフッ素であるため、エチレングリコールを上記のよう
に４０％〜５０％添加するとエッチング速度が低下して
しまうのである。具体的には、８０ｍｍ／分程度のエッ
チング速度になり、５００ｎｍのＳｉＯ2のエッチング
の場合には５分間のエッチング時間を要することになっ
てしまう。
【０００９】２つ目の問題は、Ａｌ合金の粒界に沿った
エッチングの進行である。図７における層間絶縁膜６の
エッチングの際にはエチレングリコールによってＡｌの
腐食が完全に防止されていると思われていたが、本発明
者等によれば、いわゆる通常のＡｌのエッチングは防止
されるものの、Ａｌの粒界に沿ったエッチング（以下
「粒界エッチング」と呼ぶ）が進行することが判明し
た。このようにＡｌの粒界エッチングが進行すると、薄
膜トランジスタの信頼性は低下してしまう。そして、本
発明者等によれば、この粒界エッチングの進行は、エッ
チング時間が長くなればなるほど進行することも併せて
判明した。
エッチングの進行である。図７における層間絶縁膜６の
エッチングの際にはエチレングリコールによってＡｌの
腐食が完全に防止されていると思われていたが、本発明
者等によれば、いわゆる通常のＡｌのエッチングは防止
されるものの、Ａｌの粒界に沿ったエッチング（以下
「粒界エッチング」と呼ぶ）が進行することが判明し
た。このようにＡｌの粒界エッチングが進行すると、薄
膜トランジスタの信頼性は低下してしまう。そして、本
発明者等によれば、この粒界エッチングの進行は、エッ
チング時間が長くなればなるほど進行することも併せて
判明した。
【００１０】そこで本発明は上記の問題点に鑑み、エッ
チングの進行が遅くなることもなく、しかも粒界エッチ
ングにより薄膜トランジスタの信頼性も低下しない薄膜
トランジスタの製造方法を提供することを目的とする。
チングの進行が遅くなることもなく、しかも粒界エッチ
ングにより薄膜トランジスタの信頼性も低下しない薄膜
トランジスタの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明のエッチング液は、フッ酸とフッ化アンモニ
ウムとグリセリンとを含有するか、または、フッ酸とフ
ッ化アンモニウムとエチレングリコールまたはグリセリ
ンとを含有し、前記エチレングリコールまたは前記グリ
セリンの含有率が１３ｗｔ％以上３８ｗｔ％以下である
構成となっている。この構成によれば、ＳｉＯ2をエッ
チングする際に十分なエッチング速度を有した状態で、
下地のＡｌに対して悪影響を及ぼすことなくエッチング
を行うことができる。
めに本発明のエッチング液は、フッ酸とフッ化アンモニ
ウムとグリセリンとを含有するか、または、フッ酸とフ
ッ化アンモニウムとエチレングリコールまたはグリセリ
ンとを含有し、前記エチレングリコールまたは前記グリ
セリンの含有率が１３ｗｔ％以上３８ｗｔ％以下である
構成となっている。この構成によれば、ＳｉＯ2をエッ
チングする際に十分なエッチング速度を有した状態で、
下地のＡｌに対して悪影響を及ぼすことなくエッチング
を行うことができる。
【００１２】そして本発明は上記のエッチング液を様々
な用途に応用するものである。具体的には、薄膜トラン
ジスタの製造に際し、Ａｌを主成分とする材料からなる
ゲート電極配線上に形成された層間絶縁膜をエッチング
して層間絶縁膜にゲート電極配線に達するコンタクトホ
ールを形成する工程をにおいて、上記のエッチング液を
用いるものである。
な用途に応用するものである。具体的には、薄膜トラン
ジスタの製造に際し、Ａｌを主成分とする材料からなる
ゲート電極配線上に形成された層間絶縁膜をエッチング
して層間絶縁膜にゲート電極配線に達するコンタクトホ
ールを形成する工程をにおいて、上記のエッチング液を
用いるものである。
【００１３】また、基板上に複数個の非線形素子をマト
リクス状に配置し、各々の非線形素子を形成する電極が
Ａｌを主成分として画素電極の機能を有する反射型液晶
表示装置の製造に際し、画素電極表面に凹凸を形成する
工程において、上記のエッチング液を用いるものであ
る。
リクス状に配置し、各々の非線形素子を形成する電極が
Ａｌを主成分として画素電極の機能を有する反射型液晶
表示装置の製造に際し、画素電極表面に凹凸を形成する
工程において、上記のエッチング液を用いるものであ
る。
【００１４】さらに、基板上に形成されたＡｌを主成分
とする下層電極と、下層電極上に形成されたＳｉＯ2か
らなる絶縁層と、絶縁層上に形成された上層電極とを有
する多層基板を有する半導体装置の製造に際し、下層電
極に達するように絶縁層をエッチングする工程におい
て、上記のエッチング液を用いるものである。
とする下層電極と、下層電極上に形成されたＳｉＯ2か
らなる絶縁層と、絶縁層上に形成された上層電極とを有
する多層基板を有する半導体装置の製造に際し、下層電
極に達するように絶縁層をエッチングする工程におい
て、上記のエッチング液を用いるものである。
【００１５】
【発明の実施の形態】以下本発明の実施の形態における
薄膜トランジスタの製造方法について説明する。
薄膜トランジスタの製造方法について説明する。
【００１６】本発明のエッチング液は、例えば市販の５
０％フッ化水素酸水溶液と４０％フッ化アンモニウム水
溶液を１：６の容量比で混合し、これにエチレングリコ
ールまたはグリセリンを、全体の１３〜３８重量％とな
るように混合することによって作製する。この場合、用
いるフッ化水素酸水溶液とフッ化アンモニウム水溶液の
濃度には、特に限定はないが、薄すぎるとエッチングに
時間がかかりすぎる。そして本発明の薄膜トランジスタ
の製造方法は、上記のエッチング液をコンタクトホール
のＳｉＯ2のエッチングに用いるものである。
０％フッ化水素酸水溶液と４０％フッ化アンモニウム水
溶液を１：６の容量比で混合し、これにエチレングリコ
ールまたはグリセリンを、全体の１３〜３８重量％とな
るように混合することによって作製する。この場合、用
いるフッ化水素酸水溶液とフッ化アンモニウム水溶液の
濃度には、特に限定はないが、薄すぎるとエッチングに
時間がかかりすぎる。そして本発明の薄膜トランジスタ
の製造方法は、上記のエッチング液をコンタクトホール
のＳｉＯ2のエッチングに用いるものである。
【００１７】従来はＡｌの腐食を防止するために４０％
〜５０％のエチレングリコールをエッチング液に含有さ
せていたが、本発明者等によれば、従来ほど多くエチレ
ングリコール等を添加したものを薄膜トランジスタの形
成において用いると、実用的には好ましくないＳｉＯ2
のエッチング速度になってしまうことが判明した。そこ
で、本発明者等が鋭意検討を重ねた結果、従来提唱され
ているよりもエチレングリコール等のエッチング溶液に
対する含有率を低くしても、十分な選択比（ＳｉＯ2の
エッチングを行う際にＡｌがエッチングされるのを防止
できる選択比）を得ることができ、結果としてＳｉＯ2
のエッチングを短時間で行うことができることが判明し
た。また、粒界エッチングの進行がエッチング時間に依
存していることも判明したため、上記のエッチング液を
用いることにより、Ａｌの粒界エッチングをも最小限に
食い止めることができ、結果として薄膜トランジスタの
信頼性を高めることができた。
〜５０％のエチレングリコールをエッチング液に含有さ
せていたが、本発明者等によれば、従来ほど多くエチレ
ングリコール等を添加したものを薄膜トランジスタの形
成において用いると、実用的には好ましくないＳｉＯ2
のエッチング速度になってしまうことが判明した。そこ
で、本発明者等が鋭意検討を重ねた結果、従来提唱され
ているよりもエチレングリコール等のエッチング溶液に
対する含有率を低くしても、十分な選択比（ＳｉＯ2の
エッチングを行う際にＡｌがエッチングされるのを防止
できる選択比）を得ることができ、結果としてＳｉＯ2
のエッチングを短時間で行うことができることが判明し
た。また、粒界エッチングの進行がエッチング時間に依
存していることも判明したため、上記のエッチング液を
用いることにより、Ａｌの粒界エッチングをも最小限に
食い止めることができ、結果として薄膜トランジスタの
信頼性を高めることができた。
【００１８】そこで以下では、本発明の実施の形態にお
けるエッチング液及びこれを用いた薄膜トランジスタの
製造方法を具体的に図面を参照しながら説明する。
けるエッチング液及びこれを用いた薄膜トランジスタの
製造方法を具体的に図面を参照しながら説明する。
【００１９】（実施の形態１）本発明のエッチング液
は、フッ化水素酸水溶液とフッ化アンモニウム水溶液と
を含有するものに更にエチレングリコールやグリセリン
を添加するものであるが、以下では上記の構成を有する
エッチング液の特性について図１及び図２を参照しなが
ら説明する。
は、フッ化水素酸水溶液とフッ化アンモニウム水溶液と
を含有するものに更にエチレングリコールやグリセリン
を添加するものであるが、以下では上記の構成を有する
エッチング液の特性について図１及び図２を参照しなが
ら説明する。
【００２０】図１は、５０％フッ酸と４０％フッ化アン
モニウムとを容量比で１：６の割合で混合したＢＨＦ液
にエチレングリコール及びグリセリンを混合した液につ
いて、エチレングリコールやグリセリンの混合量（エッ
チング液に対する重量％）とＳｉＯ2のエッチング速度
の関係を示したものである。また図２は図１と同じく５
０％フッ酸と４０％フッ化アンモニウムとを容量比で
１：６の割合で混合したＢＨＦ液にエチレングリコール
及びグリセリンを混合した液について、エチレングリコ
ールやグリセリンの混合量（エッチング液に対する重量
％）とＡｌのエッチング速度の関係を示したものであ
る。
モニウムとを容量比で１：６の割合で混合したＢＨＦ液
にエチレングリコール及びグリセリンを混合した液につ
いて、エチレングリコールやグリセリンの混合量（エッ
チング液に対する重量％）とＳｉＯ2のエッチング速度
の関係を示したものである。また図２は図１と同じく５
０％フッ酸と４０％フッ化アンモニウムとを容量比で
１：６の割合で混合したＢＨＦ液にエチレングリコール
及びグリセリンを混合した液について、エチレングリコ
ールやグリセリンの混合量（エッチング液に対する重量
％）とＡｌのエッチング速度の関係を示したものであ
る。
【００２１】まず図１の結果から明らかなように、エチ
レングリコールやグリセリンの混合量が増加すると、Ｓ
ｉＯ2のエッチング速度が次第に低下し、含有率が４３
％の場合にはＳｉＯ2のエッチング速度がＢＨＦ液のみ
の場合より３０％以上低下し、さらに、この時ＳｉＯ2
のエッチング速度の低下に基づいてコンタクトホール形
成のための時間が長くなり過ぎて、露出したＡｌの表面
のエッチング（粒界エッチング）が増加し、信頼性を低
減させることが判明した。従って、エチレングリコール
やグリセリンの混合量は３８％以下であることが望まし
い。但し、図１に示すように、エチレングリコールより
もグリセリンを用いた方が、ＳｉＯ2のエッチング速度
の低下の度合いが少なく、また、選択比も高いことが判
明したため、この点を考慮すると、エッチング液にはエ
チレングリコールよりもグリセリンを用いるほうが望ま
しい。
レングリコールやグリセリンの混合量が増加すると、Ｓ
ｉＯ2のエッチング速度が次第に低下し、含有率が４３
％の場合にはＳｉＯ2のエッチング速度がＢＨＦ液のみ
の場合より３０％以上低下し、さらに、この時ＳｉＯ2
のエッチング速度の低下に基づいてコンタクトホール形
成のための時間が長くなり過ぎて、露出したＡｌの表面
のエッチング（粒界エッチング）が増加し、信頼性を低
減させることが判明した。従って、エチレングリコール
やグリセリンの混合量は３８％以下であることが望まし
い。但し、図１に示すように、エチレングリコールより
もグリセリンを用いた方が、ＳｉＯ2のエッチング速度
の低下の度合いが少なく、また、選択比も高いことが判
明したため、この点を考慮すると、エッチング液にはエ
チレングリコールよりもグリセリンを用いるほうが望ま
しい。
【００２２】次に図２の結果から明らかなように、ＢＨ
ＦのみではＡｌのエッチングが進行してしまうが、ある
程度エチレングリコールやグリセリンを混合すると、Ａ
ｌのエッチングを抑制することができた。具体的には、
含有率が１３％になると急激にＡｌのエッチングを抑制
することができ、それ以上の含有率に設定してもＡｌの
エッチング速度はほとんど変化しなかった。従って、エ
チレングリコールやグリセリンの含有率は１３％以上で
あることが好ましい。
ＦのみではＡｌのエッチングが進行してしまうが、ある
程度エチレングリコールやグリセリンを混合すると、Ａ
ｌのエッチングを抑制することができた。具体的には、
含有率が１３％になると急激にＡｌのエッチングを抑制
することができ、それ以上の含有率に設定してもＡｌの
エッチング速度はほとんど変化しなかった。従って、エ
チレングリコールやグリセリンの含有率は１３％以上で
あることが好ましい。
【００２３】（実施の形態２）本実施の形態は上記の実
施の形態１におけるエッチング液を薄膜トランジスタの
製造工程に応用したものであり、以下では図３に示す断
面工程図を参照しながら本実施の形態における薄膜トラ
ンジスタの製造方法について詳細に説明する。
施の形態１におけるエッチング液を薄膜トランジスタの
製造工程に応用したものであり、以下では図３に示す断
面工程図を参照しながら本実施の形態における薄膜トラ
ンジスタの製造方法について詳細に説明する。
【００２４】まずガラスなどの透光性基板１上にＳｉＯ
2からなる下地絶縁膜２を常圧ＣＶＤ法において４５０
℃で膜厚２００ｎｍになるように製膜した後、ａ−Ｓｉ
をプラズマＣＶＤ装置にて２７０℃で膜厚５０ｎｍとな
るように製膜する。そして波長３０８ｎｍのＸｅＣｌエ
キシマレーザーを用いてａ−Ｓｉの結晶化を行い、半導
体層となるポリシリコン半導体層３を形成する（図３
（ａ））。
2からなる下地絶縁膜２を常圧ＣＶＤ法において４５０
℃で膜厚２００ｎｍになるように製膜した後、ａ−Ｓｉ
をプラズマＣＶＤ装置にて２７０℃で膜厚５０ｎｍとな
るように製膜する。そして波長３０８ｎｍのＸｅＣｌエ
キシマレーザーを用いてａ−Ｓｉの結晶化を行い、半導
体層となるポリシリコン半導体層３を形成する（図３
（ａ））。
【００２５】次にプラズマＣＶＤ法にてＳｉＯ2からな
るゲート絶縁膜４を２７０℃で１００ｎｍとなるように
製膜し、さらに、Ａｌを主成分とする材料の１つとして
Ａｌからなる導電膜を２００ｎｍの厚さに形成する。そ
の後上記のＡｌ膜をフォトリソグラフィーとエッチング
にて所定の形状にしてＡｌゲート電極５を形成する（図
３（ｂ））。
るゲート絶縁膜４を２７０℃で１００ｎｍとなるように
製膜し、さらに、Ａｌを主成分とする材料の１つとして
Ａｌからなる導電膜を２００ｎｍの厚さに形成する。そ
の後上記のＡｌ膜をフォトリソグラフィーとエッチング
にて所定の形状にしてＡｌゲート電極５を形成する（図
３（ｂ））。
【００２６】その後Ａｌゲート電極５をマスクとして、
ポリシリコン半導体層３にイオンドーピング法にてリン
やボロン等の不純物をイオン注入することにより、ポリ
シリコン半導体層３にチャネル領域３ａをはさんでソー
ス領域３ｂ及びドレイン領域３ｃを形成する（図３
（ｃ））。
ポリシリコン半導体層３にイオンドーピング法にてリン
やボロン等の不純物をイオン注入することにより、ポリ
シリコン半導体層３にチャネル領域３ａをはさんでソー
ス領域３ｂ及びドレイン領域３ｃを形成する（図３
（ｃ））。
【００２７】次にＳｉＯ2からなる層間絶縁膜６を常圧
ＣＶＤ法にて４００ｎｍ製膜し、コンタクトホール７を
５０％フッ酸と４０％フッ化アンモニウムにグリセリン
を容量比で１：６：４（すなわち、グリセリンのエッチ
ング液に対する含有率は３８％である）に混合した選択
エッチング液を用いて開孔する（図３（ｄ））。なお、
図示はしていないが、この時ゲート電極配線に達するコ
ンタクトホールも同時に形成される。
ＣＶＤ法にて４００ｎｍ製膜し、コンタクトホール７を
５０％フッ酸と４０％フッ化アンモニウムにグリセリン
を容量比で１：６：４（すなわち、グリセリンのエッチ
ング液に対する含有率は３８％である）に混合した選択
エッチング液を用いて開孔する（図３（ｄ））。なお、
図示はしていないが、この時ゲート電極配線に達するコ
ンタクトホールも同時に形成される。
【００２８】そして、Ｔｉ膜及びＡｌ膜をそれぞれ８０
ｎｍ、３５０ｎｍになるように製膜し、上記のＴｉおよ
びＡｌ膜を各々ドライエッチングとウェットエッチング
で所定の形状に形成してソース・ドレイン電極８とする
（図３（ｅ））。
ｎｍ、３５０ｎｍになるように製膜し、上記のＴｉおよ
びＡｌ膜を各々ドライエッチングとウェットエッチング
で所定の形状に形成してソース・ドレイン電極８とする
（図３（ｅ））。
【００２９】本実施の形態によれば、図３（ｄ）の工程
と同様のエッチング液を用いることにより、Ａｌのエッ
チング（粒界エッチングも考慮して）を最小限に抑制し
たコンタクトホールの形成を行うことができる。
と同様のエッチング液を用いることにより、Ａｌのエッ
チング（粒界エッチングも考慮して）を最小限に抑制し
たコンタクトホールの形成を行うことができる。
【００３０】以上本発明の実施の形態２における薄膜ト
ランジスタの製造方法について説明を行ったが、本発明
については、種々の変形が可能である。たとえば、半導
体として多結晶シリコンを用いたが単結晶シリコン、Ｓ
ｉ−Ｇｅ化合物の多結晶体や単結晶でも良い。またａ−
Ｓｉの膜厚は５０ｎｍとしたが、これに制約される訳で
はなくチャネルが形成される１０ｎｍ以上であれば良
い。但し、製膜の安定性と光導電性を考えると２０ｎｍ
から１５０ｎｍが望ましい。さらに、ゲート絶縁層の製
膜方法としてプラズマＣＶＤを用いてａ−ＳｉとＳｉＯ
2の連続形成を行ったが、常圧ＣＶＤ、スパッタ、減圧
ＣＶＤ、ＥＣＲ−ＣＶＤ法などでもＳｉＯ 2は堆積可能
である。また、ソース・ドレイン電極としては上記以外
にも、Ａｌ合金、Ｔａ、Ｃｒ、Ｔｉ、Ｍｏ、Ｍｏ−Ｔａ
合金、Ｍｏ−Ｗ合金、Ｃｕ、各種のシリサイドなどの金
属やそれらの積層膜でも良いが、抵抗値の観点からはＡ
ｌ合金やＣｕを含むことが望ましい。
ランジスタの製造方法について説明を行ったが、本発明
については、種々の変形が可能である。たとえば、半導
体として多結晶シリコンを用いたが単結晶シリコン、Ｓ
ｉ−Ｇｅ化合物の多結晶体や単結晶でも良い。またａ−
Ｓｉの膜厚は５０ｎｍとしたが、これに制約される訳で
はなくチャネルが形成される１０ｎｍ以上であれば良
い。但し、製膜の安定性と光導電性を考えると２０ｎｍ
から１５０ｎｍが望ましい。さらに、ゲート絶縁層の製
膜方法としてプラズマＣＶＤを用いてａ−ＳｉとＳｉＯ
2の連続形成を行ったが、常圧ＣＶＤ、スパッタ、減圧
ＣＶＤ、ＥＣＲ−ＣＶＤ法などでもＳｉＯ 2は堆積可能
である。また、ソース・ドレイン電極としては上記以外
にも、Ａｌ合金、Ｔａ、Ｃｒ、Ｔｉ、Ｍｏ、Ｍｏ−Ｔａ
合金、Ｍｏ−Ｗ合金、Ｃｕ、各種のシリサイドなどの金
属やそれらの積層膜でも良いが、抵抗値の観点からはＡ
ｌ合金やＣｕを含むことが望ましい。
【００３１】（実施の形態３）本実施の形態は上記した
実施の形態２のエッチング工程の一部を改良した薄膜ト
ランジスタの製法法に関するものであり、具体的には、
コンタクトをとるためにコンタクトホール内に埋め込ま
れたＴｉとＡｌとの積層膜のＴｉのエッチングの際に上
記の実施の形態１に示したエッチング液を用いてウェッ
トエッチングを行うものである。
実施の形態２のエッチング工程の一部を改良した薄膜ト
ランジスタの製法法に関するものであり、具体的には、
コンタクトをとるためにコンタクトホール内に埋め込ま
れたＴｉとＡｌとの積層膜のＴｉのエッチングの際に上
記の実施の形態１に示したエッチング液を用いてウェッ
トエッチングを行うものである。
【００３２】以下では本実施の形態における薄膜トラン
ジスタの製造方法について、図３を参照しながら説明す
る。
ジスタの製造方法について、図３を参照しながら説明す
る。
【００３３】まずガラスなどの透光性基板１上にＡｌ−
Ｚｒ（７ａｔ％Ｚｒ含有）になるように製膜した後、ａ
−Ｓｉ：ＨをプラズマＣＶＤ装置にて２７０℃で膜厚５
０ｎｍとなるように製膜し、エッチングして所定の形状
にパターニングする。そして波長３０８ｎｍのＸｅＣｌ
エキシマレーザーを用いてａ−Ｓｉ：Ｈの結晶化を行
い、ポリシリコン半導体層３を形成する（図３
（ａ））。
Ｚｒ（７ａｔ％Ｚｒ含有）になるように製膜した後、ａ
−Ｓｉ：ＨをプラズマＣＶＤ装置にて２７０℃で膜厚５
０ｎｍとなるように製膜し、エッチングして所定の形状
にパターニングする。そして波長３０８ｎｍのＸｅＣｌ
エキシマレーザーを用いてａ−Ｓｉ：Ｈの結晶化を行
い、ポリシリコン半導体層３を形成する（図３
（ａ））。
【００３４】次に、ポリシリコン半導体層３上にＳｉＯ
2 からなるゲート絶縁膜４をＥＣＲ−ＣＶＤ法にて３０
０℃で１００ｎｍ製膜し、さらにＡｌを主成分とする材
料の１つとしてＡｌからなる導電膜を２００ｎｍの厚さ
に形成する。その後上記のＡｌ膜をフォトリソグラフィ
ーとエッチングにて所定の形状にしてＡｌゲート電極５
を形成する（図３（ｂ））。
2 からなるゲート絶縁膜４をＥＣＲ−ＣＶＤ法にて３０
０℃で１００ｎｍ製膜し、さらにＡｌを主成分とする材
料の１つとしてＡｌからなる導電膜を２００ｎｍの厚さ
に形成する。その後上記のＡｌ膜をフォトリソグラフィ
ーとエッチングにて所定の形状にしてＡｌゲート電極５
を形成する（図３（ｂ））。
【００３５】その後ポリシリコン半導体層３にイオンド
ーピング法にてリンやボロン等の不純物をイオン注入す
ることにより、ポリシリコン層３にチャネル領域３ａを
はさんでソース領域３ｂ及びドレイン領域３ｃを形成す
る（図３（ｃ））。
ーピング法にてリンやボロン等の不純物をイオン注入す
ることにより、ポリシリコン層３にチャネル領域３ａを
はさんでソース領域３ｂ及びドレイン領域３ｃを形成す
る（図３（ｃ））。
【００３６】次にＳｉＯ2からなる層間絶縁膜６を常圧
ＣＶＤ法にて４００ｎｍ製膜し、次にコンタクトホール
７をフッ酸とフッ化アンモニウムにエチレングリコール
を１：６：４（すなわち、グリセリンのエッチング液に
対する含有率は３８％である）の混合比に調整した溶液
を用いてコンタクトホール７を開孔する（図３
（ｄ））。なお、図示はしていないが、この時ゲート電
極配線に達するコンタクトホールも同時に形成される。
ＣＶＤ法にて４００ｎｍ製膜し、次にコンタクトホール
７をフッ酸とフッ化アンモニウムにエチレングリコール
を１：６：４（すなわち、グリセリンのエッチング液に
対する含有率は３８％である）の混合比に調整した溶液
を用いてコンタクトホール７を開孔する（図３
（ｄ））。なお、図示はしていないが、この時ゲート電
極配線に達するコンタクトホールも同時に形成される。
【００３７】その後、Ｔｉ膜及びＡｌ膜をそれぞれ８０
ｎｍ・３５０ｎｍになるように製膜する。Ａｌを燐酸と
硝酸と酢酸と水を混合したエッチング液に４２℃で３分
間浸漬して所定の形状に形成した後、Ｔｉについてはフ
ッ酸とフッ化アンモニウムにエチレングリコールを１：
６：４（すなわち、グリセリンのエッチング液に対する
含有率は３８％である）の混合比に調整した溶液に１分
間浸漬してソース・ドレイン電極８を形成する（図３
（ｅ））。本発明のエッチング液はＴｉのエッチングに
も利用することができるため、本実施の形態ではソー
ス、ドレイン電極形成時にこのエッチング液を利用した
わけである。従って、本実施の形態によれば、従来ドラ
イエッチングとウェットエッチングを併用してソース、
ドレイン電極等を形成していたものを、全てウェットエ
ッチングで形成することができるため、工程を簡略化す
ることができる。
ｎｍ・３５０ｎｍになるように製膜する。Ａｌを燐酸と
硝酸と酢酸と水を混合したエッチング液に４２℃で３分
間浸漬して所定の形状に形成した後、Ｔｉについてはフ
ッ酸とフッ化アンモニウムにエチレングリコールを１：
６：４（すなわち、グリセリンのエッチング液に対する
含有率は３８％である）の混合比に調整した溶液に１分
間浸漬してソース・ドレイン電極８を形成する（図３
（ｅ））。本発明のエッチング液はＴｉのエッチングに
も利用することができるため、本実施の形態ではソー
ス、ドレイン電極形成時にこのエッチング液を利用した
わけである。従って、本実施の形態によれば、従来ドラ
イエッチングとウェットエッチングを併用してソース、
ドレイン電極等を形成していたものを、全てウェットエ
ッチングで形成することができるため、工程を簡略化す
ることができる。
【００３８】以上本発明実施の形態３における薄膜トラ
ンジスタの製造方法について説明を行ったが、本発明に
ついては、種々の変形が可能である。たとえば、半導体
としてポリシリコンを用いたが単結晶Ｓｉ、Ｓｉ−Ｇｅ
化合物の多結晶体や単結晶でも良い。また、ゲート絶縁
層の形成方法としてプラズマダメージの少ないＥＣＲ−
ＣＶＤ法を用いたが、製膜方法は、常圧ＣＶＤ、スパッ
タ、減圧ＣＶＤ法などでも堆積可能である。
ンジスタの製造方法について説明を行ったが、本発明に
ついては、種々の変形が可能である。たとえば、半導体
としてポリシリコンを用いたが単結晶Ｓｉ、Ｓｉ−Ｇｅ
化合物の多結晶体や単結晶でも良い。また、ゲート絶縁
層の形成方法としてプラズマダメージの少ないＥＣＲ−
ＣＶＤ法を用いたが、製膜方法は、常圧ＣＶＤ、スパッ
タ、減圧ＣＶＤ法などでも堆積可能である。
【００３９】（実施の形態４）以下本発明の実施の形態
４における薄膜トランジスタの製造方法について、図４
を参照しながら説明する。本実施の形態は、いわゆる反
射型の液晶表示素子に関するものであり、反射特性を向
上させるために画素電極に凹凸を形成する際に上記の実
施の形態１で用いたエッチング液によるエッチングを行
うものである。なお、上記の反射型液晶表示素子として
は、基板上に複数個の非線形素子がマトリクス状に配置
され、各々の素子を形成する電極がＡｌを主成分として
画素電極の機能を有するものを例に挙げて説明する。
４における薄膜トランジスタの製造方法について、図４
を参照しながら説明する。本実施の形態は、いわゆる反
射型の液晶表示素子に関するものであり、反射特性を向
上させるために画素電極に凹凸を形成する際に上記の実
施の形態１で用いたエッチング液によるエッチングを行
うものである。なお、上記の反射型液晶表示素子として
は、基板上に複数個の非線形素子がマトリクス状に配置
され、各々の素子を形成する電極がＡｌを主成分として
画素電極の機能を有するものを例に挙げて説明する。
【００４０】まず透光性基板１上にＡｌを主成分とする
材料の１としてＡｌ−Ｚｒ（３ａｔ％Ｚｒ含有）をスパ
ッタリングによって２００ｎｍ形成し、フォトリソグラ
フィ及びウェットエッチングによってＡｌ−Ｚｒゲート
電極９を形成する。続いてＳｉＮxからなるゲート絶縁
膜１０をプラズマＣＶＤ法により２００ｎｍ形成する
（図４（ａ））。次にａ−Ｓｉ半導体膜１１及びｎ+ａ
−Ｓｉ膜半導体膜１２を順次プラズマＣＶＤ法により形
成し、ａ−Ｓｉ半導体膜１１を島状に加工する（図４
（ｂ））。
材料の１としてＡｌ−Ｚｒ（３ａｔ％Ｚｒ含有）をスパ
ッタリングによって２００ｎｍ形成し、フォトリソグラ
フィ及びウェットエッチングによってＡｌ−Ｚｒゲート
電極９を形成する。続いてＳｉＮxからなるゲート絶縁
膜１０をプラズマＣＶＤ法により２００ｎｍ形成する
（図４（ａ））。次にａ−Ｓｉ半導体膜１１及びｎ+ａ
−Ｓｉ膜半導体膜１２を順次プラズマＣＶＤ法により形
成し、ａ−Ｓｉ半導体膜１１を島状に加工する（図４
（ｂ））。
【００４１】その後Ｔｉ膜をスパッタリングにより形成
した後、n+ａ−Ｓｉ半導体膜１２と共にＴｉソース・ド
レイン電極１３としてパターン形成する（図４
（ｃ））。この上に有機絶縁膜１４をスピンコートによ
って製膜し、フォトリソおよびエッチングによりコンタ
クトホール１５を形成する（図４（ｄ））。
した後、n+ａ−Ｓｉ半導体膜１２と共にＴｉソース・ド
レイン電極１３としてパターン形成する（図４
（ｃ））。この上に有機絶縁膜１４をスピンコートによ
って製膜し、フォトリソおよびエッチングによりコンタ
クトホール１５を形成する（図４（ｄ））。
【００４２】更にＡｌ−Ｚｒ（１ａｔ％Ｚｒ含有）膜を
スパッタリングによって形成し、画素電極１６としてパ
ターン形成する。この後、画素電極表面を本発明の特徴
であるフッ酸とフッ化アンモニウムにエチレングリコー
ルを１：６：４（すなわち、グリセリンのエッチング液
に対する含有率は３８％である）の混合比に調整した溶
液に２分間浸漬し、Ａｌ−Ｚｒ表面に凹凸を形成する
（図４（ｅ））。このように、上記したエッチング液を
用いて画素電極のウェットエッチングを行うと、均一な
形状の凹凸を有する画素電極を再現性よく形成すること
ができる。すなわち、従来ではサンドブラスト等の手法
を用いて凹凸を形成するということが提案されている
が、本実施の形態によれば、ウェットエッチングにより
凹凸を形成しているため、凹凸を均一に形成することが
できる。
スパッタリングによって形成し、画素電極１６としてパ
ターン形成する。この後、画素電極表面を本発明の特徴
であるフッ酸とフッ化アンモニウムにエチレングリコー
ルを１：６：４（すなわち、グリセリンのエッチング液
に対する含有率は３８％である）の混合比に調整した溶
液に２分間浸漬し、Ａｌ−Ｚｒ表面に凹凸を形成する
（図４（ｅ））。このように、上記したエッチング液を
用いて画素電極のウェットエッチングを行うと、均一な
形状の凹凸を有する画素電極を再現性よく形成すること
ができる。すなわち、従来ではサンドブラスト等の手法
を用いて凹凸を形成するということが提案されている
が、本実施の形態によれば、ウェットエッチングにより
凹凸を形成しているため、凹凸を均一に形成することが
できる。
【００４３】最後プラズマＣＶＤ法によりＳｉＮx膜を
全体に形成し、パッシベーション膜とする。このように
してＴＦＴ素子上に絶縁膜を介して反射画素電極が形成
された薄膜トランジスタ基板が完成する。
全体に形成し、パッシベーション膜とする。このように
してＴＦＴ素子上に絶縁膜を介して反射画素電極が形成
された薄膜トランジスタ基板が完成する。
【００４４】以上本発明の実施の形態４における薄膜ト
ランジスタの製造方法について説明を行ったが、本発明
については、種々の変形が可能である。たとえば、ａ−
Ｓｉを用いたが、ＭＩＭ、ｐ−ＳｉＴＦＴ、ＣｄＳｅＴ
ＦＴ、逆スタガ型、蓄積容量型、負荷容量型などいずれ
も使用可能である。また、材料も非線形素子として使用
可能なものであればなんでもよい。
ランジスタの製造方法について説明を行ったが、本発明
については、種々の変形が可能である。たとえば、ａ−
Ｓｉを用いたが、ＭＩＭ、ｐ−ＳｉＴＦＴ、ＣｄＳｅＴ
ＦＴ、逆スタガ型、蓄積容量型、負荷容量型などいずれ
も使用可能である。また、材料も非線形素子として使用
可能なものであればなんでもよい。
【００４５】（実施の形態５）以下本発明の実施の形態
５における半導体装置の製造方法について、図５及び図
６を参照しながら説明する。本実施の形態は、いわゆる
ＭＣＭ（マルチチップモジュール）の製造方法におい
て、上記の実施の形態１に示したエッチング液を用いる
ものである。
５における半導体装置の製造方法について、図５及び図
６を参照しながら説明する。本実施の形態は、いわゆる
ＭＣＭ（マルチチップモジュール）の製造方法におい
て、上記の実施の形態１に示したエッチング液を用いる
ものである。
【００４６】図５は、ＭＣＭの斜視図を示したものであ
り、図５に示すように、ガラス等からなる薄膜基板１７
上にはディスクリートチップ部品１８、ベアチップＳＲ
ＡＭ１９、ベアチップＤＲＡＭ２０、コントロールベア
チップＬＳＩ２１等が形成されている。そして、図６は
図５に示したＭＣＭに用いられる多層基板の断面図を示
したものであり、図６において、２２は下層電極、２３
は絶縁層、２４は上層電極を示している。
り、図５に示すように、ガラス等からなる薄膜基板１７
上にはディスクリートチップ部品１８、ベアチップＳＲ
ＡＭ１９、ベアチップＤＲＡＭ２０、コントロールベア
チップＬＳＩ２１等が形成されている。そして、図６は
図５に示したＭＣＭに用いられる多層基板の断面図を示
したものであり、図６において、２２は下層電極、２３
は絶縁層、２４は上層電極を示している。
【００４７】従来図５に示すようなＭＣＭを形成するに
際しては、図６に示すような多層基板が必要とされるわ
けであるが、図６において、下層電極２２及び上層電極
２４には一般的に配線材料として用いられているＡｌ
を、絶縁層２３にはＴＥＯＳ−ＳｉＯ2を用いることが
考えられている。しかしながら、絶縁層２３を形成した
後の絶縁層２３へのコンタクトホールの形成時には絶縁
層２３を構成するＳｉＯ 2と下層電極を構成するＡｌと
のエッチング選択比を十分にとる必要性があるが、ウェ
ットエッチングにより十分なエッチング選択比をとるこ
とは困難であった。
際しては、図６に示すような多層基板が必要とされるわ
けであるが、図６において、下層電極２２及び上層電極
２４には一般的に配線材料として用いられているＡｌ
を、絶縁層２３にはＴＥＯＳ−ＳｉＯ2を用いることが
考えられている。しかしながら、絶縁層２３を形成した
後の絶縁層２３へのコンタクトホールの形成時には絶縁
層２３を構成するＳｉＯ 2と下層電極を構成するＡｌと
のエッチング選択比を十分にとる必要性があるが、ウェ
ットエッチングにより十分なエッチング選択比をとるこ
とは困難であった。
【００４８】そこでコンタクトホール形成時の十分な選
択比をとるための手法としては、下記の２つの手法が提
唱されている。１つ目は、ウエットエッチングの代わり
にドライエッチングを採用する方法である。しかしなが
ら、ドライエッチングはウェットエッチングに比較して
エッチングに多大な時間を要し、通常２〜３μｍの厚み
を有する絶縁層２３をドライエッチングによりエッチン
グするのは量産上好ましくない。２つ目は、ウェットエ
ッチングを使用するものの、エッチング選択比を十分に
とるために下層電極や上層電極に銅材料を用いる方法で
ある。しかしながら、電極材料に銅を用いた場合には、
下地との密着性等を考慮して銅の上下にクロムを積層す
る必要性があるため、構造が複雑になってしまう。
択比をとるための手法としては、下記の２つの手法が提
唱されている。１つ目は、ウエットエッチングの代わり
にドライエッチングを採用する方法である。しかしなが
ら、ドライエッチングはウェットエッチングに比較して
エッチングに多大な時間を要し、通常２〜３μｍの厚み
を有する絶縁層２３をドライエッチングによりエッチン
グするのは量産上好ましくない。２つ目は、ウェットエ
ッチングを使用するものの、エッチング選択比を十分に
とるために下層電極や上層電極に銅材料を用いる方法で
ある。しかしながら、電極材料に銅を用いた場合には、
下地との密着性等を考慮して銅の上下にクロムを積層す
る必要性があるため、構造が複雑になってしまう。
【００４９】そこで、本発明者等は、上記の実施の形態
１に示したエッチング液を上記したＭＣＭに用いられる
多層基板の形成時に用いることを考えた。
１に示したエッチング液を上記したＭＣＭに用いられる
多層基板の形成時に用いることを考えた。
【００５０】すなわち、図６における下層電極２２及び
上層電極２４をＡｌを主成分とする材料により構成し、
下層電極２２の上にＳｉＯ2からなる層間絶縁膜を形成
した多層基板を有する半導体装置において、層間絶縁膜
にコンタクトーホールを形成する際に、エッチング液と
して、例えば市販の５０％フッ化水素酸水溶液と４０％
フッ化アンモニウム水溶液を１：６の容量比で混合し、
これにエチレングリコールまたはグリセリンを、全体の
１３〜３８重量％となるように混合したものを用いる。
このようなエッチング液を用いると、銅のような複雑な
構造を考慮することなく、ＳｉＯ2と下層電極を形成す
るＡｌとの選択比を大きくとった状態で、かつ、下地で
あるＡｌへの悪影響を及ぼすことなく高い速度でコンタ
クトホールを形成することができる。
上層電極２４をＡｌを主成分とする材料により構成し、
下層電極２２の上にＳｉＯ2からなる層間絶縁膜を形成
した多層基板を有する半導体装置において、層間絶縁膜
にコンタクトーホールを形成する際に、エッチング液と
して、例えば市販の５０％フッ化水素酸水溶液と４０％
フッ化アンモニウム水溶液を１：６の容量比で混合し、
これにエチレングリコールまたはグリセリンを、全体の
１３〜３８重量％となるように混合したものを用いる。
このようなエッチング液を用いると、銅のような複雑な
構造を考慮することなく、ＳｉＯ2と下層電極を形成す
るＡｌとの選択比を大きくとった状態で、かつ、下地で
あるＡｌへの悪影響を及ぼすことなく高い速度でコンタ
クトホールを形成することができる。
【００５１】
【発明の効果】以上のように、本発明は、コンタクトホ
ールをフッ酸とフッ化アンモニウムとエチレングリコー
ルまたはグリセリンを混合したエッチング液を用いて形
成するため、ＳｉＯ2のエッチングの進行が遅くなるこ
ともなく、しかもＡｌの粒界エッチングにより薄膜トラ
ンジスタの信頼性も低下しなで薄膜トランジスタを製造
することができる。
ールをフッ酸とフッ化アンモニウムとエチレングリコー
ルまたはグリセリンを混合したエッチング液を用いて形
成するため、ＳｉＯ2のエッチングの進行が遅くなるこ
ともなく、しかもＡｌの粒界エッチングにより薄膜トラ
ンジスタの信頼性も低下しなで薄膜トランジスタを製造
することができる。
【図１】ＢＨＦ液に混合されるエチレングリコールやグ
リセリンの含有量に伴うＳｉＯ 2のエッチング速度の変
化を示す図
リセリンの含有量に伴うＳｉＯ 2のエッチング速度の変
化を示す図
【図２】ＢＨＦ液に混合されるエチレングリコールやグ
リセリンの含有量に伴うＡｌのエッチング速度の変化を
示す図
リセリンの含有量に伴うＡｌのエッチング速度の変化を
示す図
【図３】本発明の実施の形態における薄膜トランジスタ
の製造工程断面図
の製造工程断面図
【図４】本発明の実施の形態における薄膜トランジスタ
の製造工程断面図
の製造工程断面図
【図５】マルチチップモジュールの斜視図
【図６】マルチチップモジュールに用いられる多層基板
の断面図
の断面図
【図７】従来の薄膜トランジスタの製造工程断面図
１ 透光性基板 ２ 下地絶縁膜 ３ ポリシリコン半導体層 ３ａ チャネル領域 ３ｂ，３ｃ ソース、ドレイン領域 ４ ゲート絶縁膜 ５ Ａｌゲート電極 ６ 層間絶縁膜 ７ コンタクトホール ８ ソース、ドレイン電極 ９ Ａｌ−Ｚｒゲート電極 １０ ゲート絶縁膜 １１ ａ−Ｓｉ半導体膜 １２ ｎ+ａ−Ｓｉ半導体膜 １３ Ｔｉソース、ドレイン電極 １４ 有機絶縁膜 １５ コンタクトホール １６ 画素電極 １７ 薄膜基板 １８ ディスクリートチップ部品 １９ ベアチップＳＲＡＭ ２０ ベアチップＤＲＡＭ ２１ コントロールベアチップＬＳＩ ２２ 下層電極 ２３ 絶縁層 ２４ 上層電極
Claims (6)
- 【請求項１】フッ酸とフッ化アンモニウムとグリセリン
とを含有するエッチング液。 - 【請求項２】フッ酸とフッ化アンモニウムとエチレング
リコールまたはグリセリンとを含有し、前記エチレング
リコールまたは前記グリセリンの含有率が１３ｗｔ％以
上３８ｗｔ％以下であることを特徴とするエッチング
液。 - 【請求項３】Ａｌを主成分とする材料からなるゲート電
極配線上に形成された層間絶縁膜をエッチングして前記
層間絶縁膜に前記ゲート電極配線に達するコンタクトホ
ールを形成する工程を有する薄膜トランジスタの製造方
法であって、前記エッチングの際にフッ酸とフッ化アン
モニウムとエチレングリコールまたはグリセリンとを含
有し、前記エチレングリコールまたは前記グリセリンの
含有率が１３ｗｔ％以上３８ｗｔ％以下であるエッチン
グ液を用いることを特徴とする薄膜トランジスタの製造
方法。 - 【請求項４】Ａｌ／Ｔｉからなるソース・ドレイン電極
を選択的に形成する工程をさらに備え、上記Ｔｉをエッ
チングする際に、フッ酸とフッ化アンモニウムとエチレ
ングリコールまたはグリセリンとを含有し、前記エチレ
ングリコールまたは前記グリセリンの含有率が１３ｗｔ
％以上３８ｗｔ％以下であるエッチング液を用いること
を特徴とする請求項３に記載の薄膜トランジスタの製造
方法。 - 【請求項５】基板上に複数個の非線形素子をマトリクス
状に配置し、各々の前記非線形素子を形成する電極がＡ
ｌを主成分として画素電極の機能を有する反射型液晶表
示装置の製造方法であって、フッ酸とフッ化アンモニウ
ムとエチレングリコールまたはグリセリンとを含有し、
前記エチレングリコールまたは前記グリセリンの含有率
が１３ｗｔ％以上３８ｗｔ％以下であるエッチング液に
より前記画素電極表面に凹凸を形成することを特徴とす
る反射型液晶表示素子の製造方法。 - 【請求項６】基板上に形成されたＡｌを主成分とする下
層電極と、前記下層電極上に形成されたＳｉＯ2からな
る絶縁層と、前記絶縁層上に形成された上層電極とを有
する多層基板を有する半導体装置の製造方法であって、
フッ酸とフッ化アンモニウムとエチレングリコールまた
はグリセリンとを含有し、前記エチレングリコールまた
は前記グリセリンの含有率が１３ｗｔ％以上３８ｗｔ％
以下であるエッチング液を用いて、前記下層電極に達す
るように前記絶縁層をエッチングすることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23561997A JP3292108B2 (ja) | 1997-09-01 | 1997-09-01 | エッチング液及びこれを用いた薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23561997A JP3292108B2 (ja) | 1997-09-01 | 1997-09-01 | エッチング液及びこれを用いた薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187325A true JPH1187325A (ja) | 1999-03-30 |
| JP3292108B2 JP3292108B2 (ja) | 2002-06-17 |
Family
ID=16988699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23561997A Expired - Fee Related JP3292108B2 (ja) | 1997-09-01 | 1997-09-01 | エッチング液及びこれを用いた薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3292108B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703014B1 (ko) | 2005-10-26 | 2007-04-06 | 삼성전자주식회사 | 실리콘 산화물 식각액 및 이를 이용한 반도체 소자의 제조 방법 |
| WO2008115032A1 (en) * | 2007-03-22 | 2008-09-25 | Dreamer Co., Ltd. | Method of providing digital tv application and computer-readable medium having thereon program performing function embodying the same |
| US7846349B2 (en) | 2004-12-22 | 2010-12-07 | Applied Materials, Inc. | Solution for the selective removal of metal from aluminum substrates |
| JP2011119743A (ja) * | 1999-06-02 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8398779B2 (en) | 2009-03-02 | 2013-03-19 | Applied Materials, Inc. | Non destructive selective deposition removal of non-metallic deposits from aluminum containing substrates |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5913869B2 (ja) | 2011-08-31 | 2016-04-27 | 林純薬工業株式会社 | エッチング液組成物およびエッチング方法 |
-
1997
- 1997-09-01 JP JP23561997A patent/JP3292108B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119743A (ja) * | 1999-06-02 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014081643A (ja) * | 1999-06-02 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7846349B2 (en) | 2004-12-22 | 2010-12-07 | Applied Materials, Inc. | Solution for the selective removal of metal from aluminum substrates |
| US8389418B2 (en) | 2004-12-22 | 2013-03-05 | Applied Materials, Inc. | Solution for the selective removal of metal from aluminum substrates |
| KR100703014B1 (ko) | 2005-10-26 | 2007-04-06 | 삼성전자주식회사 | 실리콘 산화물 식각액 및 이를 이용한 반도체 소자의 제조 방법 |
| US7351667B2 (en) | 2005-10-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Etching solution for silicon oxide method of manufacturing a semiconductor device using the same |
| WO2008115032A1 (en) * | 2007-03-22 | 2008-09-25 | Dreamer Co., Ltd. | Method of providing digital tv application and computer-readable medium having thereon program performing function embodying the same |
| US8398779B2 (en) | 2009-03-02 | 2013-03-19 | Applied Materials, Inc. | Non destructive selective deposition removal of non-metallic deposits from aluminum containing substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3292108B2 (ja) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198133B1 (en) | Electro-optical device having silicon nitride interlayer insulating film | |
| US6693044B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100797916B1 (ko) | 박막 트랜지스터, τｆτ-어레이 기판, 액정 디스플레이장치 및 그의 제조방법 | |
| US7524706B2 (en) | Method of fabricating a thin film transistor array panel | |
| US20060269786A1 (en) | Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof | |
| JP2006163367A (ja) | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 | |
| US6800564B2 (en) | Etching solution for signal wire and method of fabricating thin film transistor array panel with the same | |
| US7479415B2 (en) | Fabrication method of polycrystalline silicon liquid crystal display device | |
| JPH07209672A (ja) | 非発光型ディスプレーを有する電子装置 | |
| JP3292108B2 (ja) | エッチング液及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JP2002299630A (ja) | ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004071920A (ja) | エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置 | |
| JPH08167722A (ja) | 半導体集積回路の作製方法 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP2002353458A (ja) | 薄膜半導体素子及びその製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPH11340471A (ja) | 半導体装置およびその作製方法 | |
| KR100297063B1 (ko) | 표시장치및그표시장치를가지는전자장치 | |
| JP2002231706A (ja) | エッチング液及びこれを用いた薄膜トランジスタの製造方法 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| JPH088255A (ja) | 半導体装置の配線構造および表示素子用トランジスタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |