JPH0622446A - 交流電力制御装置の素子故障検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の交流電力制御装置の素子故障検出装
置は、１相のみの半導体スイッチング素子が故障した場
合でもこれを検出し、且つその故障がどの相のスイッチ
ング素子であるかも検出するようにしている。 【構成】 制御回路６２は各相のサイリスタ３６ないし
４１のうち、母線３２および３３の相のサイリスタ３６
ないし３９に対して相個別にハイレベルの出力Ｓ２およ
びＳ３で示される素子オン信号を異なるタイミングで出
力する。判定手段６９は、この出力Ｓ２およびＳ３と電
流検出手段である変流器４４，４５および加算器４６の
出力と応じて各相ごとに故障の有無を判定するもので、
各オア回路５９，６０あるいは６１の出力がハイレベル
となったことをもって故障発生有りと判定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負荷に交流電源を供給
すべく主回路に設けられた半導体スイッチング素子の短
絡故障を検出する交流電力制御装置の素子故障検出装置
に関する。

【０００２】

【従来の技術】半導体スイッチング素子たるサイリスタ
を用いた交流電力制御装置および素子故障検出装置の従
来例を図３に示す。すなわち、１は交流電力制御装置で
あり、これは３相交流電源に接続された主回路母線２，
３および４に、遮断器５およびサイリスタ６ないし１１
を介在させて構成され、負荷たる交流電動機１２を通断
電制御するようになっている。

【０００３】１３は素子故障検出装置であり、以下これ
について述べる。１４，１５は主回路母線２，４に配設
された変流器、１６，１７はこれらの変流器１４，１５
の検出電流を整流する整流回路、１８は整流回路１６，
１７のうち大なる方を選択する最大値選択回路である。

【０００４】１９は比較回路であり、これは、最大値選
択回路１８の出力たる電流最大値信号と基準値信号発生
器２０からの電流基準値信号Ｉｋとを比較して電流最大
値信号が電流基準値信号Ｉｋよりも大なる時にハイレベ
ルの信号を出力する。

【０００５】２１はインバータ回路であり、これには交
流電力制御装置１に対する指令信号Ｓ１が与えられるよ
うになっている。この指令信号Ｓ１は、運転信号のとき
にはハイレベルであり、運転停止信号のときにはロウレ
ベルとなるもので、運転信号のときにはサイリスタ６な
いし１１は交流電動機４２運転のためにオンされ、運転
停止信号のときには、サイリスタ６ないし１１はオフさ
れる。２２は比較回路１９およびインバータ回路２１の
出力信号が与えられるアンド回路である。

【０００６】しかして、交流電力制御装置１に対する指
令信号Ｓ１が運転停止信号（ロウレベル）のときにはサ
イリスタ６ないし１１はすべてオフのはずであるが、こ
れらのうちの２相以上のサイリスタが短絡故障すると、
その故障した相に電流が流れるようになる。この場合、
指令信号Ｓ１は運転停止信号（ロウレベル）であるの
で、インバータ回路２１の出力信号はハイレベルであ
る。そして、故障した相に流れる電流は変流器１４ある
いは１５で検出された後整流回路１６あるいは１７によ
って整流され、そのうちの大なる電流値が最大値選択回
路１８により選択される。

【０００７】そして、その電流最大値信号が電流基準値
信号Ｉｋよりも大であれば、比較回路１９がハイレベル
の信号を出力し、従って、アンド回路２２の出力信号が
ハイレベルとなって、これが故障検出信号Ｓ２２として
出力される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来構成では、１相のみのサイリスタが故障した場合に
は、短絡電流が発生せず、従って、２相以上のサイリス
タが故障したときにしかサイリスタ故障を検出できない
といった不具合があり、またどの相のサイリスタが故障
しているのかは検出できない問題があった。

【０００９】本発明は上記事情に鑑みてなされたもので
あり、その目的は、１相のみの半導体スイッチング素子
が故障した場合でもこれを検出できると共に、その故障
がどの相のスイッチング素子であるかも検出できる交流
電力制御装置の素子故障検出装置を提供するにある。

【００１０】

【課題を解決するための手段】本発明は、負荷に交流電
源を供給する主回路の各相に半導体スイッチング素子を
設けてなる交流電力制御装置の素子故障検出装置におい
て、前記負荷に流れる電流を検出する電流検出手段と、
前記主回路の複数の相の半導体スイッチング素子に対し
て異なるタイミングにて個別に素子オン信号を出力する
検査信号出力手段と、この素子オン信号と前記電流検出
手段の出力とに基づいて各相ごとに故障の有無を判定す
る判定手段とを含んで構成される（請求項１の発明）。

【００１１】この場合、上記構成要素に加えて、判定手
段により故障発生が判定されたときに表示動作をする表
示器を設けるようにしても良い（請求項２の発明）。

【００１２】

【作用】いま、一つの相のスイッチング素子が短絡故障
している場合、他の正常相のスイッチング素子をオンす
ると、そのオン時に電流が流れる。この電流は電流検出
手段により検出される。このように電流が流れたことが
検出されることで、一つの相のスイッチング素子が故障
していることが分かり、オンしたスイッチング素子以外
の相のスイッチング素子が短絡故障であることが分か
る。従って、判定手段により、所定の相の半導体スイッ
チング素子に対して異なるタイミングにて個別に素子オ
ン信号を出力することで、短絡故障状態のスイッチング
素子を特定できるようになる。

【００１３】この場合、判定手段により故障発生が判定
されたときに表示動作をする表示器を備えておけば、故
障発生の判定結果を表示できて便利である。

【００１４】

【実施例】以下、本発明の一実施例につき図１および図
２を参照しながら説明する。図１において、交流電力制
御装置３１について述べる。３２，３３および３４は、
３相交流電源に接続された主回路母線であり、これには
遮断器３５が介在されている。３６，３７，３８，３
９，４０および４１は半導体スイッチング素子たるサイ
リスタであり、これらは逆並列接続されて主回路母線３
２，３３および３４に介在されている。４２は主回路母
線３２，３３および３４に接続された負荷たる交流電動
機である。

【００１５】さて、素子故障検出装置４３について述べ
る。４４および４５は電流検出手段としての変流器であ
り、これらは、主回路母線３２および３４の交流電動機
４２側の部位に配設されている。さらに、変流器４４お
よび４５の出力端子は、電流検出手段としての負の加算
器４６の各負入力端子（−），（−）に接続されている
とともに、変流器４４の出力端子は整流回路４７の入力
端子に接続され、加算器４６は整流回路４８の入力端子
に接続され、そして変流器４５の出力端子は整流回路４
９の入力端子に接続されている。上記加算器４６は変流
器４４および４５から出力される電流値信号に基づいて
母線３３の相に流れる電流を合成して検出するものであ
る。

【００１６】整流回路４７ないし４９は、入力される電
流を整流し平滑して電流値信号として出力するもので、
それぞれの出力端子は比較回路５０，５１および５２の
一方の入力端子に接続されている。これら比較回路５
０，５１および５２の他方の入力端子には基準値信号発
生器５３から電流基準値信号Ｉｋが与えられるようにな
っており、そして、各整流回路４７，４８および４９か
ら与えられる電流値信号がこの電流基準値信号Ｉｋより
大きくなったときにハイレベル信号を出力するようにな
っている。

【００１７】そして、これら比較回路５０，５１および
５２の各出力端子は、アンド回路５３，５４および５５
の各一方の入力端子と、アンド回路５６，５７および５
８の各一方の入力端子とにそれぞれ接続されている。さ
らに、アンド回路５６，５７および５８の出力端子はそ
れぞれオア回路５９，６０および６１の各一方の入力端
子に接続されている。

【００１８】一方、６２は検査信号出力手段としての制
御回路で、これは指令信号Ｓ１が与えられると、各出力
端子からサイリスタ３６ないし４１をオンオフ制御する
ための制御信号Ｓ２，Ｓ３およびＳ４を出力するように
なっており、この制御信号Ｓ２，Ｓ３およびＳ４はサイ
リスタ駆動回路に与えられるようになっている。そし
て、制御信号Ｓ２，Ｓ３およびＳ４はハイレベルのとき
に各サイリスタ３６ないし４１をオンし、ロウレベルの
ときに各サイリスタ３６ないし４１をオフするようにな
っている。

【００１９】さらに、制御信号Ｓ２は、インバータ回路
６３およびアンド回路６６の入力端子に与えられるよう
になっている。また制御信号Ｓ３はインバータ回路６４
およびアンド回路６７の入力端子に与えられるようにな
っている。さらに制御信号Ｓ４はインバータ回路６５に
与えられるようになっている。

【００２０】インバータ回路６３の反転出力Ｓ２ｉはア
ンド回路６７および６８の他の入力端子に与えられ、イ
ンバータ回路６４の反転出力Ｓ３ｉはアンド回路６６お
よび６８の他の入力端子に与えられ、インバータ回路６
５の反転出力Ｓ４ｉはアンド回路６６，６７および６８
の他の入力端子に与えられるようになっている。

【００２１】さらに、アンド回路６６の出力は前記アン
ド回路５７および５８の他の入力端子に与えられ、アン
ド回路６７の出力はアンド回路５６の他の入力端子に与
えられ、そして、アンド回路６８の出力は各アンド５
３，５４および５５に与えられるようになっている。

【００２２】この制御回路６２は、指令信号Ｓ１が運転
信号としてハイレベルで与えられると、図２に示すよう
に、これがハイレベルである間は、各出力Ｓ２，Ｓ３お
よびＳ４をハイレベル（素子オン信号）とし、指令信号
Ｓ１が運転停止信号としてロウレベルとされると、その
立下り時点ｔａから時間Ｔ１の間は各出力Ｓ２，Ｓ３お
よびＳ４を共にロウレベルとし、次の時間Ｔ２では出力
Ｓ２のみをハイレベルとし、次の時間Ｔ３では各出力Ｓ
２，Ｓ３およびＳ４を共にロウレベルとし、次の時間Ｔ
４では出力Ｓ３のみをハイレベルとする。上記時点ｔａ
から時間Ｔ４終了までの期間を検出期間Ｔｋとしてい
る。

【００２３】ここで、上記比較回路５０ないし５２、ア
ンド回路５３ないし５８、オア回路５９ないし６１、イ
ンバータ回路６３ないし６５、アンド回路６６ないし６
８により判定手段６９が構成されており、これの出力段
であるオア回路５９ないし６１の各出力Ｓ３２，Ｓ３３
およびＳ３４はハイレベルで故障判定信号とされる。こ
の各出力Ｓ３２，Ｓ３３およびＳ３４は表示器７０の表
示制御回路７１に与えられるようになっており、表示制
御回路７１はハイレベルの出力Ｓ３２が与えられると、
母線３２の相のサイリスタ３６および３７について故障
が発生している旨を表示し、同様に、ハイレベルの出力
Ｓ３３が与えられると、母線３３の相のサイリスタ３８
および３９について故障が発生している旨を表示し、ハ
イレベルの出力Ｓ３４が与えられると、母線３４の相の
サイリスタ４０および４１について故障が発生している
旨を表示する。

【００２４】さて、上記構成の作用について述べる。制
御回路６２にハイレベルで指令信号Ｓ１が与えられる
と、図２に示すように、各出力Ｓ２，Ｓ３およびＳ４を
ハイレベルとする。その出力Ｓ２により母線３２の相の
サイリスタ３６および３７がオンされ、出力Ｓ３により
母線３３の相のサイリスタ３８および３９がオンされ、
出力Ｓ４により母線３４の相のサイリスタ４０および４
１がオンされる。これによって交流電動機４２に３相交
流電力が供給される。

【００２５】しかして、この交流電動機４２に電流が流
れることにより、電流検出手段たる変流器４４および４
５は、それぞれ母線３２の相および母線３４の相の電流
を検出し、この検出電流は整流回路４７および４９によ
り直流の電流値信号に変換される。また、他の電流検出
手段としての加算器４６は母線３２の相および母線３４
の相の電流から母線３３の相の電流を検出して整流回路
４８に入力し、この整流回路４８により直流の電流値信
号に変換される。

【００２６】各整流回路４７，４８および４９の出力は
比較回路５０，５１および５２に与えられて、電流基準
値信号Ｉｋと比較される。電流基準値信号Ｉｋは負荷電
流に対して低い値に設定されるのが一般的であり、各比
較回路５０，５１および５２からそれぞれハイレベルの
信号が出力される。

【００２７】一方、制御回路６２の各出力Ｓ２，Ｓ３お
よびＳ４はいずれもハイレベルであるが、インバータ回
路６３，６４および６５により反転されるから、その反
転出力Ｓ２ｉ，Ｓ３ｉおよびＳ４ｉはいずれもロウレベ
ルであり、アンド回路６６，６７および６８の出力はい
ずれもロウレベルである。従って、各アンド回路５３な
いし５８の出力もロウレベルで、オア回路５９，６０お
よび６１の出力Ｓ３２，Ｓ３３およびＳ３４もロウレベ
ルである。

【００２８】次に、制御回路４２は、指令信号Ｓ１がロ
ウレベルとなると、図２に示したように、出力Ｓ２，Ｓ
３およびＳ４を時間Ｔ１の間ロウレベルとする。すなわ
ち、各母線３２，３３および３４の各相のサイリスタ３
６ないし４１は短絡故障が発生していなければオフさ
れ、各相の母線３２，３３および３４に電流は流れず、
従って、各比較回路５０，５１および５２の出力はロウ
レベルであり、従って、オア回路５９，６０および６１
の各出力Ｓ３２，Ｓ３３およびＳ３４はロウレベルとな
り、表示器７０には故障発生表示はされない。

【００２９】ところが、仮に２つの相のサイリスタが短
絡故障している場合には、その２つの相間に電流が流れ
る。例えば、母線３２および３３の各相のサイリスタに
短絡故障が発生しているとすると、その相間に電流が流
れる。この電流は変流器４４および加算器４６にて検出
され、各整流回路４７および４８が電流値信号を出力し
て比較回路５０および５１に与える。この結果、この比
較回路５０および５１がその出力をハイレベルとしてア
ンド回路５３および５４の一方の入力端子に与える。

【００３０】このとき、このアンド回路５３および５４
の他方の入力端子にはアンド回路６８の出力が与えられ
るが、この出力は、各インバータ回路６３，６４および
６５がの出力がハイレベルであるのでハイレベルであ
り、従って、このアンド回路５３および５４の出力はハ
イレベルで、オア回路５９および６０の出力Ｓ３２およ
びＳ３３がハイレベルとなる。この結果、表示器７０に
は母線３２および３３の相のサイリスタに短絡故障が発
生していることが表示される。

【００３１】なお、母線３２および３４の相のサイリス
タに短絡故障が発生しているとすると、オア回路５９お
よび６１の各出力Ｓ３２およびＳ３４がハイレベルとな
り、表示器７０には母線３２および３４の相のサイリス
タに短絡故障が発生していることが表示され、同様に、
母線３３および３４の相のサイリスタに短絡故障が発生
しているとすると、オア回路６０および６１の各出力Ｓ
３３およびＳ３４がハイレベルとなり、表示器７０には
母線３３および３４の相のサイリスタに短絡故障が発生
していることが表示される。

【００３２】このように時間Ｔ１の間においては２つの
相のサイリスタに短絡故障が発生している場合にこれが
検出される。

【００３３】制御回路６２は、この時間Ｔ１が経過する
と、出力Ｓ２のみをハイレベルとする。このとき、母線
３２の相のサイリスタ３６，３７はオンされるが、これ
以外のサイリスタが正常であれば、負荷電流は流れな
い。従って、比較回路５０，５１および５２の各出力は
ロウレベルで、オア回路５９，６０および６１の各出力
Ｓ３２，Ｓ３３およびＳ３４はいずれもロウレベルであ
る。

【００３４】ところが、サイリスタ３６，３７以外のサ
イリスタに短絡故障が発生しているとすると、母線３２
と故障該当相の母線との間に電流が流れる。例えば、母
線３３の相のサイリスタ３８もしくは３９に短絡故障が
発生しているとすると、比較回路５０および５１の各出
力がハイレベルとなる。この場合制御回路６２の出力Ｓ
２のみがハイレベルであるから、アンド回路６６の出力
のみがハイレベルで、アンド回路６７および６８の各出
力はいずれもロウレベルとなる。

【００３５】従って、アンド回路５７の各入力はいずれ
もハイレベルとなるから、オア回路６０の出力はハイレ
ベルとなる。これに対し、アンド回路５６および５３の
各出力は、アンド回路６７および６８の各出力がロウレ
ベルであることから、いずれもロウレベルであり、従っ
て、オア回路５９の出力Ｓ３２はロウレベルとなる。ま
た、アンド回路５５および５８は、比較回路５２の出力
がロウレベルであることから、いずれもロウレベルであ
り、従って、オア回路６１もロウレベルである。すなわ
ち、オア回路６０の出力Ｓ３３のみがハイレベルとなっ
たことで、母線３３の相のサイリスタ３８もしくは３９
に短絡故障が発生している旨が表示器７０に表示され
る。

【００３６】この場合、母線３３の相のサイリスタ３８
および３９は正常で、母線３４の相のサイリスタ４０も
しくは４１に短絡故障が発生しているとすると、比較回
路５２の出力がハイレベルとなるから、アンド回路５８
のみの出力がハイレベルとなり、母線３４の相のサイリ
スタ４０もしくは４１に短絡故障が発生している旨が表
示器７０に表示される。

【００３７】このように時間Ｔ２の間において、母線３
３または母線３４のいずれかの一つの相にサイリスタに
短絡故障が発生している場合にこれが個別の判定され
る。

【００３８】次に、次の時間Ｔ３において各出力Ｓ２，
Ｓ３およびＳ４をロウレベルにした後、時間Ｔ４におい
て出力Ｓ３をハイレベルとする。このときアンド回路６
７のみがハイレベル出力となり、これによりアンド５６
の他方の入力端子がハイレベルとなる。他のアンド回路
５３ないし５５、５７および５８の各出力はロウレベル
となる。従って、母線３２の相のサイリスタ３６あるい
は３７に短絡故障が発生していれば、母線３３との相間
に電流が流れるから、比較回路５０および５１の各出力
がハイレベル、そして、アンド回路５６もハイレベルと
なり、オア回路５９の出力Ｓ３２がハイレベルとなる。
これにて、表示器７０は母線３２の相のサイリスタ３６
あるいは３７に短絡故障が発生していることを表示す
る。なお、このサイリスタ３６あるいは３７に短絡故障
が発生していないとすると、比較回路５０の出力はロウ
レベルであるから、オア回路５９はロウレベルとなる。

【００３９】このようにこの時間Ｔ４では、母線３２の
相のサイリスタ３６あるいは３７について短絡故障発生
の有無が判定される。

【００４０】なお、上記実施例においては、母線３２お
よび母線３３の各相のサイリスタに対して素子オン信号
を異なるタイミングで出力するようにしたが、これは、
３相のサイリスタに対して素子オン信号を異なるタイミ
ングで出力するようにしても良い。

【００４１】

【発明の効果】本発明は以上の説明から明らかなよう
に、次の効果を得ることができる。

【００４２】請求項１の発明によれば、１相のみの半導
体スイッチング素子が故障した場合でもこれを検出でき
ると共に、その故障がどの相のスイッチング素子である
かも検出できるという効果を奏する。

【００４３】請求項２の発明によれば、故障発生の判定
結果を表示できて便利となるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す電気構成のブロック図

【図２】制御回路の入力および出力の状況を示すタイム
チャート

【図３】従来例を示す電気構成のブロック図

【符号の説明】

３２，３３および３４は母線、３６，３７，３８，３
９，４０および４１はサイリスタ（半導体スイッチング
素子）、４２は交流電動機（負荷）、４３は素子故障検
出装置、４４および４５は変流器（電流検出手段）、４
６は加算器（電流検出手段）、５０，５１および５２は
比較回路、６２は制御回路（検査信号出力手段）、６９
は判定手段、７０は表示器を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 負荷に交流電源を供給する主回路の各相
   に半導体スイッチング素子を設けてなる交流電力制御装
   置の素子故障検出装置において、前記負荷に流れる電流
   を検出する電流検出手段と、前記主回路の複数の相の半
   導体スイッチング素子に対して異なるタイミングにて個
   別に素子オン信号を出力する検査信号出力手段と、この
   素子オン信号と前記電流検出手段の出力とに基づいて各
   相ごとに故障の有無を判定する判定手段とを具備してな
   る交流電力制御装置の素子故障検出装置。
2. 【請求項２】 判定手段により故障発生が判定されたと
   きに表示動作をする表示器を設けたことを特徴とする請
   求項１記載の交流電力制御装置の素子故障検出装置。