JPH05344738A - 並列冗長インバータ - Google Patents
並列冗長インバータInfo
- Publication number
- JPH05344738A JPH05344738A JP4150216A JP15021692A JPH05344738A JP H05344738 A JPH05344738 A JP H05344738A JP 4150216 A JP4150216 A JP 4150216A JP 15021692 A JP15021692 A JP 15021692A JP H05344738 A JPH05344738 A JP H05344738A
- Authority
- JP
- Japan
- Prior art keywords
- control
- inverter
- circuit
- fuse
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 並列冗長インバータの主回路スイッチ素子導
通異常における健全機との間の横流防止を確実にする。 【構成】 スイッチ素子の導通異常を過電流検出リレー
ＯＣＲで検出し、この検出にＰＷＭ波形のゲート制御信
号に代えて高周波の矩形波列信号で上側アームになるト
ランジスタＴU，ＴVをオン・オフ制御し、その後に下側
アームになるトランジスタＴX，ＴYをオン・オフ制御
し、例えば上側アームの導通異常には下側アームのオン
・オフ制御で上下アームに短絡電流を流してヒューズＦ
U等を溶断し、健全インバータからの切離しを得て横流
を防止する。オン・オフ時間はモノマルチバイブレータ
１５6，１５7で設定する。
通異常における健全機との間の横流防止を確実にする。 【構成】 スイッチ素子の導通異常を過電流検出リレー
ＯＣＲで検出し、この検出にＰＷＭ波形のゲート制御信
号に代えて高周波の矩形波列信号で上側アームになるト
ランジスタＴU，ＴVをオン・オフ制御し、その後に下側
アームになるトランジスタＴX，ＴYをオン・オフ制御
し、例えば上側アームの導通異常には下側アームのオン
・オフ制御で上下アームに短絡電流を流してヒューズＦ
U等を溶断し、健全インバータからの切離しを得て横流
を防止する。オン・オフ時間はモノマルチバイブレータ
１５6，１５7で設定する。
Description
【０００１】
【産業上の利用分野】本発明は、並列冗長インバータに
係り、特にインバータ異常時に健全機からの横流を防止
する並列冗長インバータに関する。
係り、特にインバータ異常時に健全機からの横流を防止
する並列冗長インバータに関する。
【０００２】
【従来の技術】並列冗長インバータは、複数台のインバ
ータを共通負荷の電源とし、例えば１台のインバータ故
障や保守点検にも残りのインバータによる無停電給電を
可能にする。
ータを共通負荷の電源とし、例えば１台のインバータ故
障や保守点検にも残りのインバータによる無停電給電を
可能にする。
【０００３】各インバータはパワートランジスタやＧＴ
Ｏ，ＧＴＲ等の自己消弧形素子のブリッジ接続で主回路
を構成し、主回路素子のＰＷＭ制御や等パルス制御によ
って出力電圧制御を行う。
Ｏ，ＧＴＲ等の自己消弧形素子のブリッジ接続で主回路
を構成し、主回路素子のＰＷＭ制御や等パルス制御によ
って出力電圧制御を行う。
【０００４】従来の並列冗長インバータにおいて、主回
路のアーム素子が素子自体の故障又はゲート回路等の故
障によって導通状態になったとき、この異常機と出力端
で並列接続する健全機から該異常機への横流が発生し、
システムダウンになる問題がある。
路のアーム素子が素子自体の故障又はゲート回路等の故
障によって導通状態になったとき、この異常機と出力端
で並列接続する健全機から該異常機への横流が発生し、
システムダウンになる問題がある。
【０００５】この横流防止には各インバータの出力端に
サイリスタ等を使った高速交流スイッチを夫々設け、こ
の異常機のスイッチをオフ制御する方法が知られてい
る。
サイリスタ等を使った高速交流スイッチを夫々設け、こ
の異常機のスイッチをオフ制御する方法が知られてい
る。
【０００６】この横流防止方法は、インバータの各相毎
に高速交流スイッチを必要とし、しかもインバータの最
大出力電流以上の可制御電流を必要とし、比較的大型で
高価なものになる。
に高速交流スイッチを必要とし、しかもインバータの最
大出力電流以上の可制御電流を必要とし、比較的大型で
高価なものになる。
【０００７】そこで、従来の他の横流防止方法として、
異常発生時に主回路スイッチに直列のヒューズを溶断さ
せることで異常機を健全機から切離す方法がある。この
方法によれば高速交流スイッチを不要にする。
異常発生時に主回路スイッチに直列のヒューズを溶断さ
せることで異常機を健全機から切離す方法がある。この
方法によれば高速交流スイッチを不要にする。
【０００８】図６は従来の横流防止方法を説明するため
の回路図である。同図は２台の単相インバータ１，２を
出力トランス３，４で並列接続し、インバータから負荷
５へ給電する場合を示す。インバータ１，２は、インバ
ータ１に代表して示すように、パワートランジスタ
ＴU，ＴV，ＴX，ＴYに夫々直列にヒューズＦU，ＦV，Ｆ
X，ＦYを設け、さらにトランジスタに並列に還流ダイオ
ードＤU，ＤV，ＤX，ＤYを設ける。そして、電圧周波数
制御回路ＣＮＴからの制御信号に従ってゲート回路ＧＡ
ＴＥに各トランジスタＴU，ＴV，ＴX，ＴYのゲート信号
を得る。
の回路図である。同図は２台の単相インバータ１，２を
出力トランス３，４で並列接続し、インバータから負荷
５へ給電する場合を示す。インバータ１，２は、インバ
ータ１に代表して示すように、パワートランジスタ
ＴU，ＴV，ＴX，ＴYに夫々直列にヒューズＦU，ＦV，Ｆ
X，ＦYを設け、さらにトランジスタに並列に還流ダイオ
ードＤU，ＤV，ＤX，ＤYを設ける。そして、電圧周波数
制御回路ＣＮＴからの制御信号に従ってゲート回路ＧＡ
ＴＥに各トランジスタＴU，ＴV，ＴX，ＴYのゲート信号
を得る。
【０００９】ここで、横流防止回路として、インバータ
の直流回路の平滑コンデンサＣの電流を検出する変流器
ＣＴと、この検出電流からインバータの主回路側への放
電電流Ｉdの過大を検出する過電流検出回路ＯＣＲと、
この検出時に一定時間後にゲート回路ＧＡＴＥの動作を
停止させるタイマ回路Ｔとを設ける。
の直流回路の平滑コンデンサＣの電流を検出する変流器
ＣＴと、この検出電流からインバータの主回路側への放
電電流Ｉdの過大を検出する過電流検出回路ＯＣＲと、
この検出時に一定時間後にゲート回路ＧＡＴＥの動作を
停止させるタイマ回路Ｔとを設ける。
【００１０】図示構成において、インバータ１，２の並
列運転中に例えばインバータ１のトランジスタＴUが導
通異常を起こしたとき、平滑コンデンサＣの放電電流の
過大から過電流検出回路ＯＣＲが異常検出を行い、この
検出時にタイマＴの時間だけトランジスタＴU，ＴV，Ｔ
X，ＴYを通常ゲート制御を続ける。この時間Ｔの間のト
ランジスタＴXのオンとトランジスタＴUの導通異常で上
下アーム短絡を発生させ、ヒューズＦU，ＦXを溶断さ
せ、またトランジスタＴXも過電流破損させる。
列運転中に例えばインバータ１のトランジスタＴUが導
通異常を起こしたとき、平滑コンデンサＣの放電電流の
過大から過電流検出回路ＯＣＲが異常検出を行い、この
検出時にタイマＴの時間だけトランジスタＴU，ＴV，Ｔ
X，ＴYを通常ゲート制御を続ける。この時間Ｔの間のト
ランジスタＴXのオンとトランジスタＴUの導通異常で上
下アーム短絡を発生させ、ヒューズＦU，ＦXを溶断さ
せ、またトランジスタＴXも過電流破損させる。
【００１１】これにより、導通異常のトランジスタＴU
及びＴXを主回路から切離し、またタイマＴのタイマ時
間後にはインバータ１を負荷５から切離す。負荷５への
給電はインバータ２から継続して行う。
及びＴXを主回路から切離し、またタイマＴのタイマ時
間後にはインバータ１を負荷５から切離す。負荷５への
給電はインバータ２から継続して行う。
【００１２】
【発明が解決しようとする課題】従来の横流防止方法に
おいて、例えば異常アームになるトランジスタＴU，ＴX
のヒューズＦU，ＦXが低い制御率のＰＷＭ波形や過電流
検出のタイミングによっては溶断できないままゲート回
路ＧＡＴＥの動作を停止させることがあり、このとき健
全機になるインバータ２から異常機になるインバータ１
側への横流が発生し、システムダウンになる。
おいて、例えば異常アームになるトランジスタＴU，ＴX
のヒューズＦU，ＦXが低い制御率のＰＷＭ波形や過電流
検出のタイミングによっては溶断できないままゲート回
路ＧＡＴＥの動作を停止させることがあり、このとき健
全機になるインバータ２から異常機になるインバータ１
側への横流が発生し、システムダウンになる。
【００１３】この横流は、例えばトランジスタＴUに直
列のヒューズＦUが溶断していないときにはトランス３
からダイオードＤV→ヒューズＦV→ヒューズＦU→トラ
ンジスタＴU→トランス３の経路で短絡電流が流れ、イ
ンバータ２の出力短絡と同等になる。
列のヒューズＦUが溶断していないときにはトランス３
からダイオードＤV→ヒューズＦV→ヒューズＦU→トラ
ンジスタＴU→トランス３の経路で短絡電流が流れ、イ
ンバータ２の出力短絡と同等になる。
【００１４】また、ヒューズの溶断のためのタイマ時間
のゲート制御中は正常なアームになるトランジスタ
ＴV，ＴXもゲート制御されるため、直流回路からの短絡
電流は正常なアーム側にも分流してしまい、異常アーム
側の短絡電流を減少させてそのヒューズ溶断ができない
場合がある。
のゲート制御中は正常なアームになるトランジスタ
ＴV，ＴXもゲート制御されるため、直流回路からの短絡
電流は正常なアーム側にも分流してしまい、異常アーム
側の短絡電流を減少させてそのヒューズ溶断ができない
場合がある。
【００１５】上述のように、従来の横流防止方法ではタ
イマＴのタイマ時間設定を難しくし、しかもヒューズの
確実な溶断を難しくし、確実な横流防止にはならない問
題があった。
イマＴのタイマ時間設定を難しくし、しかもヒューズの
確実な溶断を難しくし、確実な横流防止にはならない問
題があった。
【００１６】本発明の目的は、健全機との間の横流防止
を確実にする並列冗長インバータを提供することにあ
る。
を確実にする並列冗長インバータを提供することにあ
る。
【００１７】
【課題を解決するための手段】本発明は、前記課題の解
決を図るため、複数台のインバータの出力をトランスで
結合し、運転インバータを切替えて共通の負荷に給電す
る並列冗長インバータにおいて、各インバータの主回路
はブリッジ接続するスイッチ素子に夫々直列にヒューズ
を設け、各インバータの制御回路は主回路の過電流を検
出したときに該主回路の上側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オン
・オフ制御し、この後に下側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オフ
・オフ制御するゲートロジックを設けたことを特徴とす
る。
決を図るため、複数台のインバータの出力をトランスで
結合し、運転インバータを切替えて共通の負荷に給電す
る並列冗長インバータにおいて、各インバータの主回路
はブリッジ接続するスイッチ素子に夫々直列にヒューズ
を設け、各インバータの制御回路は主回路の過電流を検
出したときに該主回路の上側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オン
・オフ制御し、この後に下側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オフ
・オフ制御するゲートロジックを設けたことを特徴とす
る。
【００１８】また、複数台のインバータの出力をトラン
スで結合し、運転インバータを切替えて共通の負荷に給
電する並列冗長インバータにおいて、各インバータの主
回路はブリッジ接続するスイッチ素子に夫々直列にヒュ
ーズを設け、各インバータの制御回路は主回路の過電流
を検出したときに該主回路の上側アームになる各スイッ
チ素子を前記ヒューズ溶断のための一定時間だけ高周波
オン・オフ制御を開始し、前記一定時間後又は主回路の
過電流が解消されたときに下側アームになる各スイッチ
素子を前記ヒューズ溶断のための一定時間だけ高周波オ
ン・オフ制御する過電流制御回路を設けたことを特徴と
する。
スで結合し、運転インバータを切替えて共通の負荷に給
電する並列冗長インバータにおいて、各インバータの主
回路はブリッジ接続するスイッチ素子に夫々直列にヒュ
ーズを設け、各インバータの制御回路は主回路の過電流
を検出したときに該主回路の上側アームになる各スイッ
チ素子を前記ヒューズ溶断のための一定時間だけ高周波
オン・オフ制御を開始し、前記一定時間後又は主回路の
過電流が解消されたときに下側アームになる各スイッチ
素子を前記ヒューズ溶断のための一定時間だけ高周波オ
ン・オフ制御する過電流制御回路を設けたことを特徴と
する。
【００１９】
【作用】上側アームの導通異常には、下側アームのオン
・オフによってペアスイッチに短絡電流を流し、上下ア
ームのペアスイッチのヒューズを溶断させる。逆に下側
アームの導通異常には上側アームのオン・オフによって
ペアスイッチに短絡電流を流す。このオン・オフ制御は
ＰＷＭ波形等のゲート制御信号とは無関係に高周波に
し、一定時間内にヒューズ溶断を得る。
・オフによってペアスイッチに短絡電流を流し、上下ア
ームのペアスイッチのヒューズを溶断させる。逆に下側
アームの導通異常には上側アームのオン・オフによって
ペアスイッチに短絡電流を流す。このオン・オフ制御は
ＰＷＭ波形等のゲート制御信号とは無関係に高周波に
し、一定時間内にヒューズ溶断を得る。
【００２０】また、上側アームのオン・オフ制御で過電
流が解消されないときは下側アームの導通異常は無く、
上側アームの導通異常として該過電流の解消で直ちに下
側アームのオン・オフ制御に入り、過電流検出からヒュ
ーズ溶断までの時間を短縮する。
流が解消されないときは下側アームの導通異常は無く、
上側アームの導通異常として該過電流の解消で直ちに下
側アームのオン・オフ制御に入り、過電流検出からヒュ
ーズ溶断までの時間を短縮する。
【００２１】
【実施例】図１は本発明の一実施例を示す回路図であ
り、正弦波ＰＷＭインバータに適用した場合である。同
図が図６と異なる部分は、制御回路構成にある。
り、正弦波ＰＷＭインバータに適用した場合である。同
図が図６と異なる部分は、制御回路構成にある。
【００２２】図１において、電圧制御回路１１はインバ
ータ１の出力電圧制御アンプを有して電圧制御信号を発
生し、周波数制御回路１２はインバータ１の出力周波数
設定値に一致する周波数かつ一定レベルの正弦波信号及
び搬送波としての設定周波数の三角波信号を発生する。
掛算器１３は正弦波信号に電圧制御信号のレベルに対応
する係数で乗ずることによって電圧制御信号に対応する
レベルの正弦波信号を得る。コンパレータ１４は掛算器
１３の出力になる正弦波信号と三角波信号とのレベル比
較によりＰＷＭ波形信号を得る。
ータ１の出力電圧制御アンプを有して電圧制御信号を発
生し、周波数制御回路１２はインバータ１の出力周波数
設定値に一致する周波数かつ一定レベルの正弦波信号及
び搬送波としての設定周波数の三角波信号を発生する。
掛算器１３は正弦波信号に電圧制御信号のレベルに対応
する係数で乗ずることによって電圧制御信号に対応する
レベルの正弦波信号を得る。コンパレータ１４は掛算器
１３の出力になる正弦波信号と三角波信号とのレベル比
較によりＰＷＭ波形信号を得る。
【００２３】周波数制御回路１２は過電流検出回路ＯＣ
Ｒの過電流検出信号で三角波信号出力に代えて高い周波
数（通常の数倍）の矩形波信号を出力する。
Ｒの過電流検出信号で三角波信号出力に代えて高い周波
数（通常の数倍）の矩形波信号を出力する。
【００２４】ゲートロジック１５は、コンパレータ１４
からのＰＷＭ波形信号に素子のデッドタイム分を減ずる
デッドタイム回路１５1と、ＰＷＭ波形信号を反転する
反転回路１５2と、この反転信号に素子のデッドタイム
分を減ずるデッドタイム回路１５3とによってトランジ
スタＴU，ＴV，ＴX，ＴYの上側アームのゲート信号ＧU
と下側アームのゲート信号ＧXを得る。これら信号ＧU，
ＧXはアンドゲート１５4，１５5を通して取出される。
からのＰＷＭ波形信号に素子のデッドタイム分を減ずる
デッドタイム回路１５1と、ＰＷＭ波形信号を反転する
反転回路１５2と、この反転信号に素子のデッドタイム
分を減ずるデッドタイム回路１５3とによってトランジ
スタＴU，ＴV，ＴX，ＴYの上側アームのゲート信号ＧU
と下側アームのゲート信号ＧXを得る。これら信号ＧU，
ＧXはアンドゲート１５4，１５5を通して取出される。
【００２５】また、ゲートロジック１５は、過電流検出
回路ＯＣＲの過電流検出タイミングで一定時間幅のパル
スを発生する。モノマルチバイブレータ１５6と、この
モノマルチバイブレータ１５6の出力後縁で一定時間幅
のパルスを発生するモノマルチバイブレータ１５7と、
過電流検出回路ＯＣＲの過電流検出信号を反転する反転
回路１５8と、モノマルチバイブレータ１５6の出力と反
転回路１５8の出力とを入力としアンドゲート１５4への
ゲート入力Ｕを得るオアゲート１５9と、モノマルチバ
イブレータ１５7の出力と反転回路１５8の出力とを入力
としアンドゲート１５5へのゲート入力Ｘを得るオアゲ
ート１５10とを備える。
回路ＯＣＲの過電流検出タイミングで一定時間幅のパル
スを発生する。モノマルチバイブレータ１５6と、この
モノマルチバイブレータ１５6の出力後縁で一定時間幅
のパルスを発生するモノマルチバイブレータ１５7と、
過電流検出回路ＯＣＲの過電流検出信号を反転する反転
回路１５8と、モノマルチバイブレータ１５6の出力と反
転回路１５8の出力とを入力としアンドゲート１５4への
ゲート入力Ｕを得るオアゲート１５9と、モノマルチバ
イブレータ１５7の出力と反転回路１５8の出力とを入力
としアンドゲート１５5へのゲート入力Ｘを得るオアゲ
ート１５10とを備える。
【００２６】従って、ゲートロジック１５は、過電流検
出回路ＯＣＲが過電流を検出していない通常状態では反
転回路１５8の出力が論理“１”にあってアンドゲート
１５4，１５5のゲート入力Ｕ，Ｘに論理“１”を得、デ
ッドタイム回路１５1，１５3からのＰＷＭ波形を上下ア
ームのゲート制御信号ＧU，ＧXとして出力する。
出回路ＯＣＲが過電流を検出していない通常状態では反
転回路１５8の出力が論理“１”にあってアンドゲート
１５4，１５5のゲート入力Ｕ，Ｘに論理“１”を得、デ
ッドタイム回路１５1，１５3からのＰＷＭ波形を上下ア
ームのゲート制御信号ＧU，ＧXとして出力する。
【００２７】そして、過電流検出入力がある異常発生で
はモノマルチバイブレータ１５6の出力パルス幅時間だ
けアンドゲート１５4のゲート入力Ｕを論理“１”にし
て上側アームのゲート制御信号ＧUを出力し、この後に
モノマルチバイブレータ１５7の出力幅時間だけアンド
ゲート１５5のゲート入力Ｘを論理“１”にして下側ア
ームのゲート制御信号ＧXを出力する。
はモノマルチバイブレータ１５6の出力パルス幅時間だ
けアンドゲート１５4のゲート入力Ｕを論理“１”にし
て上側アームのゲート制御信号ＧUを出力し、この後に
モノマルチバイブレータ１５7の出力幅時間だけアンド
ゲート１５5のゲート入力Ｘを論理“１”にして下側ア
ームのゲート制御信号ＧXを出力する。
【００２８】この異常発生時のゲート制御信号ＧU，ＧX
は周波数制御回路１２の三角波信号出力が高周波の矩形
波信号に切換えられ、この矩形波信号と正弦波信号のレ
ベル比較により連続した矩形波信号になる。
は周波数制御回路１２の三角波信号出力が高周波の矩形
波信号に切換えられ、この矩形波信号と正弦波信号のレ
ベル比較により連続した矩形波信号になる。
【００２９】図２及び図３は制御回路の各部動作説明の
タイムチャートを示し、図２にはＰＷＭ波形発生部のタ
イムチャートを示し、図３にはゲートロジックのタイム
チャートを示す。
タイムチャートを示し、図２にはＰＷＭ波形発生部のタ
イムチャートを示し、図３にはゲートロジックのタイム
チャートを示す。
【００３０】図２において、通常制御期間ＴNには周波
数制御回路１２からの三角波信号と乗算器１３を介した
正弦波信号とから比較器１４の出力にＰＷＭ波形信号を
得、この信号はゲートロジック１５のデッドタイム回路
１５1，１５3及びアンドゲート１５4，１５5等を通して
上下アームのゲート制御信号として取出される。
数制御回路１２からの三角波信号と乗算器１３を介した
正弦波信号とから比較器１４の出力にＰＷＭ波形信号を
得、この信号はゲートロジック１５のデッドタイム回路
１５1，１５3及びアンドゲート１５4，１５5等を通して
上下アームのゲート制御信号として取出される。
【００３１】また、過電流発生になる異常期間ＴOCには
三角波信号に代えた高周波の矩形波信号と正弦波信号の
比較によって比較器１４の出力及びアンドゲート１
５4，１５5の一方の入力は矩形波列信号になる。
三角波信号に代えた高周波の矩形波信号と正弦波信号の
比較によって比較器１４の出力及びアンドゲート１
５4，１５5の一方の入力は矩形波列信号になる。
【００３２】この異常期間ＴOCにはゲートロジック１５
において、図３に示すように、過電流検出時刻ｔ1から
ｔ2まで（モノマルチバイブレータ１５6の出力期間
ＴU）はアンドゲート１５4のゲート入力Ｕが論理“１”
になり、矩形波列のゲート制御信号ＧUのみが発生す
る。この後、時刻ｔ2からｔ3まで（モノマルチバイブレ
ータ１５7の出力期間ＴX）はアンドゲート１５5のゲー
ト入力Ｘが論理“１”になり、矩形波列のゲート制御信
号ＧXのみが発生する。
において、図３に示すように、過電流検出時刻ｔ1から
ｔ2まで（モノマルチバイブレータ１５6の出力期間
ＴU）はアンドゲート１５4のゲート入力Ｕが論理“１”
になり、矩形波列のゲート制御信号ＧUのみが発生す
る。この後、時刻ｔ2からｔ3まで（モノマルチバイブレ
ータ１５7の出力期間ＴX）はアンドゲート１５5のゲー
ト入力Ｘが論理“１”になり、矩形波列のゲート制御信
号ＧXのみが発生する。
【００３３】ここで、ゲート制御信号ＧUの発生では主
回路の上側アームになるトランジスタＴU，ＴVが矩形波
列信号で交互にオン・オフ制御され、ゲート制御信号Ｇ
Xの発生では下側アームになるトランジスタＴX，ＴYが
矩形波列信号で交互にオン・オフ制御される。
回路の上側アームになるトランジスタＴU，ＴVが矩形波
列信号で交互にオン・オフ制御され、ゲート制御信号Ｇ
Xの発生では下側アームになるトランジスタＴX，ＴYが
矩形波列信号で交互にオン・オフ制御される。
【００３４】この上下アームのオン・オフ制御におい
て、例えばトランジスタＴUの短絡故障による過電流検
出時にはトランジスタＴU，ＴVのオン・オフ制御（ＴU
期間）ではトランジスタＴX，ＴYが正常にオフされてい
るため上下アームの短絡電流は流れないが、トランジス
タＴX，ＴYのオン・オフ制御（ＴX）期間ではトランジ
スタＴUが導通状態にあるためトランジスタＴXのオン時
に上下アームの短絡電流が流れ、ヒューズＦX，ＦUを溶
断させ、またトランジスタＴXを過電流破損させる。こ
れにより、異常アームは負荷母線から切離され、インバ
ータ２側からの横流を防止する。
て、例えばトランジスタＴUの短絡故障による過電流検
出時にはトランジスタＴU，ＴVのオン・オフ制御（ＴU
期間）ではトランジスタＴX，ＴYが正常にオフされてい
るため上下アームの短絡電流は流れないが、トランジス
タＴX，ＴYのオン・オフ制御（ＴX）期間ではトランジ
スタＴUが導通状態にあるためトランジスタＴXのオン時
に上下アームの短絡電流が流れ、ヒューズＦX，ＦUを溶
断させ、またトランジスタＴXを過電流破損させる。こ
れにより、異常アームは負荷母線から切離され、インバ
ータ２側からの横流を防止する。
【００３５】従って、異常発生時には従来のＰＷＭ波形
によるゲート制御をタイマＴの時間だけ継続する方法に
較べて、高周波の矩形波信号による上側アームのオン・
オフ制御とその後の下側アームのオン・オフ制御による
ヒューズ溶断になり、ＰＷＭ波形と過電流発生時のタイ
ミングに影響されることなくヒューズ溶断のための短絡
電流を確実に流すことができる。これに伴い、短絡電流
を供給する期間ＴU，ＴXを短縮しながらヒューズ溶断失
敗を無くし、期間ＴU，ＴXの設定を確実にする。さら
に、上下アームのオン・オフ制御期間ＴU，ＴXが異なる
時間になり、例えばトランジスタＴUからＴYへの分流を
無くし、確実な短絡電流供給になる。
によるゲート制御をタイマＴの時間だけ継続する方法に
較べて、高周波の矩形波信号による上側アームのオン・
オフ制御とその後の下側アームのオン・オフ制御による
ヒューズ溶断になり、ＰＷＭ波形と過電流発生時のタイ
ミングに影響されることなくヒューズ溶断のための短絡
電流を確実に流すことができる。これに伴い、短絡電流
を供給する期間ＴU，ＴXを短縮しながらヒューズ溶断失
敗を無くし、期間ＴU，ＴXの設定を確実にする。さら
に、上下アームのオン・オフ制御期間ＴU，ＴXが異なる
時間になり、例えばトランジスタＴUからＴYへの分流を
無くし、確実な短絡電流供給になる。
【００３６】なお、実施例は単相インバータの場合を示
すが、三相インバータに適用して同等の作用効果を得る
ことができる。また、ＰＷＭインバータに限らず、等パ
ルス制御のインバータにも適用できる。
すが、三相インバータに適用して同等の作用効果を得る
ことができる。また、ＰＷＭインバータに限らず、等パ
ルス制御のインバータにも適用できる。
【００３７】図４は本発明の他の実施例を示す要部回路
図であり、ゲートロジック１５と過電流検出リレー１６
（ＯＣＲ）により過電流制御回路を構成する。
図であり、ゲートロジック１５と過電流検出リレー１６
（ＯＣＲ）により過電流制御回路を構成する。
【００３８】ゲートロジック１５はモノマルチバイブレ
ータ１５6にリセット端子を持つものを使用している。
過電流検出リレー１６は、平滑コンデンサＣの電流検出
信号ＩDが設定電流値ＩS1，ＩS0を夫々越えたか否かを
検出する比較器１６1，１６2と、比較器１６1の出力Ｏ
Ｃ1を記憶して過電流検出信号ＯＣＭをゲートロジック
１５に与えるメモリ回路１６3と、比較器１６2の出力Ｏ
Ｃ0でトリガされ該出力ＯＣ0が復帰したとき又は一定時
間後にモノマルチバイブレータ１５6をリセットする信
号ＯＣＴ1を発生するタイマ１６4とを設けている。
ータ１５6にリセット端子を持つものを使用している。
過電流検出リレー１６は、平滑コンデンサＣの電流検出
信号ＩDが設定電流値ＩS1，ＩS0を夫々越えたか否かを
検出する比較器１６1，１６2と、比較器１６1の出力Ｏ
Ｃ1を記憶して過電流検出信号ＯＣＭをゲートロジック
１５に与えるメモリ回路１６3と、比較器１６2の出力Ｏ
Ｃ0でトリガされ該出力ＯＣ0が復帰したとき又は一定時
間後にモノマルチバイブレータ１５6をリセットする信
号ＯＣＴ1を発生するタイマ１６4とを設けている。
【００３９】本実施例の動作は図５に示すタイムチャー
トになる。電流設定値ＩS0はＩS1よりも低く設定され、
検出電流ＩDが電流設定値ＩS1を越えたときに過電流検
出とする。
トになる。電流設定値ＩS0はＩS1よりも低く設定され、
検出電流ＩDが電流設定値ＩS1を越えたときに過電流検
出とする。
【００４０】検出電流ＩDが電流設定値ＩS1を越えたと
き、比較器１６1とメモリ回路１６3によって過電流検出
がなされ、図１の場合と同様に上側アームのスイッチ素
子の高周波オン・オフ制御と、これに続いて下側アーム
のスイッチ素子の高周波オン・オフ制御とを行う。
き、比較器１６1とメモリ回路１６3によって過電流検出
がなされ、図１の場合と同様に上側アームのスイッチ素
子の高周波オン・オフ制御と、これに続いて下側アーム
のスイッチ素子の高周波オン・オフ制御とを行う。
【００４１】ここで、上側アームのスイッチ素子の導通
異常では下側アームが正常にオフ制御されていることか
ら、過電流状態は解消されて該検出電流ＩDが設定値Ｉ
S0以下まで低下してくる。この時刻ｔ3では比較器１６2
の出力が破線で示すように復帰し、これによりタイマ１
６4がモノマルチバイブレータを時刻ｔ3でリセットす
る。
異常では下側アームが正常にオフ制御されていることか
ら、過電流状態は解消されて該検出電流ＩDが設定値Ｉ
S0以下まで低下してくる。この時刻ｔ3では比較器１６2
の出力が破線で示すように復帰し、これによりタイマ１
６4がモノマルチバイブレータを時刻ｔ3でリセットす
る。
【００４２】このリセットにより、モノマルチバイブレ
ータ１５7が時刻ｔ3でトリガされ、信号ＴXの発生と信
号ＴUのリセットによって下側アームの高周波オン・オ
フ制御に移行する。
ータ１５7が時刻ｔ3でトリガされ、信号ＴXの発生と信
号ＴUのリセットによって下側アームの高周波オン・オ
フ制御に移行する。
【００４３】従って、上側アームの導通異常では過電流
解消によって直ちに信号ＴXによる下側アームのオン・
オフ制御に移行する。これにより、図１の構成に較べて
過電流検出からヒューズ溶断までの時間が短縮される。
解消によって直ちに信号ＴXによる下側アームのオン・
オフ制御に移行する。これにより、図１の構成に較べて
過電流検出からヒューズ溶断までの時間が短縮される。
【００４４】また、下側アームの導通異常では過電流検
出直後の上側アームのオン・オフ制御でモノマルチバイ
ブレータ１５6の時間内にヒューズ溶断を得ることがで
きる。
出直後の上側アームのオン・オフ制御でモノマルチバイ
ブレータ１５6の時間内にヒューズ溶断を得ることがで
きる。
【００４５】なお、タイマ１６4はゲート信号と電流検
出との時間差を考慮し、次の制御モードへの切替えを確
実にするためのもので、信号ＯＣ0の復帰でモノマルチ
バイブレータ１５6をリセットするモノマルチバイブレ
ータ構成とすることができる。
出との時間差を考慮し、次の制御モードへの切替えを確
実にするためのもので、信号ＯＣ0の復帰でモノマルチ
バイブレータ１５6をリセットするモノマルチバイブレ
ータ構成とすることができる。
【００４６】
【発明の効果】以上のとおり、本発明によれば、過電流
検出時にインバータの上側アームを通常時のゲート制御
信号とは無関係に高周波で一定時間オン・オフ制御し、
その後に下側アームを高周波で一定時間オン・オフ制御
し、導通状態にあるアームとはペアになるアームのオン
・オフによって短絡電流を流すことでヒューズ溶断を得
るようにしたため、通常時のゲート制御とは無関係のオ
ン・オフ制御によってヒューズ溶断に必要なオン・オフ
時間を一定にかつ短縮しながら確実なヒューズ溶断と健
全インバータからの横流防止を得ることができる。
検出時にインバータの上側アームを通常時のゲート制御
信号とは無関係に高周波で一定時間オン・オフ制御し、
その後に下側アームを高周波で一定時間オン・オフ制御
し、導通状態にあるアームとはペアになるアームのオン
・オフによって短絡電流を流すことでヒューズ溶断を得
るようにしたため、通常時のゲート制御とは無関係のオ
ン・オフ制御によってヒューズ溶断に必要なオン・オフ
時間を一定にかつ短縮しながら確実なヒューズ溶断と健
全インバータからの横流防止を得ることができる。
【００４７】また、本発明は上側アームの高周波オン・
オフ制御で過電流が解消されたときには上側アームの導
通異常と判定して直ちに下側アームの高周波オン・オフ
制御に移行するようにしたため、上下アームの何れのア
ームの導通異常にもヒューズ溶断までの時間を短縮し、
インバータの切替制御を高速にして負荷への連続給電及
び横流防止を一層確実にする効果がある。
オフ制御で過電流が解消されたときには上側アームの導
通異常と判定して直ちに下側アームの高周波オン・オフ
制御に移行するようにしたため、上下アームの何れのア
ームの導通異常にもヒューズ溶断までの時間を短縮し、
インバータの切替制御を高速にして負荷への連続給電及
び横流防止を一層確実にする効果がある。
【図１】本発明の一実施例を示す回路図。
【図２】実施例のＰＷＭ波形発生部のタイムチャート。
【図３】実施例のゲートロジックのタイムチャート。
【図４】他の実施例の要部回路図。
【図５】他の実施例の要部タイムチャート。
【図６】従来の回路図。
１，２…インバータ ３，４…出力トランス ５…負荷 １１…電圧制御回路 １２…周波数制御回路 １３…乗算器 １４…比較器 １５…ゲートロジック １５1，１５3…デッドタイム回路 １５6，１５7…モノマルチバイブレータ ＯＣＲ…過電流検出リレー
Claims (2)
- 【請求項１】 複数台のインバータの出力をトランスで
結合し、運転インバータを切替えて共通の負荷に給電す
る並列冗長インバータにおいて、各インバータの主回路
はブリッジ接続するスイッチ素子に夫々直列にヒューズ
を設け、各インバータの制御回路は主回路の過電流を検
出したときに該主回路の上側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オン
・オフ制御し、この後に下側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オフ
・オフ制御するゲートロジックを設けたことを特徴とす
る並列冗長インバータ。 - 【請求項２】 複数台のインバータの出力をトランスで
結合し、運転インバータを切替えて共通の負荷に給電す
る並列冗長インバータにおいて、各インバータの主回路
はブリッジ接続するスイッチ素子に夫々直列にヒューズ
を設け、各インバータの制御回路は主回路の過電流を検
出したときに該主回路の上側アームになる各スイッチ素
子を前記ヒューズ溶断のための一定時間だけ高周波オン
・オフ制御を開始し、前記一定時間後又は主回路の過電
流が解消されたときに下側アームになる各スイッチ素子
を前記ヒューズ溶断のための一定時間だけ高周波オン・
オフ制御する過電流制御回路を設けたことを特徴とする
並列冗長インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150216A JPH05344738A (ja) | 1992-06-10 | 1992-06-10 | 並列冗長インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150216A JPH05344738A (ja) | 1992-06-10 | 1992-06-10 | 並列冗長インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344738A true JPH05344738A (ja) | 1993-12-24 |
Family
ID=15492079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150216A Pending JPH05344738A (ja) | 1992-06-10 | 1992-06-10 | 並列冗長インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344738A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002318601A (ja) * | 2001-04-19 | 2002-10-31 | Ishikawajima Harima Heavy Ind Co Ltd | 二重冗長ドライバ回路 |
| JP2007027960A (ja) * | 2005-07-13 | 2007-02-01 | Murata Mfg Co Ltd | 信号変化タイミング遅延回路、順序信号出力回路および停電監視回路 |
| JP2013534803A (ja) * | 2010-07-07 | 2013-09-05 | インスチチュート ナショナル ポリテクニク デ トゥールーズ | 静的コンバータ回路のための新規な冗長構造 |
| CN108736446A (zh) * | 2018-05-29 | 2018-11-02 | 广东威灵电机制造有限公司 | 永磁同步电机的保护方法、保护系统和永磁同步电机 |
| JP2021010257A (ja) * | 2019-07-02 | 2021-01-28 | アイシン・エィ・ダブリュ株式会社 | 交流機駆動システム |
| WO2022230328A1 (ja) * | 2021-04-30 | 2022-11-03 | 日立Astemo株式会社 | 電力変換装置および駆動装置 |
-
1992
- 1992-06-10 JP JP4150216A patent/JPH05344738A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002318601A (ja) * | 2001-04-19 | 2002-10-31 | Ishikawajima Harima Heavy Ind Co Ltd | 二重冗長ドライバ回路 |
| JP4507441B2 (ja) * | 2001-04-19 | 2010-07-21 | 株式会社Ｉｈｉエアロスペース | 二重冗長ドライバ回路 |
| JP2007027960A (ja) * | 2005-07-13 | 2007-02-01 | Murata Mfg Co Ltd | 信号変化タイミング遅延回路、順序信号出力回路および停電監視回路 |
| JP2013534803A (ja) * | 2010-07-07 | 2013-09-05 | インスチチュート ナショナル ポリテクニク デ トゥールーズ | 静的コンバータ回路のための新規な冗長構造 |
| CN108736446A (zh) * | 2018-05-29 | 2018-11-02 | 广东威灵电机制造有限公司 | 永磁同步电机的保护方法、保护系统和永磁同步电机 |
| JP2021010257A (ja) * | 2019-07-02 | 2021-01-28 | アイシン・エィ・ダブリュ株式会社 | 交流機駆動システム |
| WO2022230328A1 (ja) * | 2021-04-30 | 2022-11-03 | 日立Astemo株式会社 | 電力変換装置および駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019021416A1 (ja) | 交流スイッチならびにそれを備える無停電電源装置および瞬低補償装置 | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| JPH08116675A (ja) | 電力変換装置 | |
| JPH05344738A (ja) | 並列冗長インバータ | |
| US4197575A (en) | Conduction through sensing and inverter protection system | |
| JP6455719B2 (ja) | 無停電電源システム | |
| JP4575876B2 (ja) | インバータ装置及びインバータシステム | |
| JPH11196578A (ja) | 多重式インバータ装置 | |
| JPH07106027B2 (ja) | インバータ装置の保護回路 | |
| JP2641162B2 (ja) | サイリスタ短絡検出装置 | |
| JPH0343837Y2 (ja) | ||
| JP3746552B2 (ja) | 瞬時電圧低下対策装置の異常確認方法 | |
| JPH0622446A (ja) | 交流電力制御装置の素子故障検出装置 | |
| JP3419687B2 (ja) | 電流形変換装置の制御装置 | |
| JP2002112452A (ja) | 電力変換装置 | |
| JP3245728B2 (ja) | 電力変換装置 | |
| JPH06121461A (ja) | 無停電電源装置の並列運転保護方式 | |
| JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
| JPH0628916Y2 (ja) | Ｐｗｍインバ−タの素子故障検出保護装置 | |
| JPH08217417A (ja) | オゾン発生装置の保護装置 | |
| JPS6147051B2 (ja) | ||
| JPH06303725A (ja) | 直流送電システム | |
| JPH09172782A (ja) | インバータの主回路保護装置 | |
| JPH04109835A (ja) | 交流無停電電源装置 | |
| JPH06209584A (ja) | 瞬時値制御パルス幅変調インバータの制御回路 |