JPH06217049A

JPH06217049A - ファクシミリ装置

Info

Publication number: JPH06217049A
Application number: JP50A
Authority: JP
Inventors: Masahiro Hatashita; 真広畑下; Masayuki Okubo; 誠之大久保
Original assignee: Murata Machinery Ltd
Current assignee: Murata Machinery Ltd
Priority date: 1993-01-13
Filing date: 1993-01-13
Publication date: 1994-08-05
Anticipated expiration: 2015-09-11
Also published as: JP3087493B2

Abstract

(57)【要約】【目的】チップ構成を工夫することによって、機種展
開が容易なファクシミリ装置を提供する。【構成】チップＡは、最高速度が１４．４ｋｂｐｓの
変調・復調が可能なモデムのモデムのチップであり、Ｎ
ＣＵ１を介して、回線に接続される。チップＣは、読取
および印字のための入出力データの制御を行なう周辺機
器制御部のチップであり、チップＤは、ハードＣＯＤＥ
Ｃ部のチップである。ＲＯＭ５には、この機種に対応す
るプログラムや固定データやソフトＣＯＤＥＣが格納さ
れている。また、最高速度が９．６ｋｂｐｓの変調・復
調が可能なモデムのチップがチップＢとして用意され
る。チップＡまたはチップＢの選択を行ない、また、チ
ップＤの有無を選択することにより、最高通信速度やプ
リンタの選択に対応した機種展開ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データを送受信す
るファクシミリ装置、特に、ファクシミリ装置のチップ
構成に関するものである。

【０００２】

【従来の技術】ファクシミリ装置は、原稿を読み取りな
がら送信し、また、受信しながら印字出力できるので、
文書、図形を即時的に送受信できるので、広く普及し、
一般家庭にまで利用されるようになりつつある。それだ
けに利用の形態はさまざまであり、簡易型が開発される
一方、高速、高機能、多機能化も進んでいる。ファクシ
ミリ装置の開発は、このような多様な要求に対処して、
多機種への機種展開が要求されている。新規機種の開発
には、機種の多様化によって、機種ごとにハードウェ
ア、ソフトウェアの開発をする必要があり、機種が多く
なると、開発に時間がかかるという問題があった。

【０００３】

【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたもので、チップ構成を工
夫することによって、機種展開が容易なファクシミリ装
置を提供することを目的とするものである。

【０００４】

【課題を解決するための手段】本発明は、ファクシミリ
装置において、モデム部、符号復号化部、周辺機器制御
部をそれぞれ個別のチップで構成したことを特徴とする
ものである。

【０００５】

【作用】本発明によれば、モデム部、符号復号化部、周
辺機器制御部をそれぞれ個別のチップで構成したことに
よって、チップを差し替えることにより機種展開を行な
うことができ、開発が容易となる。

【０００６】

【実施例】図１は、本発明のファクシミリ装置の一実施
例の要部の概略構成図である。図中、１はＮＣＵ（網制
御部）、２はモデム（チップＡ／チップＢ）、３は画像
メモリ、４はＲＡＭ、５はＲＯＭ、６はＣＰＵ、７はイ
メージメモリ、８はハードＣＯＤＥＣ部（チップＤ）、
９はハードＣＯＤＥＣ、１０はプリントデータ制御部、
１１は周辺機器制御部（チップＣ）、１２はセンサドラ
イバ、１３は画像処理部、１４，１５はラインメモリ、
１６はイメージ−ＲＬ符号変換部、１７はＲＬ−イメー
ジ符号変換部、１８はイメージ出力部、１９はサーマル
ヘッド印字制御部、２０はモータドライバ、ＳＷ１〜Ｓ
Ｗ５は信号切換部である。ＮＣＵ１は、図示しない回線
との接続制御を行なう。

【０００７】モデム２は、ファクシミリ信号を変調して
ＮＣＵ１を介して回線に送出し、また、回線から受信し
た信号を復調するものであり、ワンチップで構成され、
この実施例では、最高速度が１４．４ｋｂｐｓおよび
９．６ｋｂｐｓの通信速度（ＣＣＩＴＴ勧告Ｖ．１７、
Ｖ．２９）に対応できる。このチップをチップＡと呼ぶ
ことにする。また、１４．４ｋｂｐｓの通信速度を要求
しない機種においては、例えば、９．６ｋｂｐｓを最高
通信速度（ＣＣＩＴＴ勧告Ｖ．２９）としたチップを用
意してこれを差し替えるようにできる。図では、これを
チップＢとして図示した。なお、いずれのチップでも、
バイナリの通信手順信号（ＣＣＩＴＴ勧告Ｔ．３０）を
変復調するためのＦＳＫのモデム機能（ＣＣＩＴＴ勧告
Ｖ．２１）を有している。

【０００８】画像メモリ３は、画像データを符号化した
形で記憶するＲＡＭであり、符号メモリということがで
きる。ＲＡＭ４は、ワーキングＲＡＭであり、一次的な
データをメモリする。ＲＯＭ５は、固定データやプログ
ラムを蓄積している。ＣＰＵ６は、ＲＯＭ５のプログラ
ムを実行し、また、図示しない操作部からの指令等を判
別してファクシミリ装置各部の制御を行なう。

【０００９】イメージメモリ７は、ハードＣＯＤＥＣ９
により符号化する際のビットイメージデータを蓄積し、
また、ハードＣＯＤＥＣ９で復号化したビットイメージ
データを蓄積する。メモリ容量は、順次メモリを更新し
ながら符号化・復号化が行なわれるので、６ライン程度
あれば十分である。したがって、イメージメモリ７は、
ハードＣＯＤＥＣ部８のチップに組み込むようにしても
よい。しかし、イメージメモリ７の例えば、０番地から
２５６バイト（２０４８ビット分）、すなわち、１ライ
ン分は、全白のデータが蓄積されて、後述する参照ライ
ンとして利用される。この２５６バイト分はＲＯＭで構
成してもよく、あるいは、ＲＡＭとして構成し、ファク
シミリ装置の起動時に全白のデータを書き込むようにし
てもよい。つまり、１ライン分の全白データが、イメー
ジメモリに固定的に記憶されているのである。プリンタ
として、ＬＥＤプリンタやレーザプリンタ等、高速のプ
リンタを用いる場合には、イメージメモリ７には、ペー
ジメモリを用いることもできる。ページメモリは、イメ
ージメモリ７の増設メモリとして構成するようにしても
よい。

【００１０】プリントデータ制御部１０は、ハードＣＯ
ＤＥＣ９の復号化動作に対応して、印字データと転送ク
ロックを出力する。ハードＣＯＤＥＣ９とプリントデー
タ制御部１０よりなるハードＣＯＤＥＣ部は、ハードウ
ェア、例えば、ＤＳＰとして、ワンチップで構成されて
いる。このチップをチップＤとして表す。ハードＣＯＤ
ＥＣ９は、１４．４ｋｂｐｓの符号化・復号化が可能な
高速ＣＯＤＥＣである。ハードＣＯＤＥＣ９では、イメ
ージ出力部１８からの入力データのほか、イメージ−Ｒ
Ｌ符号変換部１６等からのＲＬデータをＭＨ，ＭＲ，Ｍ
ＭＲに符号化し、また、ＭＨ，ＭＲ，ＭＭＲデータをＲ
Ｌデータに復号化できる。

【００１１】周辺機器制御部１１は、センサからの読み
取りデータおよびプリンタのための印字データの処理や
モータ制御を行なうもので、ＡＳＩＣとしてワンチップ
で構成されている。このチップをチップＣとして表すこ
とにする。センサドライバ１２は、図示しないＣＣＤセ
ンサに駆動信号を送り、画信号を受け取る。画像処理部
１３は、センサドライバからの画像データを、２値化処
理、あるいは、ディザ中間調処理、あるいは、誤差拡散
法による中間調処理など、適当な画像処理を行なう。画
像処理された１ラインのデータは、信号切換部ＳＷ１と
ＳＷ２を反転させて、ラインメモリ１４と１５とに交互
に書き込まれ、交互に読み出されて、１ラインごとの画
像データを得ることができる。画像データは、信号切換
部ＳＷ３で選択されて、イメージ−ＲＬ符号変換部１６
で、ＲＬ符号に変換され、画像メモリ３に蓄積できる。
また、画像メモリ３に蓄積した画像データを読み出し
て、イメージ−ＲＬ変換部１６でイメージデータに変換
して信号切換部ＳＷ４を介して、サーマルヘッド印字制
御部１９に加えられ、印字パルス信号を図示しないサー
マルプリンタに出力するとともに、ＳＷ５に印字データ
と転送クロックを出力して、図示しないサーマルプリン
タで印字出力される。モータドライバ２０は、送信の際
の原稿の駆動や、記録紙の駆動を行なうモータの制御を
行なう。

【００１２】信号切換部ＳＷ３の選択により、ＲＬ符号
変換をすることなく、ラインメモリ１４，１５の出力
を、直接サーマルヘッド印字制御部１９に加えることも
できる。イメージ出力部１８に導入されたラインメモリ
１４，１５の出力をイメージメモリ７に導入しながら、
ハードＣＯＤＥＣ９で符号化し、画像メモリ３に蓄積し
たり、モデム２からＮＣＵ１を介して回線に送出するこ
とができる。画像メモリ３に蓄積する場合には、ＭＭＲ
に符号化して蓄積することができる。ＭＭＲデータに符
号化する場合には、第１番目のラインは、全白ラインを
仮想してＭＲデータに符号化される。この場合、全白ラ
インとしては、イメージメモリ７の０番地から２５６バ
イト分の領域に格納された全白データを参照ラインとし
て符号化される。

【００１３】最高通信速度が９．６ｋｂｐｓ以下である
場合には、ＲＯＭ５に格納されたプログラムによって、
符号化・復号化を行なうことができる。これをソフトＣ
ＯＤＥＣと呼ぶ。ソフトＣＯＤＥＣで、ＲＬデータをＭ
Ｈ，ＭＲ，ＭＭＲデータに符号化し、また、ＭＨ，Ｍ
Ｒ，ＭＭＲデータをＲＬデータに復号化できる。ソフト
ＣＯＤＥＣに用いるイメージメモリとしては、ＲＡＭ４
が用いられる。ソフトＣＯＤＥＣの起動時には、ＲＡＭ
４の所定のアドレスに、１ライン分の全白のデータが書
き込まれ、同様に参照ラインとして利用される。

【００１４】ＣＯＤＥＣを２つ設けたことによりデュア
ル処理が容易となる。１つの処理でハードＣＯＤＥＣが
使用中であれば、もう１つの処理は、ソフトＣＯＤＥＣ
を用いることができる。例えば、画像メモリ３にＭＭＲ
で蓄積された画像データをハードＣＯＤＥＣを用いて、
１４．４ｋｂｐｓで受信中に、送信原稿を読み込み、ソ
フトＣＯＤＥＣを用いて、ＭＭＲで画像メモリ３に蓄積
するというように、デュアル処理が可能である。ハード
ＣＯＤＥＣとソフトＣＯＤＥＣを設けたことにより、高
速の処理はハードＣＯＤＥＣが担当できる。また、ハー
ドＣＯＤＥＣの使用中は、ソフトＣＯＤＥＣでデュアル
処理に対処でき、ハードＣＯＤＥＣを２つ備える場合に
比較して、装置のコストアップを抑えることができる。
印字処理や蓄積処理でハードＣＯＤＥＣの使用中に着信
した場合には、９．６ｋｂｐｓを通信最高速度としてＤ
ＩＳで宣言するようにすれば、ソフトＣＯＤＥＣを用い
て受信できる。

【００１５】図２は、図１で説明した実施例のファクシ
ミリ装置を基本として構成した第１の展開機種のファク
シミリ装置のブロック図である。図中、１はＮＣＵ（網
制御部）、４はＲＡＭ、５はＲＯＭ、６はＣＰＵ、２１
は操作パネル、２２はクロック部、２３はＩ／Ｏ、２４
はカッタ、２５はＣＣＤセンサ、２６は光源、２７はス
テッピングモータ、２８はサーマルヘッド、２９はデー
タバス、３０はイメージデータバスである。チップＡ
は、最高速度が１４．４ｋｂｐｓの変調・復調が可能な
モデムのチップであり、ＮＣＵ１を介して、回線に接続
される。チップＣは、読取および印字のための入出力デ
ータの制御を行なう周辺機器制御部のチップであり、デ
ータバス２９とは、ＲＬデータで信号の授受を行なう。
チップＤは、ハードＣＯＤＥＣ部のチップである。チッ
プＣとチップＤとの間には、イメージデータバス３０が
設けられ、イメージ信号を伝送する。

【００１６】ＲＯＭ５には、この機種に対応するプログ
ラムや固定データが格納されており、ファクシミリソフ
トウェアライブラリとして用意されたものである。ソフ
トＣＯＤＥＣも有している。操作パネル２１は、ファク
シミリ装置に対して外部からの入力信号を与えるもので
あり、クロック部２２は、クロックパルスのカウントを
行なって、時刻または日時のデータを出力するものであ
る。カッタ２４は、Ｉ／Ｏ２３を介して与えられる切断
指令により、記録紙の切断を行なう。ＣＣＤセンサ２５
は、光源２６により照明された原稿データを読み取るた
めのものであり、ステッピングモータ２７は、原稿や記
録紙を駆動するものである。サーマルヘッド２８は、発
熱素子のアレイとして構成されており、印字データに従
って、感熱記録を行なうものである。

【００１７】したがって、この機種は、最高通信速度が
１４．４ｋｂｐｓであり、感熱記録紙を用いた機種であ
る。また、ドナーフィルムを用いた熱転写方式による記
録を行なう機種への展開も容易である。この場合には、
カット紙を用いるため、Ｉ／Ｏ２３とカッタ２４は不要
となる。

【００１８】図３は、図１で説明した実施例のファクシ
ミリ装置を基本として構成した第２の展開機種のファク
シミリ装置のブロック図である。図中、図２と同様な部
分には同じ符号を付して説明を省略する。３１はＬＥＤ
プリンタ、３２はページメモリである。第１の展開機種
と同様に、最高通信速度は１４．４ｋｂｐｓである。Ｌ
ＥＤプリンタ３２としては、レーザプリンタや他の高速
プリンタを用いることができる。

【００１９】図４は、図１で説明した実施例のファクシ
ミリ装置を基本として構成した第３の展開機種のファク
シミリ装置のブロック図である。図中、図２と同様な部
分には同じ符号を付して説明を省略する。この機種で
は、９．６ｋｂｐｓを通信最高速度とし、感熱記録紙を
用いたものである。変調・復調には、ハードＣＯＤＥＣ
を用いる必要はないので、チップＤは搭載しない。サー
マルヘッドへの印字制御は、チップＣにより行なわれ
る。

【００２０】図５は、図２乃至図４で説明した機種展開
のソフトウェア部分を概念的に図示した説明図である。
図中、３３は機種対応アプリケーションソフトウェア、
３４はＩ／Ｏ制御ソフトウェア、３５は駆動回路、３６
はモデムである。図２乃至図４で説明した機種展開に対
応して、ソフトウェアの部分も、機種対応アプリケーシ
ョンソフトウェア３３が適用される。この機種対応アプ
リケーションソフトウェア３３は、Ｉ／Ｏ制御ソフトウ
ェア３４を介して上述したハードウェアを制御する。Ｉ
／Ｏ制御ソフトウェア３４としては、コピー制御、メモ
リへのデータの蓄積、プリンタ、他のＣＰＵとの通信等
を行なうためのソフトウェアがソフトウェアライブラリ
として用意されており、それぞれのソフトウェアが必要
な駆動回路３５を制御し、または、駆動回路３５に指令
し、それぞれの機能を実現する。駆動回路３５は、図１
乃至図４で説明したハードウェアであり、例えば、ハー
ドＣＯＤＥＣ９や、プリントデータ制御部１０、サーマ
ルヘッド印字制御部１９、画像メモリ３、各種のスイッ
チ類等を含む。また、機種対応アプリケーションソフト
ウェア３３は、モデム３６を直接制御するとともに、ソ
フトＣＯＤＥＣとしての機能も有する。

【００２１】機種対応アプリケーションソフトウェア３
３およびＩ／Ｏ制御ソフトウェア３４は、ＲＯＭ５とし
て供給される。これらのソフトウェアは、機種に応じ
て、機能を取捨選択して搭載させることができる。この
とき、機種対応アプリケーションソフトウェア３３およ
びＩ／Ｏ制御ソフトウェア３４を別々のＲＯＭとして構
成し、Ｉ／Ｏ制御ソフトウェア３４は共通として、全て
の機種に搭載し、機種対応アプリケーションソフトウェ
ア３３のみを機種毎に交換可能に構成することができ
る。もちろん、Ｉ／Ｏ制御ソフトウェア３４も交換可能
に構成してもよいし、両方のソフトウェアを１つのＲＯ
Ｍに収納してもよい。また、Ｉ／Ｏ制御ソフトウェア３
４は、上述の各機能毎のソフトウェア部分と、駆動回路
３５を直接制御するデバイスドライバ部分とに分けて構
成することも可能である。これらのソフトウェア構成
は、周知の技法により適宜構成することができる。

【００２２】

【発明の効果】以上の説明から明らかなように、本発明
によれば、モデム部、符号復号化部、周辺機器制御部を
それぞれ個別のチップで構成したことによって、チップ
を差し替えることにより機種展開を行なうことができる
という効果がある。

【図面の簡単な説明】

【図１】本発明のファクシミリ装置の一実施例の要部の
ブロック図である。

【図２】第１の展開機種のファクシミリ装置のブロック
図である。

【図３】第２の展開機種のファクシミリ装置のブロック
図である。

【図４】第３の展開機種のファクシミリ装置のブロック
図である。

【図５】機種展開のソフトウェア部分を概念的に図示し
た説明図である。

【符号の説明】

１ＮＣＵ（網制御部）２モデム（チップＡ／チップＢ）６ＣＰＵ７イメージメモリ８ハードＣＯＤＥＣ部（チップＤ）１１周辺機器制御部（チップＣ）３３機種対応アプリケーションソフトウェア３４Ｉ／Ｏ制御ソフトウェア３５駆動回路３６モデム

Claims

【特許請求の範囲】

【請求項１】モデム部、符号復号化部、周辺機器制御
部をそれぞれ個別のチップで構成したことを特徴とする
ファクシミリ装置。