JPH0621320A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0621320A JPH0621320A JP4196604A JP19660492A JPH0621320A JP H0621320 A JPH0621320 A JP H0621320A JP 4196604 A JP4196604 A JP 4196604A JP 19660492 A JP19660492 A JP 19660492A JP H0621320 A JPH0621320 A JP H0621320A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- semiconductor integrated
- input circuit
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
導体集積回路装置を提供することにある。 【構成】 入力回路に電源電圧と接地電位を供給する電
源配線に接続されるべきLOCリードフレームを他の回
路に電源電圧及び回路の接地電位を供給するLOCリー
ドフレームから分離させ、それぞれのリードフレームに
より構成された外部端子により電源電圧及び回路の接地
電位の供給を行うようにするか、あるいは半導体チップ
に形成された抵抗手段を介して相互に接続するようにす
る。 【効果】 出力回路の動作時に発生するノイズが入力側
に伝播するのが大幅に低減できるから、回路の大規模化
に伴う多ビットの同時出力を行うつつ、入力回路の動作
マージンを確保することができる。
Description
に関し、LOC(リード・オン・チップ)構造により組
み立てられ、例えば複数ビットの単位でのメモリアクセ
スが行われるダイナミック型RAM(ランダム・アクセ
ス・メモリ)に利用して有効な技術に関するものであ
る。
ク型RAMの例として、特開平3−214669号公報
がある。この公報のダイナミック型RAMでは、長方形
の半導体チップの中央部を長手方向に延長するよう一対
からなるリードを設けて、接地電位VSSと電源電圧V
CCの供給用リードとして用い、複数からなる接地用パ
ッド及び電源用パッドと複数個所でそれぞれワイヤーボ
ンディングさせる。これにより、リードフレームのよう
な低抵抗値からなる配線材料により、チップに対して複
数個所に接地電位VSSや、電源電圧VCCが与えられ
るから、回路の電源インピーダンスを小さく抑えること
ができる。
造を利用して半導体チップに動作電圧を供給する方式で
は、回路の電源インピーダンスを小さく抑えることがで
きる反面、メモリアクセスの多ビット化に伴い、多数の
出力回路が一斉に動作することより発生する比較的大き
な電源ノイズを他の回路に伝播させやすくしてしまうと
いう欠点を持つ。特に、半導体集積回路装置の低消費電
力化等のために動作電圧の低電圧化が進められ、入力回
路におけるレベルマージンは益々小さくなる傾向にある
から、上記多ビット出力時に発生する電源ノイズが重要
な問題になる。
の安定化を実現した半導体集積回路装置を提供すること
にある。この発明の他の目的は、大記憶容量化と多ビッ
トでのメモリアクセスを実現しつつ、動作の安定化を実
現したダイナミック型RAMのような半導体集積回路装
置を提供することにある。この発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面から明らかになるであろう。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、入力回路に電源電圧と接地
電位を供給する電源配線に接続されるべきLOCリード
フレームを他の回路に電源電圧及び回路の接地電位を供
給するLOCリードフレームから分離させ、それぞれの
リードフレームにより構成された外部端子により電源電
圧及び回路の接地電位の供給を行うようにするか、ある
いは半導体チップに形成された抵抗手段を介して相互に
接続するようにする。
生するノイズが入力側に伝播するのが大幅に低減できる
から、回路の大規模化に伴う多ビットの同時出力を行う
つつ、入力回路の動作マージンを確保することができ
る。
のダイナミック型RAMの一実施例の内部透視図が示さ
れている。同図において、31は、モールド樹脂であ
り、32は外部端子(リードフレーム)、33はダイナ
ミック型RAMを構成する半導体チップである。半導体
チップ33は絶縁用のフィルム34を介してリードの下
側と接着剤を用いて結合されている。内部において、各
リードの先端は金ワイヤー(ボンディングワイヤー)3
5により半導体チップ33のボンディングパッド38に
接続される。36は半導体チップの中央を長手方向に延
長される電源供給用のバスバーリードであり、電源電圧
VCCや回路の接地電位VSSを供給するのに用いられ
る。37は吊りリードであり、39はインディックスで
ある。
脂によってボンディング用の接続を行うリード表面を除
く個所が覆われ、接着剤により半導体チップ33の表面
に接続させる構成にしてもよい。このようなLOC構造
のリードフレームを用いた場合には、リードフレームを
半導体チップの配線の一部とするようにチップ表面に配
置することができ、ボンディングパッドをチップの中央
部に配置しても何等問題なくリードへの接続が可能な
る。また、電源供給用のリードをチップの長手方向に延
長させるようなバスバーリード構造にすることによって
電源インピーダンスを低く抑えることができる。
装置における電源供給方法の一実施例の概略平面図が示
されている。同図には、半導体チップの中央部分とそれ
に電源供給を行うリードフレームが代表として例示的に
示されている。半導体チップは、同図に点線で示すよう
な長方形にされて、その長手方向の中央部に沿って平行
に延長される一対のリードフレーム18と19が設けら
れる。
SSを供給するためのバスバーリードであり、リードフ
レーム19は電源電圧VCC(又はVDD)を供給する
ためのバスバーリードである。この実施例のダイナミッ
ク型RAMは、16ビットの単位でのメモリアクセスが
行われ、このような多ビットでのメモリアクセスに対応
して、上記バスバーリード18は、特に制限されない
が、上下の両端と下側中間部との合計3箇所で外側に延
びて外部端子VSS1、VSS3及びVSS4にされ
る。同様に、バスバーリード19も、特に制限されない
が、上下の両端と下側中間部との合計3箇所で外側に延
びて外部端子VCC1、VCC3及びVCC4にされ
る。
チップの出力バッファ配置領域22に設けられる出力バ
ッファ用の接地線14と電源線15に対して複数箇所に
設けられたボンディングパッド21と20に複数のボン
ディンクワイヤー11によってそれぞれ接続される。同
様に、上記バスバーリード18と19は、同図において
点線で示された内部回路用の接地線12と電源線13に
設けられたボンデンィグパッド8と9にボンディングワ
イヤー10によって接続される。この接地線12と電源
線13は、半導体チップの中央部において長手方向に沿
って左右に2対設けられる。内部回路用のボンディング
パッドは、代表として1個のみが示されいてるが、電源
インピーダンスを小さくするために、上記長手方向の中
間部の複数箇所にわたってボンディングパッドが設けら
れ、それぞれのボンディングパッドの箇所においてボン
ディングワイヤーによってバスバーリード18と19に
接続される。
ンを確保するために、上記のようなバスバーリード18
及び19とは、それぞれ分離されたリード16と17が
設けられる。リード16は、上記バスバーリード18の
上側中間部に対応した位置に設けられ、外部端子VSS
2と一体的に構成される。リード17は、上記バスバー
リード19の上側中間部に対応した位置に設けられ、外
部端子VCC2と一体的に構成される。
の中央部の左右の外側に1対ずつ合計2対設けられる。
接地線2に接続されるボンディングパッド6は、ボンデ
ィングワイヤー11を介して接地用のリード16に接続
される。電源線3に接続されるボンディングパッド7
は、ボンディングワイヤー11を介して電源用のリード
17に接続される。
電源端子VSS1〜VSS4とVCC1〜VCC4のう
ち、いずれか1つでも回路の接地電位と電源電圧が供給
されることによって、ダイナミック型RAMの動作を可
能にするとともに、出力回路側で発生したノイズが入力
回路側のレベルマージンを損なことの無いようにするた
めに、半導体チップ上に抵抗素子1が形成される。この
抵抗素子1の一端はそのまま入力回路用の接地線6及び
電源線7に接続され、他端にボンディンクパッド4と5
が設けられる。このボンディングパッド4と5は、それ
ぞれ上記バスバーリード18と19にボンディングワイ
ヤーによって接続される。
と3は、抵抗1やボンディングワイヤーを介して内部回
路の電源供給線12,13や出力回路の電源供給線1
4,15が接続されるバスバーリード18,19に接続
されることなる。このような抵抗素子の挿入によって、
直流的には電源ピンでの電位バラツキを抑えつつ、出力
回路で発生したノイズが入力回路側に侵入するのを抑制
することができる。上記抵抗素子1の抵抗値は、約10
Ω以上あればよく半導体チップの最上層のアルミニュウ
ム等の配線材料を利用して形成することができる。
するのを防ぐことを考えれば、上記抵抗1を省略しても
よい。このように入力回路に電源供給を行うリードを分
離した場合には、実装基板上において上記入力回路用の
電源リードにも電源供給を行うようにすればよい。
装置における電源供給方法の他の一実施例の概略平面図
が示されている。同図には、半導体チップの中央部分と
それに電源供給を行うリードフレームが代表として例示
的に示され、半導体チップの全体と信号用の他のリード
は省略されている。
SSを供給するためのバスバーリードであり、リードフ
レーム19は電源電圧VCC(又はVDD)を供給する
ためのバスバーリードである。この実施例のダイナミッ
ク型RAMは、8ビットの単位でのメモリアクセスが行
われ、このようなアクセスされるビット数の減少に伴
い、上記バスバーリード18は、特に制限されないが、
上下の両端で外側に延びて外部端子VSS1とVSS3
にされる。同様に、バスバーリード19も、特に制限さ
れないが、上下の両端2箇所で外側に延びて外部端子V
CC1とVCC3にされる。
対して、図1と同様に出力回路用の電源供給線14と1
5及び内部回路用の電源供給線12と13には、複数箇
所に設けられたボンディングパッド21,20及び8,
9を介してボンディングワイヤーによって接続されてい
る。
ンを確保するために、上記のようなバスバーリード18
及び19とは、それぞれ分離されたリード16と17が
中間部に設けられて外部端子VSS2とVCC2が構成
される。入力回路用の接地線2に接続されるボンディン
グパッド6は、ボンディングワイヤーを介して接地用の
リード16に接続される。電源線3に接続されるボンデ
ィングパッド7は、ボンディングワイヤーを介して電源
用のリード17に接続される。
ツキを抑えるようにするため、ボンディングパッド6及
び7の在る中央部からチップの上端に設けられたボンデ
ィングパッド4と5に向かって比較的長い内部配線を形
成して、これを抵抗1として用いる。上記ボンディング
パッド4と5は、それぞれ上記バスバーリード18と1
9にボンディングワイヤーによって接続される。
用の電源供給線2と3は、抵抗1やボンディングワイヤ
ーを介して内部回路の電源供給線12,13や出力回路
の電源供給線14,15が接続されるバスバーリード1
8,19に接続されることなる。このような抵抗素子の
挿入によって、直流的には電源ピンでの電位バラツキを
抑えつつ、出力回路で発生したノイズが入力回路側に侵
入するのを抑制することができる。
装置における電源供給方法の他の一実施例の概略平面図
が示されている。同図には、半導体チップの中央部分と
それに電源供給を行うリードフレームが代表として例示
的に示され、半導体チップの全体と信号用の他のリード
は省略されている。
ものであり、抵抗1の他端側のボンディングパッド4と
5の間にキャパシタ23が設けられる。このキャパシタ
23は、抵抗1とともにロウパスフィルタを構成して1
6ビットの出力信号を送出するときにリードフレーム1
8と19に発生する比較的大きなノイズを効率よく吸収
するものである。キャパシタ23は、半導体チップ上に
おいてボンディングパッド4又は5に接続される上層の
金属層と絶縁膜を誘電体としてその下層に設けられる導
体層により形成することができる。他の構成は、図1と
同様であるのでその説明を省略する。
装置における電源供給方法の他の一実施例の概略平面図
が示されている。同図には、半導体チップの中央部分と
それに電源供給を行うリードフレームが代表として例示
的に示され、半導体チップの全体と信号用の他のリード
は省略されている。
ものであり、抵抗に代えてスイッチMOSFET1が設
けられる。すなわち、電源電圧側VCC2に対応したボ
ンディングパッド7とボンディングパット5との間には
Pチャンネル型MOSFETが設けられ、接地電位VS
S2に対応したボンディングパッド6とボンディングパ
ッドとの間にはNチャンネル型MOSFETが設けられ
る。これらのMOSFETは、制御信号CBとCTによ
りスイッチ制御される。
るときにハイレベルになってPチャンネル型MOSFE
Tをオフ状態にし、制御信号CTは出力回路が動作を開
始するときにロウレベルになってNチャンネル型MOS
FETをオフ状態にする。これにより、出力回路が動作
開始するときに発生されるノイズが入力回路の電源電圧
VCC2とVSS2に伝わるのを抑制することができ
る。それ以外は、上記信号CBがロウレベルにCTがハ
イレベルになってPチャンネル型MOSFETとNチャ
ンネル型MOSFETはオン状態にされて抵抗素子とし
て作用し、直流的な電源ピン相互でのバラツキを抑える
ようにする。上記信号CBとCTは、特に制限されない
が、ダイナミック型RAMの出力回路の出力制御信号に
基づいて形成される。他の構成は、図1と同様であるの
でその説明を省略する。
装置における電源供給方法の他の一実施例の概略平面図
が示されている。同図には、半導体チップの中央部分と
それに電源供給を行うリードフレームが代表として例示
的に示され、半導体チップの全体と信号用の他のリード
は省略されている。
電位VSSを供給するためのバスバーリードであり、リ
ードフレーム11と21は電源電圧VCC(又はVD
D)を供給するためのバスバーリードである。この実施
例のダイナミック型RAMは、4ビット又は1ビットの
単位でのメモリアクセスが行われ、このようなアクセス
されるビット数の減少に伴い、上記バスバーリードは、
上端側で上記のように12と20及び11と21のよう
に分離され、短い方20が外部端子VSS1とされ、下
側の長い方12が外部端子VSS2にされる。同様に、
上端側で分離された短い方21が外部端子VCC1とさ
れ、下側の長い方11が外部端子VCC2にされる。
は、下側に出力バッファ配置領域17を形成し、そこに
設けられたボンディングパッド19と18にボンディン
グワイイヤーによって接続される。同様に、長い方のバ
スバーリード12と11は、内部回路用の電源供給線1
4と13には、ボンディングパッド9と8を介してボン
ディングワイヤーによって接続されている。
は、入力回路用の電源供給線2と3に対応して設けられ
たボンディングパッド4と5にボンディングワイイヤー
によって接続される。これらのボンディングパッド4と
5は、抵抗1の一端が接続されて他端にはボンディング
パッド6と7が設けられる。これらのボンディングパッ
ド6と7は、上記同様に、長い方のバスバーリード12
と11にボンディングワイヤーによって接続されてい
る。
用の電源供給線2と3は、抵抗1やボンディングワイヤ
ーを介して内部回路の電源供給線13,14や出力回路
の電源供給線15,16が接続されるバスバーリード1
2,11に接続されることなる。このような抵抗素子の
挿入によって、直流的には電源ピンでの電位バラツキを
抑えつつ、出力回路で発生したノイズが入力回路側に侵
入するのを抑制することができる。
装置における電源供給方法の一実施例の概略平面図が示
されている。同図には、半導体チップの中央部分とそれ
に電源供給を行うリードフレームと、信号用の他のリー
ドも合わせて描かれている。同図は、図1の実施例に信
号用のリードを加えたものである。
信号リードは、出力端子用として用いられる。外部端子
数を減らすために外部端子を入力用と出力用に共用する
場合には、出力バッファ配置付近にもデータ入力用のバ
ッファが設けられる。また、入力用の信号リードとして
は、アドレス信号を多重化して取り込むためのアドレス
ストローブ信号RAS,CAS、ライトイネーブル信号
WE及び出力イネーブル信号OEのような制御信号、ア
ドレス信号のように多数になり、半導体チップの全体に
わたって分散されて形成される。このような入力回路に
対応して、電源供給線2と3は、左右に振り分けられた
信号リードに対応して左右にそれぞれ一対ずつ配置され
る。このような信号リードと半導体チップの関係は、図
7のが良く現している。
び内部回路との関係を説明するための一実施例の概略レ
イアウト図が示されている。半導体チップの中央部の外
側には、入力回路INB1〜INB3用の電源供給線V
CC2とVSS2が平行して配置される。この電源供給
線VCC2とVSS2は、例えば図1の実施例では電源
供給線3と2に対応している。
2,VSS2の内側には点線で示された内部論理回路L
OG1〜LOG3用の電源供給線VCC1,3,4及び
VSS1,3,4が平行に配置される。これらの電源供
給線VCC1,3,4及びVSS1,3,4は、入力回
路INB1〜INB3及び内部論理回路LOG1〜LO
G3を挟むように離して配置される。
OG1〜LOG3等の間の信号伝達を行う配線チャンネ
ルが設けられる。そして、特に制限されないが、チップ
の中央部にはボンディングパッドが一列又は二列ないし
ジクザクに適宜配置される。出力バッファ用の電源供給
線は、図1の実施例等のように上記内部論理回路用の電
源供給線VCC1,3,4及びVSS1,3,4とは別
に形成される。
の比較的大きな信号振幅の出力信号を形成する。これら
の信号は、配線チャンネルを通して伝達される。このよ
うに大きな信号振幅の信号が伝達される配線チャンネル
が、上記入力回路INB1〜INB3や内部論理回路L
OG1〜LOG3が形成される領域や、内部回路用の電
源供給線VCC1,3,4及びVSS1,3,4を設け
ることによって、入力回路用の電源供給線VCC2,V
SS2と離して形成されるため、入力回路用の電源供給
線VCC2,VSS2には、信号の変化に伴うカップリ
ングノイズが乗ることが防止できる。これにより、信号
のカップリングにより電源変動による入力回路の動作マ
ージンの低下を防止している。
SS2は、細長い半導体チップの中央部の両側を近接し
て比較的長い距離を持って平行に配置される。それ故、
比較的大きな寄生容量を持つようにされる。この寄生容
量は、前記ノイズの侵入を防ぐ抵抗1とともにロウパス
フィルタを構成し、入力回路側の電源電圧VCC2と回
路の接地電位VSS2の安定化に寄与する。この実施例
のような電源供給線のレイアウトを採ることにより、図
3の実施例のように特別なキャパシタを設けなくても出
力回路等の動作時に発生するノイズの侵入を効果的に防
ぐようにすることができる。
記の通りである。すなわち、 (1) 入力回路に電源電圧と接地電位を供給する電源
配線に接続されるべきLOCリードフレームを他の回路
に電源電圧及び回路の接地電位を供給するLOCリード
フレームから分離させ、それぞれのリードフレームによ
り構成された外部端子により電源電圧及び回路の接地電
位の供給を行うようにするか、あるいは半導体チップに
形成された抵抗手段を介して相互に接続するようにする
ことにより、出力回路の動作時に発生するノイズが入力
側に伝播するのが大幅に低減できるから、回路の大規模
化に伴う多ビットの同時出力を行うつつ、入力回路の動
作マージンを確保することができるという効果が得られ
る。
を供給する電源配線間又は他の出力回路や内部回路に電
源電圧と接地電位を供給する配線経路にキャパシタを接
続することにより、出力回路の動作時に発生するノイズ
を効果的に吸収できるから入力回路の動作マージンの拡
大を図ることができるという効果が得られる。
出力回路側では入力回路の動作マージンを考慮して、ノ
イズの発生そのものを低減させるために出力信号の立ち
上がりや立ち下がりを緩やかにする必要がないから、高
速動作化も実現できるという効果が得られる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、図1
の実施例により、8ビット単位でのメモリアクセスを行
うようにしてもよいし、逆に32ビットのような多ビッ
トでのメモリアクセスを行うようにしてもよい。このよ
うに、出力ビット数と電源配線に接続されるべきLOC
リードフレームの構成は、種々の実施形態を採ることが
できるものである。
ック型RAMの他にスタティック型RAMのような各種
メモリ装置や、マイクロプロセッサや各種ディジタル集
積回路といったような大規模半導体集積回路装置に広く
利用することができるものである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、入力回路に電源電圧と接地
電位を供給する電源配線に接続されるべきLOCリード
フレームを他の回路に電源電圧及び回路の接地電位を供
給するLOCリードフレームから分離させ、それぞれの
リードフレームにより構成された外部端子により電源電
圧及び回路の接地電位の供給を行うようにするか、ある
いは半導体チップに形成された抵抗手段を介して相互に
接続するようにすることにより、出力回路の動作時に発
生するノイズが入力側に伝播するのが大幅に低減できる
から、回路の大規模化に伴う多ビットの同時出力を行う
つつ、入力回路の動作マージンを確保することができ
る。
源供給方法の一実施例を示す概略平面図である。
源供給方法の他の一実施例を示す概略平面図である。
源供給方法の他の一実施例を示す概略平面図である。
源供給方法の他の一実施例を示す概略平面図である。
源供給方法の他の一実施例を示す概略平面図である。
源供給方法の一実施例を示す概略平面図である。
ク型RAMの一実施例を示す内部透視図である。
関係を説明するための一実施例の概略レイアウト図であ
る。
入力回路電源供給用のボンディングパッド、8,9…内
部回路電源供給用のボンディングパッド、10…配線、
11…ボンディングワイヤー、12,13…内部回路用
の電源供給線、14,15…出力回路用の電源供給線、
16,17…入力回路用のリード、18,19…電源供
給用のリードフレーム(バスバー)、20,21…出力
回路電源供給用のボンディングパッド、22…出力バッ
ファ配置領域、23…キャパシタ、INB1〜INB3
…入力回路、LOG1〜LOG3…内部論理回路。
Claims (5)
- 【請求項1】 入力回路に電源電圧と接地電位を供給す
る電源配線に接続されるべきLOCリードフレームを他
の回路に電源電圧及び回路の接地電位を供給するLOC
リードフレームから分離させ、それぞれのリードフレー
ムにより構成された外部端子により電源電圧及び回路の
接地電位の供給を行うようにしてなることを特徴とする
半導体集積回路装置。 - 【請求項2】 入力回路に電源電圧と接地電位を供給す
る電源配線に接続されるべきLOCリードフレームを他
の回路に電源電圧及び回路の接地電位を供給するLOC
リードフレームから分離させ、半導体チップに形成され
た抵抗手段を介して相互に接続してなることを特徴とす
る半導体集積回路装置。 - 【請求項3】 上記入力回路用の電源電圧と接地電位を
供給する電源配線間にはキャパシタが接続されるもので
あることを特徴とする請求項1又は請求項2の半導体集
積回路装置。 - 【請求項4】 上記キャパシタは、入力回路用の電源電
圧線と回路の接地線とを半導体チップ上に隣接して配置
させることにより構成される寄生容量を利用するもので
あることを特徴とする請求項3の半導体集積回路装置。 - 【請求項5】 上記半導体集積回路装置は、複数ビット
の単位での書き込み/読み出し動作を行うダイナミック
型RAMであることを特徴とする請求項4の半導体集積
回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04196604A JP3137749B2 (ja) | 1992-06-30 | 1992-06-30 | 半導体集積回路装置 |
US08/084,520 US5394008A (en) | 1992-06-30 | 1993-06-30 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04196604A JP3137749B2 (ja) | 1992-06-30 | 1992-06-30 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0621320A true JPH0621320A (ja) | 1994-01-28 |
JP3137749B2 JP3137749B2 (ja) | 2001-02-26 |
Family
ID=16360518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04196604A Expired - Lifetime JP3137749B2 (ja) | 1992-06-30 | 1992-06-30 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5394008A (ja) |
JP (1) | JP3137749B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768149B2 (en) | 2005-03-24 | 2010-08-03 | Toyota Jidosha Kabushiki Kaisha | Power module |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0654866A3 (en) * | 1993-11-23 | 1997-08-20 | Motorola Inc | Carrier for connecting a semiconductor cube and manufacturing method. |
JP2888755B2 (ja) * | 1994-04-28 | 1999-05-10 | 株式会社メガチップス | 半導体装置 |
JP3245329B2 (ja) * | 1995-06-19 | 2002-01-15 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JPH0973780A (ja) * | 1995-09-01 | 1997-03-18 | Toshiba Corp | 半導体集積回路 |
JPH09102575A (ja) * | 1995-09-11 | 1997-04-15 | Internatl Business Mach Corp <Ibm> | 配線上の飛びの無いリードオン・チップのリードフレーム構成 |
US6462404B1 (en) * | 1997-02-28 | 2002-10-08 | Micron Technology, Inc. | Multilevel leadframe for a packaged integrated circuit |
TW328645B (en) * | 1997-04-14 | 1998-03-21 | Chyng-Guang Juang | The package for dual mode micro/nano-meter wave IC |
JP3036498B2 (ja) * | 1997-12-08 | 2000-04-24 | 日本電気株式会社 | 半導体パッケージ |
US6297544B1 (en) * | 1997-08-29 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
US6043558A (en) * | 1997-09-12 | 2000-03-28 | Micron Technology, Inc. | IC packages including separated signal and power supply edge connections, systems and devices including such packages, and methods of connecting such packages |
US5903057A (en) * | 1997-11-07 | 1999-05-11 | Intel Corporation | Semiconductor device that compensates for package induced delay |
JP2000100814A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
US6194774B1 (en) * | 1999-03-10 | 2001-02-27 | Samsung Electronics Co., Ltd. | Inductor including bonding wires |
US6211565B1 (en) * | 1999-04-29 | 2001-04-03 | Winbond Electronics Corporation | Apparatus for preventing electrostatic discharge in an integrated circuit |
EP1071130A3 (en) * | 1999-07-14 | 2005-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device interconnection structure comprising additional capacitors |
JP2001083217A (ja) * | 1999-09-16 | 2001-03-30 | Oki Micro Design Co Ltd | 集積回路 |
JP3813775B2 (ja) * | 1999-11-05 | 2006-08-23 | ローム株式会社 | マルチチップモジュール |
KR100393220B1 (ko) * | 2001-03-23 | 2003-07-31 | 삼성전자주식회사 | Esd 보호용 반도체 장치 |
JP4510370B2 (ja) * | 2002-12-25 | 2010-07-21 | パナソニック株式会社 | 半導体集積回路装置 |
JP2005347369A (ja) * | 2004-06-01 | 2005-12-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US20060081968A1 (en) * | 2004-10-15 | 2006-04-20 | Bai Shwang S | Semiconductor package |
US7361977B2 (en) * | 2005-08-15 | 2008-04-22 | Texas Instruments Incorporated | Semiconductor assembly and packaging for high current and low inductance |
US20110012240A1 (en) * | 2009-07-15 | 2011-01-20 | Chenglin Liu | Multi-Connect Lead |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200364A (en) * | 1990-01-26 | 1993-04-06 | Texas Instruments Incorporated | Packaged integrated circuit with encapsulated electronic devices |
JP2865899B2 (ja) * | 1991-04-25 | 1999-03-08 | 株式会社クラレ | 耐候性の改良された高強力高弾性率繊維 |
US5229639A (en) * | 1991-10-31 | 1993-07-20 | International Business Machines Corporation | Low powder distribution inductance lead frame for semiconductor chips |
-
1992
- 1992-06-30 JP JP04196604A patent/JP3137749B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-30 US US08/084,520 patent/US5394008A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768149B2 (en) | 2005-03-24 | 2010-08-03 | Toyota Jidosha Kabushiki Kaisha | Power module |
KR100981335B1 (ko) * | 2005-03-24 | 2010-09-10 | 도요타 지도샤(주) | 파워모듈 |
Also Published As
Publication number | Publication date |
---|---|
JP3137749B2 (ja) | 2001-02-26 |
US5394008A (en) | 1995-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3137749B2 (ja) | 半導体集積回路装置 | |
US6625050B2 (en) | Semiconductor memory device adaptable to various types of packages | |
US5973554A (en) | Semiconductor device structured to be less susceptible to power supply noise | |
US20020008254A1 (en) | Semiconductor device | |
JP2643872B2 (ja) | ボンディング・オプション回路 | |
JPH10173509A (ja) | 半導体集積回路装置 | |
US5648680A (en) | Lead-on-chip semiconductor device | |
JP2560805B2 (ja) | 半導体装置 | |
US4979016A (en) | Split lead package | |
JPH0786526A (ja) | メモリ装置 | |
JP2885456B2 (ja) | 集積回路用の給電ピン配置 | |
US6060946A (en) | Semiconductor device having improved immunity to power supply voltage fluctuations | |
US20060220263A1 (en) | Semiconductor device to be applied to various types of semiconductor package | |
JPH0419633B2 (ja) | ||
JPH11163247A (ja) | 半導体装置およびリードフレーム | |
JPH04287360A (ja) | 半導体記憶装置 | |
JP2890269B2 (ja) | 半導体装置 | |
JP2748940B2 (ja) | 樹脂封止型半導体装置 | |
JP3437867B2 (ja) | 半導体メモリ | |
JP3342645B2 (ja) | 半導体集積回路装置 | |
JPH0445566A (ja) | リードフレーム及びこれを用いた半導体装置 | |
JP2919265B2 (ja) | 半導体装置 | |
JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
US20020180007A1 (en) | Semiconductor chip package | |
JP2804835B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |