JPH0621252A - 回路基板への大型ベアチップｉｃの実装構造 - Google Patents
回路基板への大型ベアチップｉｃの実装構造Info
- Publication number
- JPH0621252A JPH0621252A JP17355492A JP17355492A JPH0621252A JP H0621252 A JPH0621252 A JP H0621252A JP 17355492 A JP17355492 A JP 17355492A JP 17355492 A JP17355492 A JP 17355492A JP H0621252 A JPH0621252 A JP H0621252A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- circuit board
- modulus
- adhesive
- young
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 大型ベアチップＩＣの回路基板との線膨張係
数の差から生じるベアチップＩＣの熱応力の低減をはか
り、ベアチップＩＣのクラックを除去する。 【構成】 大型ベアチップＩＣを回路基板へワイヤボン
ドにより電気的接続を行う大型ベアチップＩＣの回路基
板への実装構造において、大型ベアチップＩＣ２の回路
基板１への接着剤として、ヤング率が１０2 Ｎ／ｍｍ2
以下の低ヤング率接着剤５を使用し、ワイヤボンド部直
下のベアチップＩＣ２と回路基板１との間にヤング率が
１０3 Ｎ／ｍｍ2 以上の高ヤング率のシート材４を配置
する。
数の差から生じるベアチップＩＣの熱応力の低減をはか
り、ベアチップＩＣのクラックを除去する。 【構成】 大型ベアチップＩＣを回路基板へワイヤボン
ドにより電気的接続を行う大型ベアチップＩＣの回路基
板への実装構造において、大型ベアチップＩＣ２の回路
基板１への接着剤として、ヤング率が１０2 Ｎ／ｍｍ2
以下の低ヤング率接着剤５を使用し、ワイヤボンド部直
下のベアチップＩＣ２と回路基板１との間にヤング率が
１０3 Ｎ／ｍｍ2 以上の高ヤング率のシート材４を配置
する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＣＭ（マルチ・チッ
プ・モジュール）に係り、ハイブリッドＩＣにおける回
路基板へのベアチップＩＣの実装構造に関するものであ
る。
プ・モジュール）に係り、ハイブリッドＩＣにおける回
路基板へのベアチップＩＣの実装構造に関するものであ
る。
【０００２】
【従来の技術】従来、ベアチップＩＣを回路基板に実装
するには、「最近の半導体アッセンブリ技術とその高信
頼化・全自動化」 発行所 応用技術出版（株） １９
９０年１１月２４日 第４刷発行 Ｐ７３〜８８に示す
ものがあった。図３はかかる従来のワイヤボンド用大型
ベアチップＩＣの回路基板への実装断面図である。
するには、「最近の半導体アッセンブリ技術とその高信
頼化・全自動化」 発行所 応用技術出版（株） １９
９０年１１月２４日 第４刷発行 Ｐ７３〜８８に示す
ものがあった。図３はかかる従来のワイヤボンド用大型
ベアチップＩＣの回路基板への実装断面図である。
【０００３】この図において、ベアチップＩＣ１１は回
路基板１０上にダイペースト１２を直接塗布して、その
上に搭載して固着され、その後、ワイヤボンディングに
より、ワイヤ１３でベアチップＩＣ１１と回路基板１０
は電気的に接続される。この場合、ダイペースト１２は
主としてエポキシ系接着剤が使用される。
路基板１０上にダイペースト１２を直接塗布して、その
上に搭載して固着され、その後、ワイヤボンディングに
より、ワイヤ１３でベアチップＩＣ１１と回路基板１０
は電気的に接続される。この場合、ダイペースト１２は
主としてエポキシ系接着剤が使用される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来のベアチップＩＣの実装方法ではベアチップＩＣ
と回路基板とをダイペーストにより直接接着するように
しているので、ベアチップのサイズが大きくなると、ベ
アチップ中央部に応力が集中することが、最近の有限要
素法等による熱応力シュミレーションにより明らかにな
っている。
た従来のベアチップＩＣの実装方法ではベアチップＩＣ
と回路基板とをダイペーストにより直接接着するように
しているので、ベアチップのサイズが大きくなると、ベ
アチップ中央部に応力が集中することが、最近の有限要
素法等による熱応力シュミレーションにより明らかにな
っている。
【０００５】図４は従来のベアチップＩＣと回路基板の
線膨張係数の差による熱応力シュミレーション結果の例
を示す斜視図、図５は図４のＡ部拡大斜視図である。こ
こでは、接着剤として通常使用されているヤング率が７
×１０3 Ｎ／ｍｍ2のＡｇ入りエポキシ接着剤を用いて
いる。これらの図において、回路基板１５上にベアチッ
プＩＣ１６が搭載されており、その１／４が切り出され
た状態が斜視図として示されており、手前の隅が搭載さ
れたベアチップＩＣ１６の中心を示している。ここで、
(b) 〜(e) は、応力レベルを示しており、(b) は５．０
０Ｎ／ｍｍ2 、(c) は１０．００Ｎ／ｍｍ2 、(d) は１
５．００Ｎ／ｍｍ2 、(e) は２０．００Ｎ／ｍｍ2 であ
る。
線膨張係数の差による熱応力シュミレーション結果の例
を示す斜視図、図５は図４のＡ部拡大斜視図である。こ
こでは、接着剤として通常使用されているヤング率が７
×１０3 Ｎ／ｍｍ2のＡｇ入りエポキシ接着剤を用いて
いる。これらの図において、回路基板１５上にベアチッ
プＩＣ１６が搭載されており、その１／４が切り出され
た状態が斜視図として示されており、手前の隅が搭載さ
れたベアチップＩＣ１６の中心を示している。ここで、
(b) 〜(e) は、応力レベルを示しており、(b) は５．０
０Ｎ／ｍｍ2 、(c) は１０．００Ｎ／ｍｍ2 、(d) は１
５．００Ｎ／ｍｍ2 、(e) は２０．００Ｎ／ｍｍ2 であ
る。
【０００６】この図から明らかなように、大きな応力
は、ベアチップＩＣ１６と回路基板１５の間の接着層１
７に生じると共に、ベアチップ中央部が周辺部より５０
〜１００％程度応力が大きくなることを示している。ま
た、応力ピークは接着層１７に生じ、ベアチップＩＣ１
６周辺部の４倍程度となっている。この応力値が大きく
なる因子としては、（ベアチップＩＣと回路基板の線膨
張係数の差）×（チップサイズ）で表される熱歪の量
と、接着層の弾性係数である。この熱応力により、接着
層の剥離、回路基板又はベアチップのクラック発生によ
る不良が発生し、信頼性上満足できるものではなかっ
た。
は、ベアチップＩＣ１６と回路基板１５の間の接着層１
７に生じると共に、ベアチップ中央部が周辺部より５０
〜１００％程度応力が大きくなることを示している。ま
た、応力ピークは接着層１７に生じ、ベアチップＩＣ１
６周辺部の４倍程度となっている。この応力値が大きく
なる因子としては、（ベアチップＩＣと回路基板の線膨
張係数の差）×（チップサイズ）で表される熱歪の量
と、接着層の弾性係数である。この熱応力により、接着
層の剥離、回路基板又はベアチップのクラック発生によ
る不良が発生し、信頼性上満足できるものではなかっ
た。
【０００７】本発明は、以上述べた大型ベアチップＩＣ
の回路基板との線膨張係数の差から生じるベアチップＩ
Ｃの熱応力の低減を図り、ベアチップＩＣのクラックを
除去し得る回路基板への大型ベアチップＩＣの実装構造
を提供することを目的とする。より具体的には、以上述
べた大型ベアチップＩＣの回路基板との線膨張係数の差
から生じるベアチップＩＣのクラックを除去するため、
接着剤としてシリコン樹脂などの低ヤング率接着剤を使
用し、熱応力の低減を図る。また、ワイヤボンド性を損
なうことを防ぐため、回路基板とベアチップの間で、ワ
イヤボンドの直下にあたる部分に高ヤング率のシート材
を挿入するようにした回路基板へのワイヤボンド用大型
ベアチップＩＣの実装構造を得る。
の回路基板との線膨張係数の差から生じるベアチップＩ
Ｃの熱応力の低減を図り、ベアチップＩＣのクラックを
除去し得る回路基板への大型ベアチップＩＣの実装構造
を提供することを目的とする。より具体的には、以上述
べた大型ベアチップＩＣの回路基板との線膨張係数の差
から生じるベアチップＩＣのクラックを除去するため、
接着剤としてシリコン樹脂などの低ヤング率接着剤を使
用し、熱応力の低減を図る。また、ワイヤボンド性を損
なうことを防ぐため、回路基板とベアチップの間で、ワ
イヤボンドの直下にあたる部分に高ヤング率のシート材
を挿入するようにした回路基板へのワイヤボンド用大型
ベアチップＩＣの実装構造を得る。
【０００８】また、ベアチップ中央部に５０〜１００％
の大きな応力が発生することに注目し、ベアチップ中央
部には金属シートを挿入し、周辺部のみ接着剤で接着
し、熱歪による応力を低減する。
の大きな応力が発生することに注目し、ベアチップ中央
部には金属シートを挿入し、周辺部のみ接着剤で接着
し、熱歪による応力を低減する。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、大型ベアチップＩＣを回路基板へワイヤ
ボンドにより電気的接続を行う大型ベアチップＩＣの回
路基板への実装構造において、前記大型ベアチップＩＣ
の前記回路基板への接着剤として、ヤング率が１０2 Ｎ
／ｍｍ2 以下の低ヤング率接着剤を使用し、ワイヤボン
ド部直下のベアチップＩＣと回路基板との間にヤング率
が１０3 Ｎ／ｍｍ2 以上の高ヤング率のシート材を配置
するようにしたものである。
成するために、大型ベアチップＩＣを回路基板へワイヤ
ボンドにより電気的接続を行う大型ベアチップＩＣの回
路基板への実装構造において、前記大型ベアチップＩＣ
の前記回路基板への接着剤として、ヤング率が１０2 Ｎ
／ｍｍ2 以下の低ヤング率接着剤を使用し、ワイヤボン
ド部直下のベアチップＩＣと回路基板との間にヤング率
が１０3 Ｎ／ｍｍ2 以上の高ヤング率のシート材を配置
するようにしたものである。
【００１０】また、大型ベアチップＩＣの搭載位置に接
着層と等しい厚さのその大型ベアチップＩＣの外形より
小さい外形を有する金属シートを配置し、その金属シー
トの周辺に接着剤を塗布した後、前記大型ベアチップＩ
Ｃを押圧、接着硬化するようにしたものである。
着層と等しい厚さのその大型ベアチップＩＣの外形より
小さい外形を有する金属シートを配置し、その金属シー
トの周辺に接着剤を塗布した後、前記大型ベアチップＩ
Ｃを押圧、接着硬化するようにしたものである。
【００１１】
【作用】本発明によれば、上記したように、大型ベアチ
ップＩＣが搭載される回路基板とベアチップＩＣとの線
膨張係数の差によって生ずる熱応力を、低ヤング率の樹
脂で低減させることができると共に、ワイヤボンド性を
確保するため、回路基板とベアチップＩＣの間に高ヤン
グ率シート材を挿入する。
ップＩＣが搭載される回路基板とベアチップＩＣとの線
膨張係数の差によって生ずる熱応力を、低ヤング率の樹
脂で低減させることができると共に、ワイヤボンド性を
確保するため、回路基板とベアチップＩＣの間に高ヤン
グ率シート材を挿入する。
【００１２】したがって、ベアチップＩＣ上の熱応力を
大幅に低減することができるとともに、ワイヤボンド時
にツールから回路基板へ超音波が十分に伝わり、ワイヤ
ボンダビリティが改善され、組立性が向上する。また、
大型ベアチップＩＣの搭載位置に接着層と等しい厚さの
該大型ベアチップＩＣの外形より小さい外形を有する金
属シートを配置し、その金属シートの周辺に接着剤を塗
布した後、前記大型ベアチップＩＣを押圧、接着硬化す
る。
大幅に低減することができるとともに、ワイヤボンド時
にツールから回路基板へ超音波が十分に伝わり、ワイヤ
ボンダビリティが改善され、組立性が向上する。また、
大型ベアチップＩＣの搭載位置に接着層と等しい厚さの
該大型ベアチップＩＣの外形より小さい外形を有する金
属シートを配置し、その金属シートの周辺に接着剤を塗
布した後、前記大型ベアチップＩＣを押圧、接着硬化す
る。
【００１３】したがって、ベアチップＩＣに発生する表
面応力を半分以下に低減できる。また、局部的に接着剤
を使用しているため、取り換えが簡単である。更に、中
央部に金属シートを挿入しているため、熱伝導性が良好
である。
面応力を半分以下に低減できる。また、局部的に接着剤
を使用しているため、取り換えが簡単である。更に、中
央部に金属シートを挿入しているため、熱伝導性が良好
である。
【００１４】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明の第１の実施例を示すワイヤボ
ンド用大型ベアチップＩＣの回路基板への実装断面図、
図２はそのワイヤボンド用大型ベアチップＩＣの実装を
説明する斜視図である。なお、図１は図２におけるＡー
Ａ線に対応した断面を示している。
説明する。図１は本発明の第１の実施例を示すワイヤボ
ンド用大型ベアチップＩＣの回路基板への実装断面図、
図２はそのワイヤボンド用大型ベアチップＩＣの実装を
説明する斜視図である。なお、図１は図２におけるＡー
Ａ線に対応した断面を示している。
【００１５】これらの図において、回路基板１上にベア
チップＩＣ２を搭載し、ベアチップＩＣ２のワイヤボン
ドを実施する場所の直下にあたる部分に、１０3 Ｎ／ｍ
ｍ2以上の約５０〜１００μｍの厚さの高ヤング率シー
ト材４を配置し、その他の部分は１０2 Ｎ／ｍｍ2 以下
の低ヤング率の接着材５で接着し固定する。ここで、高
ヤング率シート材４は通常ベアチップＩＣのワイヤボン
ド部は周辺部の四辺にわたるため、図２に示すように、
中央部４ａから延びる連結部４ｂを作成して、ベアチッ
プＩＣのワイヤボンド部に対応する周辺部４ｃを有する
形状となっている。なお、３はボンディングワイヤであ
る。
チップＩＣ２を搭載し、ベアチップＩＣ２のワイヤボン
ドを実施する場所の直下にあたる部分に、１０3 Ｎ／ｍ
ｍ2以上の約５０〜１００μｍの厚さの高ヤング率シー
ト材４を配置し、その他の部分は１０2 Ｎ／ｍｍ2 以下
の低ヤング率の接着材５で接着し固定する。ここで、高
ヤング率シート材４は通常ベアチップＩＣのワイヤボン
ド部は周辺部の四辺にわたるため、図２に示すように、
中央部４ａから延びる連結部４ｂを作成して、ベアチッ
プＩＣのワイヤボンド部に対応する周辺部４ｃを有する
形状となっている。なお、３はボンディングワイヤであ
る。
【００１６】このように、ベアチップＩＣ２のワイヤボ
ンドが行われる四辺のワイヤボンド直下部へ高ヤング率
シート材４を配置すると、ワイヤボンド時にツールから
回路基板へ超音波が十分に伝わり、ワイヤボンド時のボ
ンダビリテイが良くなる。また、放熱性、シート成形性
及びベアチップＩＣとの線膨張係数のマッチングを考え
ると、高ヤング率シート材４は、コバール、４２アロイ
等の金属か、Ｐｂ／Ｓｎ系の半田が都合が良い。
ンドが行われる四辺のワイヤボンド直下部へ高ヤング率
シート材４を配置すると、ワイヤボンド時にツールから
回路基板へ超音波が十分に伝わり、ワイヤボンド時のボ
ンダビリテイが良くなる。また、放熱性、シート成形性
及びベアチップＩＣとの線膨張係数のマッチングを考え
ると、高ヤング率シート材４は、コバール、４２アロイ
等の金属か、Ｐｂ／Ｓｎ系の半田が都合が良い。
【００１７】以下、低ヤング率接着剤５の熱応力低減効
果について詳細に説明する。図６は本発明の低ヤング率
接着剤を用いたベアチップＩＣと回路基板の線膨張係数
の差による熱応力シュミレーション結果の例を示す斜視
図、図７は図６のＡ部拡大斜視図である。ここでは、接
着剤としてヤング率は２Ｎ／ｍｍ2 のシリコン接着剤を
用いている。
果について詳細に説明する。図６は本発明の低ヤング率
接着剤を用いたベアチップＩＣと回路基板の線膨張係数
の差による熱応力シュミレーション結果の例を示す斜視
図、図７は図６のＡ部拡大斜視図である。ここでは、接
着剤としてヤング率は２Ｎ／ｍｍ2 のシリコン接着剤を
用いている。
【００１８】これらの図に示すように、回路基板６上
に、ヤング率が２Ｎ／ｍｍ2 のシリコン接着剤８を介し
て、ベアチップＩＣ７が搭載されており、その１／４が
切り出された状態が斜視図として示されており、手前の
隅が搭載されたベアチップＩＣ７の中心を示している。
ここで、(2) 〜(5) は応力レベルを示しており、(2) は
０．２００Ｎ／ｍｍ2 、(3) は０．４００Ｎ／ｍｍ2 、
(4) は０．６００Ｎ／ｍｍ2 、(5) は０．８００Ｎ／ｍ
ｍ2 である。
に、ヤング率が２Ｎ／ｍｍ2 のシリコン接着剤８を介し
て、ベアチップＩＣ７が搭載されており、その１／４が
切り出された状態が斜視図として示されており、手前の
隅が搭載されたベアチップＩＣ７の中心を示している。
ここで、(2) 〜(5) は応力レベルを示しており、(2) は
０．２００Ｎ／ｍｍ2 、(3) は０．４００Ｎ／ｍｍ2 、
(4) は０．６００Ｎ／ｍｍ2 、(5) は０．８００Ｎ／ｍ
ｍ2 である。
【００１９】この図から明らかなように、従来のヤング
率が７×１０3 Ｎ／ｍｍ2 のＡｇ入りエポキシ接着剤の
場合に比して、その応力は略１／２５に低減されてい
る。ただし、シリコン接着剤を使用した場合は、ワイヤ
ボンド時の超音波吸収効果があるため、ワイヤボンド時
にツールから回路基板へ超音波が伝わり難いが、図２に
示すように、高ヤング率シート材４を回路基板とベアチ
ップＩＣの間に挿入することにより、ワイヤボンド時に
ツールから回路基板へ超音波が十分に伝わり、ワイヤボ
ンダビリティが改善され、組立性が向上する。
率が７×１０3 Ｎ／ｍｍ2 のＡｇ入りエポキシ接着剤の
場合に比して、その応力は略１／２５に低減されてい
る。ただし、シリコン接着剤を使用した場合は、ワイヤ
ボンド時の超音波吸収効果があるため、ワイヤボンド時
にツールから回路基板へ超音波が伝わり難いが、図２に
示すように、高ヤング率シート材４を回路基板とベアチ
ップＩＣの間に挿入することにより、ワイヤボンド時に
ツールから回路基板へ超音波が十分に伝わり、ワイヤボ
ンダビリティが改善され、組立性が向上する。
【００２０】次に、本発明の第２実施例について図８を
参照しながら説明する。図８は本発明の第２の実施例を
示すワイヤボンド用大型ベアチップＩＣの回路基板への
実装断面図、図９は本発明の第２の実施例を示すワイヤ
ボンド用大型ベアチップＩＣの実装を説明する斜視図で
ある。この図に示すように、回路基板２１上のベアチッ
プＩＣ２２の搭載位置に、ベアチップＩＣ２２より外形
の小さい金属シート２３を配置した後、該金属シート２
３の周辺に接着剤２４を塗布し、ベアチップＩＣ２２を
押圧、接着剤２４のキュア固着後、ボンディングワイヤ
２５をボンディングする。金属シート２３は接着剤２４
をできるだけ薄くつけたいことから、５０μｍ前後が適
当であり、また、熱伝導及び応力低減の目的から金属、
特にコバール、４２アロイ、インバー等線膨張係数の小
さいものが適している。
参照しながら説明する。図８は本発明の第２の実施例を
示すワイヤボンド用大型ベアチップＩＣの回路基板への
実装断面図、図９は本発明の第２の実施例を示すワイヤ
ボンド用大型ベアチップＩＣの実装を説明する斜視図で
ある。この図に示すように、回路基板２１上のベアチッ
プＩＣ２２の搭載位置に、ベアチップＩＣ２２より外形
の小さい金属シート２３を配置した後、該金属シート２
３の周辺に接着剤２４を塗布し、ベアチップＩＣ２２を
押圧、接着剤２４のキュア固着後、ボンディングワイヤ
２５をボンディングする。金属シート２３は接着剤２４
をできるだけ薄くつけたいことから、５０μｍ前後が適
当であり、また、熱伝導及び応力低減の目的から金属、
特にコバール、４２アロイ、インバー等線膨張係数の小
さいものが適している。
【００２１】なお、Ｐｂ／Ｓｎ系の半田も、シート成形
性及び塑性、軟質の特性から適している。なお、本発明
は上記実施例に限定されるものではなく、本発明の趣旨
に基づいて種々の変形が可能であり、これらを本発明の
範囲から排除するものではない。
性及び塑性、軟質の特性から適している。なお、本発明
は上記実施例に限定されるものではなく、本発明の趣旨
に基づいて種々の変形が可能であり、これらを本発明の
範囲から排除するものではない。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、大型ベアチップＩＣの回路基板との線膨張係数
の差から生じるベアチップＩＣの熱応力の低減を図り、
ベアチップＩＣのクラックを除去することができる。よ
り、具体的には、第１の発明によれば、ベアチップＩＣ
の回路基板への接着剤として、１０2 Ｎ／ｍｍ2 以下の
低ヤング率接着剤を使用することで、ベアチップＩＣ上
の熱応力を大きく低減し、信頼性のある大型ベアチップ
ＩＣの実装が可能となる。また、回路基板とベアチップ
ＩＣ間のワイヤボンド直下に、１０3Ｎ／ｍｍ2 以上の
高ヤング率シート材を挿入することにより、ワイヤボン
ド時に、ツールから回路基板へ超音波が十分に伝わり、
ワイヤボンダビリティの改善が可能となり、組立性が向
上する。
よれば、大型ベアチップＩＣの回路基板との線膨張係数
の差から生じるベアチップＩＣの熱応力の低減を図り、
ベアチップＩＣのクラックを除去することができる。よ
り、具体的には、第１の発明によれば、ベアチップＩＣ
の回路基板への接着剤として、１０2 Ｎ／ｍｍ2 以下の
低ヤング率接着剤を使用することで、ベアチップＩＣ上
の熱応力を大きく低減し、信頼性のある大型ベアチップ
ＩＣの実装が可能となる。また、回路基板とベアチップ
ＩＣ間のワイヤボンド直下に、１０3Ｎ／ｍｍ2 以上の
高ヤング率シート材を挿入することにより、ワイヤボン
ド時に、ツールから回路基板へ超音波が十分に伝わり、
ワイヤボンダビリティの改善が可能となり、組立性が向
上する。
【００２３】また、第２の発明によれば、回路基板とベ
アチップＩＣの接着層の中央部に金属シートを配置する
ことにより、ベアチップＩＣに発生する表面応力を半分
以下に低減できる。また、中央部に金属シートを挿入し
ているため、熱伝導性に優れている。更に、局部的に接
着剤を使用しているため、取り換えが簡単である。
アチップＩＣの接着層の中央部に金属シートを配置する
ことにより、ベアチップＩＣに発生する表面応力を半分
以下に低減できる。また、中央部に金属シートを挿入し
ているため、熱伝導性に優れている。更に、局部的に接
着剤を使用しているため、取り換えが簡単である。
【図１】本発明の第１の実施例を示すワイヤボンド用大
型ベアチップＩＣの回路基板への実装断面図である。
型ベアチップＩＣの回路基板への実装断面図である。
【図２】本発明の第１の実施例を示すワイヤボンド用大
型ベアチップＩＣの実装を説明する斜視図である。
型ベアチップＩＣの実装を説明する斜視図である。
【図３】従来のワイヤボンド用大型ベアチップＩＣの回
路基板への実装断面図である。
路基板への実装断面図である。
【図４】従来のベアチップＩＣと回路基板の線膨張係数
の差による熱応力シュミレーション結果を示す斜視図で
ある。
の差による熱応力シュミレーション結果を示す斜視図で
ある。
【図５】図４のＡ部拡大斜視図である。
【図６】本発明を適用したベアチップＩＣと回路基板の
線膨張係数の差による熱応力シュミレーション結果を示
す斜視図である。
線膨張係数の差による熱応力シュミレーション結果を示
す斜視図である。
【図７】図６のＡ部拡大斜視図である。
【図８】本発明の第２の実施例を示すワイヤボンド用大
型ベアチップＩＣの回路基板への実装断面図である。
型ベアチップＩＣの回路基板への実装断面図である。
【図９】本発明の第２の実施例を示すワイヤボンド用大
型ベアチップＩＣの実装を説明する斜視図である。
型ベアチップＩＣの実装を説明する斜視図である。
１，６，２１ 回路基板 ２，７，２２ ベアチップＩＣ ３，２５ ボンディングワイヤ ４ 高ヤング率シート材 ４ａ 中央部 ４ｂ 連結部 ４ｃ 周辺部 ５，８ 低ヤング率接着剤 ２３ 金属シート ２４ 接着剤
Claims (2)
- 【請求項１】 大型ベアチップＩＣを回路基板へワイヤ
ボンドにより電気的接続を行う回路基板への大型ベアチ
ップＩＣの実装構造において、 前記大型ベアチップＩＣの前記回路基板への接着剤とし
て、ヤング率が１０2Ｎ／ｍｍ2 以下の低ヤング率接着
剤を使用し、ワイヤボンド部直下のベアチップＩＣと回
路基板との間にヤング率が１０3 Ｎ／ｍｍ2 以上の高ヤ
ング率のシート材を配置することを特徴とする回路基板
への大型ベアチップＩＣの実装構造。 - 【請求項２】 大型ベアチップＩＣを回路基板へワイヤ
ボンドにより電気的接続を行う回路基板への大型ベアチ
ップＩＣの実装構造において、 前記大型ベアチップＩＣの搭載位置に接着層と等しい厚
さの該大型ベアチップＩＣの外形より小さい外形を有す
る金属シートを配置し、該金属シートの周辺に接着剤を
塗布した後、前記大型ベアチップＩＣを押圧、接着硬化
することを特徴とする回路基板への大型ベアチップＩＣ
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17355492A JPH0621252A (ja) | 1992-07-01 | 1992-07-01 | 回路基板への大型ベアチップｉｃの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17355492A JPH0621252A (ja) | 1992-07-01 | 1992-07-01 | 回路基板への大型ベアチップｉｃの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621252A true JPH0621252A (ja) | 1994-01-28 |
Family
ID=15962700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17355492A Withdrawn JPH0621252A (ja) | 1992-07-01 | 1992-07-01 | 回路基板への大型ベアチップｉｃの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019044053A1 (ja) * | 2017-08-29 | 2019-03-07 | オリンパス株式会社 | 内視鏡 |
-
1992
- 1992-07-01 JP JP17355492A patent/JPH0621252A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019044053A1 (ja) * | 2017-08-29 | 2019-03-07 | オリンパス株式会社 | 内視鏡 |
| JPWO2019044053A1 (ja) * | 2017-08-29 | 2020-08-27 | オリンパス株式会社 | 内視鏡、撮像ユニット、および、内視鏡の撮像デバイスの交換方法 |
| US10932652B2 (en) | 2017-08-29 | 2021-03-02 | Olympus Corporation | Endoscope, image pickup unit, and method of replacing image pickup device in endoscope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757073A (en) | Heatsink and package structure for wirebond chip rework and replacement | |
| TW411533B (en) | Semiconductor device and its manufacturing method | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06502962A (ja) | ダイス固着構造 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH0621252A (ja) | 回路基板への大型ベアチップｉｃの実装構造 | |
| JP2833916B2 (ja) | 半導体装置 | |
| JP2002289741A (ja) | 半導体装置 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JPH06196614A (ja) | リードフレーム | |
| JP3482837B2 (ja) | 半導体装置 | |
| JPH0888302A (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電 子パッケージ組立体 | |
| JPH05129505A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
| JPS616834A (ja) | 半導体装置の製造方法 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JP3099573B2 (ja) | 半導体装置 | |
| JP2646992B2 (ja) | チップキャリア | |
| JPS6125222B2 (ja) | ||
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JPH05251602A (ja) | ハイブリッドｉｃの製造方法 | |
| JPH07283265A (ja) | ボンディング用加熱装置 | |
| JP4310442B2 (ja) | 電子回路基板および電子回路基板作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |