JPH0620294B2

JPH0620294B2 - 磁気再生装置

Info

Publication number: JPH0620294B2
Application number: JP60147584A
Authority: JP
Inventors: 晴夫太田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-07-03
Filing date: 1985-07-03
Publication date: 1994-03-16
Anticipated expiration: 2009-03-16
Also published as: JPS627277A

Description

【発明の詳細な説明】産業上の利用分野本発明は、回転ヘッド型アジマス記録方式ビデオテープ
レコーダの如き特殊（変速）再生可能な磁気再生装置に
関するものである。

従来の技術近年、ビデオテープレコーダ（ＶＴＲ）等の磁気テープ
を用いた映像記録再生装置において、再生時に記録時と
異なるテープ速度で再生する変速再生機能に対する要望
が高まっている。そこで、補助回転ヘッドを用いること
によりノイズバーの目立たない高速再生あるいは逆転高
速再生を実現しているものがある。

以下図面を参照しながら、上述した補助回転ヘッドを用
いた従来の磁気再生装置の一例（例えば、特開昭５７−
９７２８２号）について説明する。

第８図は補助回転ヘッドを有する磁気再生装置の回転ヘ
ッド周辺の構成図である。ヘッド回転面２３上に＋６゜
のアジマス角を有する主回転ヘッドＡ１６および補助ヘ
ッドＡ１８、−６゜のアジマス角を有する主回転ヘッド
Ｂ１９および補助回転ヘッドＢ１７、回転位相を検出す
るための極性の異なるマグネット２０および２１が取り
付けられている。ここで主回転ヘッドＡ１６およびＢ１
９、補助回転ヘッドＡ１８およびＢ１７、マグネット２
０および２１はそれぞれ１８０゜離れており、主回転ヘ
ッドと補助回転ヘッドは例えば時像信号の２水平走査期
間（２Ｈ）に相当する角度だけ離れている。このヘッド
回転面２３は回転軸１４、モータ１５を通して矢印２４
で示した方向に回転する。磁気テープ２５はガイドポス
ト１０及び１１に案内されてヘッド回転面２３の周囲を
１８０゜以上わたって巻き付けられ、ピンチローラ１２
及びキャプスタン１３によって矢印２６の方向に走行す
る。２２は回転位相検出用ヘッドであり、マグネット２
０及び２１による磁界の変化により回転位相を検出す
る。

ここで、磁気テープ２５には第９図に示すようなトラッ
クパターンに信号が記録されている。第９図において、
トラック９９，１０１，１０３，１０５，１０７および
１０９は＋６゜のアジマス角を有する回転ヘッドで記録
されたものであり、トラック１００，１０２，１０４，
１０６，１０８および１１０は−６゜のアジマス角を有
する回転ヘッドで記録されたものである。また、第９図
の各トラックにおける斜線は水平同期信号の記録位置を
示し、その傾斜角はアジマス角を示している（磁気テー
プ２５の幅方向の半分は斜線の記入を省略してある）。
また隣接トラックにおける斜線のずれは、記録された水
平同期信号の位置がジッタなどのためにずれていること
を示している。

いま、磁気テープ２５が１倍速（記録時のテープ速度と
同じ）で走行している時には、主回転ヘッドＡ１６、Ｂ
１９は第９図に示したトラックに沿って走査して通常再
生が行なわれる。

これに対し、高速再生の一例として９倍速再生において
は、磁気テープ２５は記録時のテープ速度の９倍の速度
で走行し、あるフィールドの開始点において主回転ヘッ
ドＡ１６がトラック１０１の始点を走査したとすると、
そのフィールドの終端においてはトラック１０９の終端
を走査し、第９図に破線で示した２７の走査軌跡を描
く。このとき主回転ヘッドＡ１６に近接して取り付けら
れている補助回転ヘッドＢ１７も、ほぼ同一の走査を行
なう。

この９倍速再生時において、主回転ヘッドＡ１６は＋６
゜のアジマス角を有するため、第１０図（ａ）に示すよ
うなヘッド出力信号を得る。また妹助回転ヘッドＢ１７
は−６゜のアジマス角を有するため、第１０図（ｂ）に
示すようなヘッド出力信号を得る。ここで第１０図
（ｄ）は第８図に示した回転位相検出用ヘッド２２によ
り検出された信号をもとに得られるフィールドごとに反
転するパルスを示している。また、第１０図において、
ｔ_０があるフィールドの開始時刻であり、ｔ_５が終端時
刻である。

さて、このようにして得られるヘッド出力は、従来の磁
気再生装置においては第１１図の如き構成により合成さ
れ出力される。第１１図において、主回転ヘッドＡ１
６、Ｂ１９および補助回転ヘッドＢ１７、Ａ１８より得
られた再生信号はそれぞれヘッドアンプ２８〜３１を経
たのち、スイッチ３２及び３３に導かれる。スイッチ３
２及び３３はフィールド切換信号入力端子３７より入力
されるフィールドごとに反転する信号（第１０図
（ｄ））によって制御され、例えばこれがＨレベルのと
きスイッチ３２，３３がＸ側に接続され、Ｌレベルのと
きにはＹ側に接続される。こうして得られたスイッチ３
２及び３３の出力信号はスイッチ３４に入力されると同
時にエンベロープ比較回路３８に入力される。エンベロ
ープ比較回路３８では両者のエンベロープの大小を比較
し、第１０図（ｅ）に示す如き信号を出力し、これによ
りスイッチ３４を制御する。スイッチ３４は、エンベロ
ープ比較回路３８からの出力信号が例えばＨレベルのと
きＹ側に、ＬレベルのときＸ側に接続される。その結果
スイッチ３４の出力信号は第１０図（ｃ）の如きにな
り、主回転ヘッドの出力低下部を補助回転ヘッドの出力
で置き換えてノイズバーのない再生出力を得ることがで
きる。こうして得られた再生出力は映像信号復調回路３
５によって復調されたのち、必要な処理を経て出力端子
３６に導かれる。

このようにして、補助回転ヘッドを用いた従来の磁気再
生装置は、高速再生あるいは逆転高速再生時においても
ノイズバーのない再生画像を得ていた。

発明が解決しようとする問題点しかしながら上記従来の構成においては、主回転ヘッド
再生信号と補助回転ヘッド再生信号を切り換える際に、
隣接するトラックの水平同期信号の記録位置のズレのた
め、再生される映像信号の水平同期信号の間隔が切換え
点で変化し（第１２図にこのときの各部の波形を示
す）、これが画面上ではスキューとなって現れるため見
苦しい画像になるという問題点を有していた。

本発明は上記問題点を解決するもので、スキューのない
鮮明な高速再生もしくは逆転高速再生が得られる磁気再
生装置を提供することを目的としている。

問題点を解決するための手段上記問題点を解決するために、本発明は、変速再生時に
主回転ヘッドの再生出力信号レベルが補助回転ヘッドの
再生出力信号レベルよりも低下する区間を検出するレベ
ル検出手段による検出信号に応じて主回転ヘッドの再生
出力信号のレベル低下部分を補助回転ヘッドの出力で置
き換え、これにより得た第１の再生信号をＡＤ変換器で
デジタル化して第２の再生信号を得、前記第１または第
２の再生信号の水平同期信号を同期分離手段で検出し、
前記レベル検出手段による検出信号および前記同期信号
分離手段より得られる同期信号の間隔に応じて異なる時
間だけ第２の再生信号を可変遅延手段で遅延するように
構成するとともに、前記可変遅延手段は少なくとも１水
平走査期間の信号を記憶することができるランダムアク
セスメモリ、前記同期分離手段より得られる水平同期信
号によりリセットされる書き込みアドレス発生カウン
タ、主回転ヘッドと補助回転ヘッドの再生出力信号レベ
ルの大小関係が反転した時点から次の水平同期信号が生
じる時点まで前記ランダムアクセスメモリへの書き込み
を禁止する書き込み禁止手段とを備えた構成としたもの
である。

作用本発明は上記した構成によって、レベル検出手段の検出
出力によりスキュー発生時点を知り、また再生信号の同
期信号間隔よりスキュー量を知ることができ、これに応
じてデジタル処理によって遅延時間を制御する可変遅延
手段により同期信号の間隔を一定にし、簡易な構成で精
度よくスキューを補正できるものである。

実施例以下本発明の一実施例の磁気再生装置について、図面を
参照しながら説明する。

第１図は本発明の一実施例における高速再生、逆転高速
再生時の再生信号処理部の構成を示すものである。ここ
で、第１１図に示した従来例と同じ機能を有するものに
は同番号を符した。

このような構成において、以下にその動作を説明する。
例えば９倍速再生時には映像信号復調回路３５の出力は
従来例で説明したようにノイズバーがないものの、主回
転ヘッドと補助回転ヘッドの再生信号を切換える際に水
平同期信号の間隔が変化してスキューが生じている。

そこで本発明では、この映像信号復調回路３５の出力は
ＡＤ変換器４０によってデジタル信号に変換されるとと
もに、同時に水平同期分離回路４１に導かれて水平同期
信号の検出が行なわれる。ＡＤ変換器４０でデジタル化
された信号は可変遅延回路４２に入力される。可変遅延
回路４２では、エンベロープ比較回路３８による切換信
号及び水平同期分離回路４１からの水平同期信号にもと
づいて随時遅延時間を決定し、ＡＤ変換器４０からのデ
ジタル信号をその時間だけ遅延することにより水平同期
信号の間隔が一定なスキューの補正された信号を得る。
そしてこの信号はＤＡ変換器４３によってアナログ信号
に戻され、出力端子３６より出力される。なお必要に応
じて、可変遅延回路４２およびＤＡ変換器４３の間にデ
ジタル信号処理回路を、またＤＡ変換器４３と出力端子
３６の間にアナログ処理回路を設けてもよい。また、水
平同期分離回路４１は映像信号復調回路３５より得られ
るアナログ信号より水平同期信号を分離するものとした
が、ＡＤ変換器４０によりデジタル化した信号から水平
同期信号を分離するものであってもよい。

次に、可変遅延回路４２に具体例について述べる。第２
図は本実施例における可変遅延回路４２の構成図であ
る。第２図において、信号入力端子５０にはＡＤ変換器
４０（第１図）においてサンプルされ、量子化された信
号が入力される。また、ヘッド切換信号入力端子５３に
はエンベロープ比較回路３８（第１図）からの比較信号
が入力され、水平同期信号入力端子５４には水平同期分
離回路４１（第１図）によって得られる水平同期信号が
入力される。一方、信号出力端子５２は水平同期信号の
間隔が一定なスキューの補正された信号を出力する。ま
た、クロック入力端子６５には、ＡＤ変換器４０（第１
図）においてサンプルする際に用いるクロックと同じも
のが入力される。

このような構成において、以下にその動作を説明する。
信号入力端子５０に入力される信号は、ＡＤ変換器４０
において例えばサンプリング周波数ｎ・ｆ_Ｈ（ｎ：整
数、ｆ_Ｈ：水平走査周波数）でサンプルされ、量子化さ
れた信号である。この信号はランダムアクセスメモリ
（ＲＡＭ）５１に導かれる。

ここでＲＡＭ５１は、サンプリング周波数をｎ・ｆ_Ｈと
したとき少なくともｎ＋αワードの容量を有しており、
少なくとも１Ｈ間の信号を記憶することができるもので
ある。なおαは１Ｈ間の信号を記憶するための余裕容量
である。すなわち、ＶＴＲの再生信号には時間軸変動が
含まれているため、サンプリング周波数ｎ・ｆ_Ｈでサン
プルしたとしても、ある水平同期信号から次の水平同期
信号までのサンプル数はｎ個とは限らず、ｎ±αとなり
得るからである。

ＲＡＭ１５に入力された信号は、▲▼信号６９がＬ
レベルとなったとき書き込みアドレス６６の示すアドレ
スに記憶される。このときのタイミングの様子を第３図
に示す。第３図において、（ａ）は入力信号である。
（ｂ）はクロック入力端子６５より入力されるシステム
クロック７０であり、これはサンプリングクロックに等
しい。（ｃ）は書き込みアドレスカウンタ６０より得ら
れる書き込みアドレス６６であり、システムクロック７
０の立上り毎に変化する。（ｄ）はＮＡＮＤゲート５８
より得られる▲▼信号６９であり、必要に応じて各
アドレス期間の後半でＬレベルとなる。第３図の例にお
いては、入力信号Ｄ_１０およびＤ_１２はそれぞれアドレ
スＡ_１０およびＡ_１２に記憶されるが、入力信号Ｄ_１１
は▲▼信号６９がＬレベルとならないため書き込ま
れず、アドレスＡ_１１には以前に記憶されたデータがそ
のまま残ることになる。

このようにして入力端子５０から入力された信号はＲＡ
Ｍ５１に適宜記憶されていくが、ＲＡＭ５１ではこの時
同時に読み出し作業が行なわれる。次にこのタイミング
について説明する。第３図（ｅ）は読み出しアドレス６
７を示しており、（ｆ）は読み出された出力信号であ
る。ここで出力信号Ｅ_２０，Ｅ_２１，Ｅ_２２はそれぞれ
アドレスＡ_５０，Ａ_５１，Ａ_５２に記憶されていたデー
タである。なお、第３図において、仮りに書き込みアド
レスＡ_１０と読ひ出しアドレスＡ_５０が等しいときに
は、そのアドレスに以前から記憶されていたデータＥ
_２０が読み出されたあと、入力データＤ_１０が書き込ま
れることになる。このようにして読み出された信号が信
号出力端子５２より出力される。

次に書き込みアドレス６６、▲▼信号６９および読
み出しアドレス６７がどのように制御されるかについて
説明する。ヘッド切換信号入力端子５３にはエンベロー
プ比較回路（第１図３８）からのヘッド切換信号が入力
される。これは従来例の第１０図（ｅ）に示したよう
に、その立上りまたは立下り時点で主回転ヘッドと補助
回転ヘッドの再生出力信号を切換える信号である。一
方、水平同期信号入力端子５４は水平同期分離回路によ
って分離された水平同期信号が入力される。ヘッド切換
え時点の付近におけるヘッド切換信号及び水平同期信号
をそれぞれ第４図（ａ）（ｂ）に示す。第４図に示すよ
うに、ヘッド切換え時点において水平同期信号の間隔が
変化している。これら２つの信号は書き込み禁止パルス
発生回路５５と、最終アドレスラッチ禁止パルス発生回
路５６に入力され、また水平同期信号については立上り
エッジ検出回路５７にも導かれる。

書き込み禁止パルス発生回路５５は第４図（ｃ）に示す
如く、ヘッド切換信号の反転時刻から次の水平同期信号
の立上り時刻までＬレベルとなる書き込み禁止パルスを
発生する。この書き込み禁止パルスは、システムクロッ
ク７０の１周期毎にＨレベルのパルスを発生するＷＥ発
生回路５９の出力（第４図（ｄ））とともにＮＡＮＤゲ
ート５８に入力され、第４図（ｅ）に示す▲▼信号
６９を得る。したがって、書き込み禁止パルスがＬレベ
ルである期間は書き込みが禁止されることになる。

一方、立上りエッジ検出回路５７は水平同期信号の立上
りエッジ毎にパルスを発生し、これはＡＮＤゲート６１
に入力されるとともに、インバータ６８を通して第４図
（ｆ）に示すごとく書き込みアドレスリセット信号とし
て書き込みアドレスカウンタ６０の▲▼端子
に入力される。その結果、システムクロック７０によっ
て１つづ増加する書き込みアドレスは水平同期信号の立
上りごとにリセットされる。

最終アドレスラッチ禁止パルス発生回路５６は、第４図
（ｇ）に示すごとく、ヘッド切換信号（第４図（ａ））
の反転時刻から次の水平同期信号立下り時刻までＬレベ
ルとなる最終アドレスラッチ禁止パルスを発生する。こ
の最終アドレスラッチ禁止パルスは先の立上りエッジ検
出信号とともにＡＮＤゲート６１に入力され、最終アド
レスラッチパルス第４図（ｈ）を得る。こうして得られ
た最終アドレスラッチパルスは最終アドレスレジスタ６
２に入力され、このタイミングで書き込みアドレス６６
をレジスタ６２へ格納する。その結果、最終アドレスレ
ジスタ６２には書き込みアドレスがリセットされる直前
の最終アドレスが格納される。ただし、最終アドレスラ
ッチ禁止パルスによって、ヘッド切換信号が反転した後
の最初のリセット直前の書き込みアドレスは格納され
ず、このときにはそれ以前の最終アドレスがそのまま残
ることになる。

一方、読み出しアドレスカウンタ６４によりシステムク
ロックの立上り毎に１づつ増加する読み出しアドレス６
７は、比較回路６３において最終アドレスレジスタ６２
に格納されている書き込み最終アドレスと比較され、両
者が一致したとき比較回路からの▲▼信号に
よって次のクロック立上りとともに読み出しアドレスが
リセットされる。

第２図に示した可変遅延回路は以上の説明のように動作
する。その結果、信号入力端子５０から信号出力端子５
２までの遅延時間がどのように変化するかについて、そ
の一例を第５図、第６図を参照しながら説明する。

第５図において、（ａ）はヘッド切換端子５３から入力
されるヘッド切換信号、（ｂ）は信号入力端子５０に入
力される信号をアナログ的に示したもの、（ｃ）はアド
レスの変化の様子を示したもので実線が書き込みアドレ
ス、破線が読み出しアドレス、（ｄ）は入力端子５０か
ら出力端子５２に至る信号の遅延時間、（ｅ）は信号出
力端子５２から出力される信号を示している。

いま、時刻ｔ_０において、信号の遅延時間はτ_０である
ものとする。すなわち、τ_０だけ前に書き込んだ信号を
読み出している状態である。時刻ｔ_１において、（ａ）
のヘッド切換信号が反転してヘッドの切換えが行なわれ
る、（ｂ）の入力信号は水平同期信号の間隔が変化す
る。第５図の例では、通常のＨからτ_１だけ短かくな
る。このとき、先に述べたように時刻ｔ_１から次の水平
同期信号の現れる時刻ｔ_３までＲＡＭへ書き込みが禁止
される。その結果、時刻ｔ_２（＝ｔ_１＋τ_０）から読み
出しアドレスがリセットされる時刻ｔ_４までは、１Ｈ＋
τ_０だけ前に書ひ込まれた信号を読み出すことになる。
一方時刻ｔ_３からは書き込みが再開されるため、読み出
しアドレスがリセットされた時刻ｔ_４以降に読み出され
るデータは、τ_０＋τ_１だけ以前に書き込まれたものと
なる。

以上の結果、入力から出力までの遅延時間は第５図
（ｄ）に示すものとなり、得られる出力信号は（ｅ）の
如く水平同期信号の間隔が一定となり、スキューのない
高速再生画像を得ることができる。

第６図は時刻ｔ_０における遅延時間τ_０が大きく、τ_０
＋τ_１が１Ｈを越える例である。この場合には読み出し
アドレスがリセットされるｔ_４以降な遅延時間はτ_０＋
τ_１−Ｈとなる。その結果、（ｅ）に示すように出力信
号はやはりスキューの補正された信号を得ることができ
る。

以上に述べてきたように、本実施例によれば主回転ヘッ
ドの再生出力レベルの低下部分を補助回転ヘッドの再生
出力信号で置き換えて得た再生信号をＡＤ変換器により
デジタル化し、これをヘッド切換信号と水平同期信号と
により遅延時間が制御される可変遅延回路によって遅延
するので、水平同期信号の間隔が一定なスキューのない
高速再生もしくは逆転高速再生を実現できる。また可変
遅延回路は、１Ｈの信号を記憶するＲＡＭと、水平同期
信号によりリセットされる書き込みアドレスカウンタ
と、ヘッド切換え時点から次の水平同期信号が生じる時
点までの書き込みを禁止する書き込み禁止パルス発生回
路などから構成したことにより、簡易な構成でいかなる
スキューも精度よく補正される。さらに信号の遅延はデ
ジタル信号の形態で行なわれるため、遅延による信号の
劣化は生じない。またこれらの特徴に加え、可変遅延回
路はすべて論理回路であるため半導体化が容易であり、
低価格で実現できるなどのすぐれた効果を有している。

次に本発明の第２の実施例について説明する。第７図に
第２の実施例における可変遅延回路の構成図を示す。第
７図において、８１は書き込みアドレスリセット信号切
換スイッチ、８２は読み出しアドレス切換スイッチであ
る。８０は比較回路であり、一方の入力端子には書き込
みアドレス、他方の入力端子にはｎ−１の値（サンプル
周波数ｎ・ｆ_Ｈのとき）が入力される。その他のブロ
ックは先の第２図に示した実施例と同機能のものであ
り、同番号を符した。

上記のように構成された可変遅延回路において、高速再
生あるいは逆転高速再生時には、書き込みアドレスリセ
ット信号切換スイッチ８１及び読み出しアドレス切換ス
イッチ８２はいずれもＸ側に接続され、第２図に示した
実施例と全く同様にスキューの補正された再生信号が信
号出力端子５２より得られる。

これに対し通常再生時など同一フィールド内では主回転
ヘッドと補助回転ヘッドとの再生出力信号を切換えるこ
とのない再生モードにおいては、スイッチ８１，８２は
いずれもＹ側に接続される。その結果書き込みアドレス
カウンタ６０は、比較回路８０において書き込みアドレ
スがｎ−１に一致したとき発せられるリセット信号によ
ってリセットされる。したがって書き込みアドレスカウ
ンタ６０は０〜ｎ−１のカウントを繰り返し、サンプリ
ング周波数がｎ・ｆ_Ｈであることから１Ｈで一巡するこ
とになる。一方、読み出しアドレス切換スイッチ８２が
Ｙ側に接続されていることによって、ＲＡＭ５１に与え
られる読み出しアドレスは書き込みアドレスと同一のも
のである。そのため、読み出されるデータはその一巡前
に書き込まれたデータとなる。すなわち、ＲＡＭ５１か
ら読み出され信号出力端子５２から出力される信号は、
信号入力端子５０に入力される信号を１Ｈ遅延したもの
である。

この１Ｈ遅延された信号を用いれば、ドロップアウトの
補償やライン相関を利用したノイズの抑圧を行なうこと
ができる。

以上説明したように、本実施例によれば、高速再生ある
いは逆転高速再生時においては先の実施例と同様に精度
よくスキューが補正できるとともに、通常再生などの再
生モードにおいては１Ｈ遅延された信号が得られるよう
構成したため、この信号を用いてドロップアウトの補償
やライン相関によるノイズ抑圧に利用することができ、
従来のガラス遅延線が不要となる。なおこの１Ｈ遅延は
デジタル信号の形態で遅延されるため、従来のガラス遅
延線などのように周波数特性や振幅の劣化がなく、また
半導体化が容易であるため低価格化、小型化が実現でき
る。

発明の効果以上のように本発明によれば、デジタル処理による可変
遅延手段を用いて同期信号の間隔を一定にすることによ
り、簡易な構成でスキユーのない高速再生及び逆転高速
再生を実現できる。特に、メモリを用いてデジタル処理
により可変遅延を用い、また水平同期信号および主回転
ヘッドと補助回転ヘッドを切り換え信号とによりメモリ
を制御することで、主回転ヘッドと補助回転ヘッドの再
生信号を切り換えた際に生じる水平同期信号の間隔の変
化に瞬時に対応して正確にスキユーが補正でき、その結
果画質を劣化させることがないという格別の効果を有す
る。

また、可変遅延手段を、通常再生など同一フィールド内
でヘッドの切換えを行なわない再生モードにおいては１
Ｈの遅延を行なうよう構成することにより、この遅延し
た信号を利用してドロップアウトの補償やライン相関に
よるノイズの抑圧ができ、従来のガラス遅延線が不要と
なる。

さらに信号の遅延はすべてデジタル信号の形態で行なわ
れるため、遅延による信号の劣化はほとんどない。

これらの効果に加え、可変遅延手段はすべて論理回路で
構成されるため半導体化が容易であり、低価格で実現で
きるなどのすぐれた特徴を有している。

【図面の簡単な説明】

第１図は本発明の一実施例における高速再生あるいは逆
転高速再生時の再生信号処理部の構成図、第２図は第１
図における可変遅延回路の構成図、第３図は可変遅延回
路におけるＲＡＭのタイミング図、第４図は可変遅延回
路の各部のタイミング図、第５図および第６図は可変遅
延回路の動作説明図、第７図は第２の実施例における可
変遅延回路の構成図、第８図は補助回転ヘッドを有する
磁気再生装置の回転ヘッド周辺要部構成図、第９図はア
ジマス記録された磁気テープのトラックパターンの一例
を示した図、第１０図は従来の補助回転ヘッドを用いた
磁気再生装置の各部の波形図、第１１図は従来の再生信
号処理部の構成図、第１２図はスキユー発生の様子を示
す説明図である。１６……主回転ヘッドＡ、１９……主回転ヘッドＢ、１
８……補助回転ヘッドＡ、１７……補助回転ヘッドＢ、
３４……スイッチ、３８……エンベロープ比較回路（レ
ベル検出手段）、４０……ＡＤ変換器、４１……水平同
期分離回路、４２……可変遅延回路、４３……ＤＡ変換
器、５１……ランダムアクセスメモリ（ＲＡＭ）、５３
……ヘッド切換信号入力端子、５４……水平同期信号入
力端子、５５……書き込み禁止パルス発生回路、５６…
…最終アドレスラッチ禁止パルス発生回路、５７……立
上りエッジ検出回路、５９……ＷＥ発生回路、６０……
書き込みアドレスカウンタ、６２……最終アドレスレジ
スタ、６３……比較回路、６４……読み出しアドレスカ
ウンタ、８０……比較回路、８１……書き込みアドレス
リセット信号切換スイッチ、８２……読み出しアドレス
切換スイッチ

Claims

【特許請求の範囲】

【請求項１】アジマス角が互いに異なる２個１組の主回
転ヘッドと、前記主回転ヘッドとは取り付け位置が異な
り、かつアジマス角が互いに異なる２個１組の補助回転
ヘッドと、磁気テープを記録時のテープ走行速度とは異
なった走行速度でもって走行させて信号を再生する時、
前記主回転ヘッドの再生出力信号のレベルが前記補助回
転ヘッドの再生出力信号のレベルよりも低下する区間を
検出するレベル検出手段と、この検出手段による検出信
号に応じて前記主回転ヘッドの再生出力信号レベルの低
下区間を前記補助回転ヘッドの再生出力信号で置き換え
て第１の再生信号を得るスイッチ手段と、第１の再生信
号をデジタル信号に変換して第２の再生信号を得るＡＤ
変換器と、前記第１または第２の再生信号の水平同期信
号を検出する同期信号分離手段と、少なくとも１水平走
査期間の信号を記憶することができるランダムアクセス
メモリ、前記同期分離手段より得られる水平同期信号に
よりリセットされる書き込みアドレス発生カウンタ、主
回転ヘッドと補助回転ヘッドの再生出力信号レベルの大
小関係が反転した時点から次の水平同期信号が生じる時
点まで前記ランダムアクセスメモリへの書き込みを禁止
する書き込み禁止手段とからなり前記第２の再生信号を
遅延する可変遅延手段とを備えた磁気再生装置。
【請求項２】可変遅延手段は、磁気テープを記録時の走
行速度と等しい速度で走行させて信号を再生する通常再
生時などのように、同一フィールド内では主回転ヘッド
の再生信号出力と補助回転ヘッドの再生出力信号とを切
換えることのない再生モードにおいては、１水平走査期
間の遅延を行なうことを特徴とする特許請求の範囲第１
項記載の磁気再生装置。
【請求項３】可変遅延手段は、磁気テープを記録時の走
行速度と等しい速度で走行させて信号を再生する通常再
生時などのように、同一フィールド内では主回転ヘッド
の再生信号出力と補助回転ヘッドの再生出力信号とを切
換えることのない再生モードにおいては、１水平走査期
間の遅延を行なうことを特徴とする特許請求の範囲第１
項または第２項記載の磁気再生装置。