JPH0619900B2 - Ｆａコントローラにおける補助記憶装置の起動方法 - Google Patents
Ｆａコントローラにおける補助記憶装置の起動方法Info
- Publication number
- JPH0619900B2 JPH0619900B2 JP62092776A JP9277687A JPH0619900B2 JP H0619900 B2 JPH0619900 B2 JP H0619900B2 JP 62092776 A JP62092776 A JP 62092776A JP 9277687 A JP9277687 A JP 9277687A JP H0619900 B2 JPH0619900 B2 JP H0619900B2
- Authority
- JP
- Japan
- Prior art keywords
- cable
- signal
- storage device
- fixed disk
- auxiliary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、補助記憶装置の接続状態を自動判別して動
作するＦＡコントローラにおける記憶装置の起動方法に
関するものである。
作するＦＡコントローラにおける記憶装置の起動方法に
関するものである。
［従来の技術］ 第２図は例えば従来の外部補助記憶装置である固定ディ
スク装置の制御部を示すブロック図であり、図におい
て、(1) は判別手段であるＣＰＵ、(2) はインタフェー
スの出力部、(3) はコントローラ、(4) は固定ディス
ク、(5) は接続ケーブル、(6) はシステムバス、(7) は
電源、(8) はインタフェースの入力部、(18)は内部記憶
装置であるＲＡＭである。なお(50)はインタフェース回
路でありインタフェースの出力部(2) 及びインタフェー
スの入力部(8) から構成されており、(100) は固定ディ
スク装置でありコントローラ(3) 及び固定ディスク(4)
から構成されている。又(200) はＦＡコントローラを示
し、ＣＰＵ(1) ，システムバス(6) ，ＲＡＭ(18)及びイ
ンタフェース回路(50)から構成されている。又、第３図
は第２図に示す従来の固定ディスク装置の制御部のプロ
グラムの動作を示すフローチャートであり、(9) は固定
ディスク装置(100)が指定されているかどうかを判別す
るステップ、(10)は固定ディスク(4) の起動を指令する
起動命令を出力するステップ、(11)は固定ディスク(4)
の起動ステータスを確認するステータスが入力されるス
テップ、(12)は固定ディスク(4) の起働を判別するステ
ップである。
スク装置の制御部を示すブロック図であり、図におい
て、(1) は判別手段であるＣＰＵ、(2) はインタフェー
スの出力部、(3) はコントローラ、(4) は固定ディス
ク、(5) は接続ケーブル、(6) はシステムバス、(7) は
電源、(8) はインタフェースの入力部、(18)は内部記憶
装置であるＲＡＭである。なお(50)はインタフェース回
路でありインタフェースの出力部(2) 及びインタフェー
スの入力部(8) から構成されており、(100) は固定ディ
スク装置でありコントローラ(3) 及び固定ディスク(4)
から構成されている。又(200) はＦＡコントローラを示
し、ＣＰＵ(1) ，システムバス(6) ，ＲＡＭ(18)及びイ
ンタフェース回路(50)から構成されている。又、第３図
は第２図に示す従来の固定ディスク装置の制御部のプロ
グラムの動作を示すフローチャートであり、(9) は固定
ディスク装置(100)が指定されているかどうかを判別す
るステップ、(10)は固定ディスク(4) の起動を指令する
起動命令を出力するステップ、(11)は固定ディスク(4)
の起動ステータスを確認するステータスが入力されるス
テップ、(12)は固定ディスク(4) の起働を判別するステ
ップである。
次に動作について説明する。第２図及び第３図におい
て、プログラムが起動するとその起動命令を受けて、ス
テップ(9) において固定ディスク装置(100) の指定の有
無を判別する。この指定は予めパラメータとしてＲＡＭ
(18)に書き込んでおく。ここで、固定ディスク装置(10
0) の指定が無くなれば、プログラムはそのまま終了
し、固定ディスク装置(100) の指定が有れば、ステップ
(10)に進んで、インタフェースの出力部(2) に対して固
定ディスク(4) の起動命令を出力する。この起動命令
は、コントローラ(3) に送られ、コントローラ(3) はそ
の命令に従って固定ディスク(4) を制御し、その制御さ
れた結果は、コントローラ(3) を介してインタフェース
の入力部(8) にステータスとして送られる。このステー
タスをステップ(11)にて取り込み、この取り込んだステ
ータスの内容により、ステップ(12)において、固定ディ
スク(4) が起動したかどうかを判別する。この判別の結
果、固定ディスク(4) が起動していればプログラムは終
了する。反対に、固定ディスク(4)が起動していなけれ
ば、ステップ(10)に戻り、ステップ(10)、ステップ(1
1)、ステップ(12)の規定動作を繰り返す。
て、プログラムが起動するとその起動命令を受けて、ス
テップ(9) において固定ディスク装置(100) の指定の有
無を判別する。この指定は予めパラメータとしてＲＡＭ
(18)に書き込んでおく。ここで、固定ディスク装置(10
0) の指定が無くなれば、プログラムはそのまま終了
し、固定ディスク装置(100) の指定が有れば、ステップ
(10)に進んで、インタフェースの出力部(2) に対して固
定ディスク(4) の起動命令を出力する。この起動命令
は、コントローラ(3) に送られ、コントローラ(3) はそ
の命令に従って固定ディスク(4) を制御し、その制御さ
れた結果は、コントローラ(3) を介してインタフェース
の入力部(8) にステータスとして送られる。このステー
タスをステップ(11)にて取り込み、この取り込んだステ
ータスの内容により、ステップ(12)において、固定ディ
スク(4) が起動したかどうかを判別する。この判別の結
果、固定ディスク(4) が起動していればプログラムは終
了する。反対に、固定ディスク(4)が起動していなけれ
ば、ステップ(10)に戻り、ステップ(10)、ステップ(1
1)、ステップ(12)の規定動作を繰り返す。
すなわち、ＲＡＭ(18)に固定ディスク装置(100) の指定
が有り、接続ケーブル(5) が接続されていない場合に
は、固定ディスク(4) の起動命令を出力しても、固定デ
ィスク(4) からの起動を示すステータスが送られず、上
記固定ディスク(4) が起動していない状態と同様にな
り、ステップ(10)、ステップ(11)、ステップ(12)の規定
動作を無限にループすることになる。
が有り、接続ケーブル(5) が接続されていない場合に
は、固定ディスク(4) の起動命令を出力しても、固定デ
ィスク(4) からの起動を示すステータスが送られず、上
記固定ディスク(4) が起動していない状態と同様にな
り、ステップ(10)、ステップ(11)、ステップ(12)の規定
動作を無限にループすることになる。
［発明が解決しようとする課題］ 従来のＦＡコントローラは以上のように構成されている
ので、固定ディスク(4)を使用する場合には、ＲＡＭ(1
8)にその指令を書き込むとともに接続ケーブル(5)が確
実に接続されているか否かを確認しなくてはならないと
いう問題があった。
ので、固定ディスク(4)を使用する場合には、ＲＡＭ(1
8)にその指令を書き込むとともに接続ケーブル(5)が確
実に接続されているか否かを確認しなくてはならないと
いう問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、外部補助記憶装置である固定ディスク装置を
使用する指定を行わなくてもよく、固定ディスク装置の
有無を自動的に判別できるＦＡコントローラにおける補
助記憶装置の起動方法を得ることを目的とする。
たもので、外部補助記憶装置である固定ディスク装置を
使用する指定を行わなくてもよく、固定ディスク装置の
有無を自動的に判別できるＦＡコントローラにおける補
助記憶装置の起動方法を得ることを目的とする。
［課題を解決するための手段］ この発明に係わるＦＡコントローラにおける補助記憶装
置の起動方法は、ケーブル内の信号線のいずれかがＬＯ
Ｗレベルになる所定の信号によりケーブルを介してＣＰ
Ｕと補助記憶装置間で情報の授受を行うＦＡコントロー
ラにおける補助記憶装置の起動方法であって、ケーブル
が接続されている場合はケーブルの信号線の信号が伝え
られ、ケーブルの装着が外れている場合は、いずれもＨ
ＩＧＨレベルになるように所定の電源にプルアップされ
たそれぞれの信号路の信号レベルを取り込む段階と、こ
の段階での取り込み内容にもとづき信号路の信号レベル
のいずれもがＨＩＧＨレベルにあるか否かを判定する段
階と有し、この段階でいずれもがＨＩＧＨレベルにある
と判定されればケーブルの装着が外れているものとして
起動処理が阻止されるようにしたものである。
置の起動方法は、ケーブル内の信号線のいずれかがＬＯ
Ｗレベルになる所定の信号によりケーブルを介してＣＰ
Ｕと補助記憶装置間で情報の授受を行うＦＡコントロー
ラにおける補助記憶装置の起動方法であって、ケーブル
が接続されている場合はケーブルの信号線の信号が伝え
られ、ケーブルの装着が外れている場合は、いずれもＨ
ＩＧＨレベルになるように所定の電源にプルアップされ
たそれぞれの信号路の信号レベルを取り込む段階と、こ
の段階での取り込み内容にもとづき信号路の信号レベル
のいずれもがＨＩＧＨレベルにあるか否かを判定する段
階と有し、この段階でいずれもがＨＩＧＨレベルにある
と判定されればケーブルの装着が外れているものとして
起動処理が阻止されるようにしたものである。
［作用］ この発明においては、ケーブル内の信号線のいずれかが
ＬＯＷレベルになる所定の信号によりケーブルを介して
ＣＰＵと補助記憶装置間で情報の授受が行われ、ケーブ
ルが接続されている場合はケーブルの信号線の信号が伝
えられ、ケーブルの装着が外れている場合は、いずれも
ＨＩＧＨレベルになるように所定の電源にプルアップさ
れたそれぞれの信号路の信号レベルを取り込み、この取
り込み内容にもとづき信号路の信号レベルのいずれもが
ＨＩＧＨレベルにあると判定されればケーブルの装着が
外れているものとして補助記憶装置の起動処理を阻止す
る。
ＬＯＷレベルになる所定の信号によりケーブルを介して
ＣＰＵと補助記憶装置間で情報の授受が行われ、ケーブ
ルが接続されている場合はケーブルの信号線の信号が伝
えられ、ケーブルの装着が外れている場合は、いずれも
ＨＩＧＨレベルになるように所定の電源にプルアップさ
れたそれぞれの信号路の信号レベルを取り込み、この取
り込み内容にもとづき信号路の信号レベルのいずれもが
ＨＩＧＨレベルにあると判定されればケーブルの装着が
外れているものとして補助記憶装置の起動処理を阻止す
る。
［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図において従来例を示す第３図と同一符号は相当部分を
示すので説明は省略する。第１図において、(13)はイン
タフェースの入力部(8) のステータスが入力されるステ
ップ、(14)は入力されたステータスの判別すなわち入力
部(8) に入力されたビットが全てＨであるのかどうかの
判別を行うステップである。また、ステップ(10)〜ステ
ップ(12)は従来例を示す第２図と同一であるので説明は
省略する。
図において従来例を示す第３図と同一符号は相当部分を
示すので説明は省略する。第１図において、(13)はイン
タフェースの入力部(8) のステータスが入力されるステ
ップ、(14)は入力されたステータスの判別すなわち入力
部(8) に入力されたビットが全てＨであるのかどうかの
判別を行うステップである。また、ステップ(10)〜ステ
ップ(12)は従来例を示す第２図と同一であるので説明は
省略する。
次に動作について説明する。第１図及び第２図におい
て、プログラムが起動するとその起動命令を受けて、イ
ンタフェースの入力部(8) のデータをステップ(13)にて
読み込む。ここで、インタフェースの入力部(8) には、
電源(7) が全てのビット線に対してプルアップするよう
に接続されているので、接続ケーブル(5) が接続されて
いない場合には、インタフェースの入力部(8) の全ての
ビットはＨレベルになっている。従ってステップ(13)に
て読み込まれるステータスは全てＨとなっており、その
ステータスはステップ(14)において全てのビットがＨレ
ベル、すなわち接続ケーブル(5) が接続されていないと
判断されて、プログラムは終了する。
て、プログラムが起動するとその起動命令を受けて、イ
ンタフェースの入力部(8) のデータをステップ(13)にて
読み込む。ここで、インタフェースの入力部(8) には、
電源(7) が全てのビット線に対してプルアップするよう
に接続されているので、接続ケーブル(5) が接続されて
いない場合には、インタフェースの入力部(8) の全ての
ビットはＨレベルになっている。従ってステップ(13)に
て読み込まれるステータスは全てＨとなっており、その
ステータスはステップ(14)において全てのビットがＨレ
ベル、すなわち接続ケーブル(5) が接続されていないと
判断されて、プログラムは終了する。
接続ケーブルの複数の信号線を介して送られる信号はい
ずれかの信号線のレベルがＬになる信号にしているの
で、接続ケーブル(5) が接続されている場合には、イン
タフェースの入力部(8) に入力される信号は、少なくと
も１つのビットがＬになる。従ってステップ(13)にて読
み込まれるステータスが全てＨでない場合には、そのス
テータスはステップ(14)において全てのビットがＨレベ
ルでない、すなわち接続ケーブル(5) が接続されている
と判断されて、ステップ(10)に進み、以下従来例と同様
の動作を実行する。
ずれかの信号線のレベルがＬになる信号にしているの
で、接続ケーブル(5) が接続されている場合には、イン
タフェースの入力部(8) に入力される信号は、少なくと
も１つのビットがＬになる。従ってステップ(13)にて読
み込まれるステータスが全てＨでない場合には、そのス
テータスはステップ(14)において全てのビットがＨレベ
ルでない、すなわち接続ケーブル(5) が接続されている
と判断されて、ステップ(10)に進み、以下従来例と同様
の動作を実行する。
なお、上記実施例では固定ディスク(4) の起動時につい
て説明したが、これは起動時に限定される訳でなく、通
常の入出力処理においても、インタフェースの入力部
(8) のステータスを確認することにより、固定ディスク
(4) の接続の有無を判断できることは言うまでもない。
て説明したが、これは起動時に限定される訳でなく、通
常の入出力処理においても、インタフェースの入力部
(8) のステータスを確認することにより、固定ディスク
(4) の接続の有無を判断できることは言うまでもない。
［発明の効果］ 以上のように、この発明によればケーブル内の信号線の
いずれかがＬＯＷレベルになる所定の信号によりケーブ
ルを介してＣＰＵと補助記憶装置間で情報の授受が行わ
れ、ケーブルが接続されている場合はケーブルの信号線
の信号が伝えられ、ケーブルの装着が外れている場合
は、いずれもＨＩＧＨレベルになるように所定の電源に
プルアップされたそれぞれの信号路の信号レベルを取り
込み、この取り込み内容にもとづき信号路の信号レベル
のいずれもがＨＩＧＨレベルにあると判定されればケー
ブルの装着が外れているものとして補助記憶装置の起動
処理を阻止するもので、補助記憶装置を動作させるか否
かの前もっての指定を省略することができるとともに接
続ケーブルが確実に接続されているか否かの確認を省略
してもプログラムが無限ループ実行状態に移行するのを
防止できる効果がある。
いずれかがＬＯＷレベルになる所定の信号によりケーブ
ルを介してＣＰＵと補助記憶装置間で情報の授受が行わ
れ、ケーブルが接続されている場合はケーブルの信号線
の信号が伝えられ、ケーブルの装着が外れている場合
は、いずれもＨＩＧＨレベルになるように所定の電源に
プルアップされたそれぞれの信号路の信号レベルを取り
込み、この取り込み内容にもとづき信号路の信号レベル
のいずれもがＨＩＧＨレベルにあると判定されればケー
ブルの装着が外れているものとして補助記憶装置の起動
処理を阻止するもので、補助記憶装置を動作させるか否
かの前もっての指定を省略することができるとともに接
続ケーブルが確実に接続されているか否かの確認を省略
してもプログラムが無限ループ実行状態に移行するのを
防止できる効果がある。
第１図はこの発明の一実施例による固定ディスク装置の
制御部のプログラム動作を示すフローチャート、第２図
は従来の固定ディスク装置の制御部を示すブロック図、
第３図は従来の固定ディスク装置の制御部のプログラム
動作を示すフローチャートである。 図において、(1) はＣＰＵ、(18)はＲＡＭ、(50)はイン
タフェース回路、(100) は固定ディスク装置である。 なお、図中同一符号は同一部分を示す。
制御部のプログラム動作を示すフローチャート、第２図
は従来の固定ディスク装置の制御部を示すブロック図、
第３図は従来の固定ディスク装置の制御部のプログラム
動作を示すフローチャートである。 図において、(1) はＣＰＵ、(18)はＲＡＭ、(50)はイン
タフェース回路、(100) は固定ディスク装置である。 なお、図中同一符号は同一部分を示す。
Claims (1)
- 【請求項１】ケーブル内の信号線のいずれかがＬＯＷレ
ベルになる所定の信号により上記ケーブルを介してＣＰ
Ｕと補助記憶装置間で情報の授受を行うＦＡコントロー
ラにおける補助記憶装置の起動方法であって、上記ケー
ブルが接続されている場合は上記ケーブルの信号線の信
号が伝えられ、上記ケーブルの装着が外れている場合
は、いずれもＨＩＧＨレベルになるように所定の電源に
プルアップされたそれぞれの信号路の信号レベルを取り
込む段階と、上記段階での取り込み内容にもとづき上記
信号路の信号レベルのいずれもがＨＩＧＨレベルにある
か否かを判定する段階とを有し、上記段階でいずれもが
ＨＩＧＨレベルにあると判定されれば上記ケーブルの装
着が外れているものとして起動処理が阻止されることを
特徴とするＦＡコントローラにおける補助記憶装置の起
動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62092776A JPH0619900B2 (ja) | 1987-04-15 | 1987-04-15 | Ｆａコントローラにおける補助記憶装置の起動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62092776A JPH0619900B2 (ja) | 1987-04-15 | 1987-04-15 | Ｆａコントローラにおける補助記憶装置の起動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63257961A JPS63257961A (ja) | 1988-10-25 |
| JPH0619900B2 true JPH0619900B2 (ja) | 1994-03-16 |
Family
ID=14063825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62092776A Expired - Lifetime JPH0619900B2 (ja) | 1987-04-15 | 1987-04-15 | Ｆａコントローラにおける補助記憶装置の起動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619900B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07308686A (ja) * | 1994-05-20 | 1995-11-28 | Mitsubishi Kakoki Kaisha Ltd | 上向流嫌気性処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60122424A (ja) * | 1983-12-06 | 1985-06-29 | Mitsubishi Electric Corp | ディスク装置の制御システム |
-
1987
- 1987-04-15 JP JP62092776A patent/JPH0619900B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07308686A (ja) * | 1994-05-20 | 1995-11-28 | Mitsubishi Kakoki Kaisha Ltd | 上向流嫌気性処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63257961A (ja) | 1988-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003114859A (ja) | Ｕｓｂ接続機器 | |
| JPH1021176A (ja) | 双方向通信認識方法、双方向通信認識装置および記憶媒体 | |
| JPH0619900B2 (ja) | Ｆａコントローラにおける補助記憶装置の起動方法 | |
| US6198384B1 (en) | System power supply control for interface circuit | |
| US5577257A (en) | Information processing apparatus | |
| JPH09134318A (ja) | コンピュータ・ファクシミリ結合システム | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JP2005165589A (ja) | Ｕｓｂデバイス認識方法及びシステム | |
| JP2778444B2 (ja) | 初期値設定装置 | |
| JP3000607B2 (ja) | バス制御装置 | |
| US4841477A (en) | Response/processing apparatus for external-abnormal-state in data processing system | |
| KR0176097B1 (ko) | 호스트 시스템과 비디오 codec 칩간 블럭데이타 흐름을 제어하는 통신 입출력 제어 장치 및 그 방법 | |
| JPH0378400A (ja) | 伝送制御装置 | |
| JPH03132857A (ja) | 複数ｃｐｕ間データ転送回路 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| KR910005380B1 (ko) | 다방향 시리얼 데이터 통신 장치 | |
| JPH06259369A (ja) | 情報処理装置 | |
| JPS6341088B2 (ja) | ||
| JP2000242314A (ja) | プログラム判別表示方法および装置 | |
| JPH10240393A (ja) | 端末制御システム | |
| JPH0273444A (ja) | コンピュータ装置 | |
| JPS63170762A (ja) | 電子機器 | |
| JPH0314152A (ja) | データ／アドレストレーサ機能付入出力制御装置 | |
| JPH04290151A (ja) | Ｉ／ｏ制御装置 |