KR910005380B1 - 다방향 시리얼 데이터 통신 장치 - Google Patents

다방향 시리얼 데이터 통신 장치 Download PDF

Info

Publication number
KR910005380B1
KR910005380B1 KR1019880011754A KR880011754A KR910005380B1 KR 910005380 B1 KR910005380 B1 KR 910005380B1 KR 1019880011754 A KR1019880011754 A KR 1019880011754A KR 880011754 A KR880011754 A KR 880011754A KR 910005380 B1 KR910005380 B1 KR 910005380B1
Authority
KR
South Korea
Prior art keywords
data
transmission
systems
bus
management bus
Prior art date
Application number
KR1019880011754A
Other languages
English (en)
Other versions
KR890005620A (ko
Inventor
나오키 키무라
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR890005620A publication Critical patent/KR890005620A/ko
Application granted granted Critical
Publication of KR910005380B1 publication Critical patent/KR910005380B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

다방향 시리얼 데이터 통신 장치
제1도는 본 발명의 1실시예를 나타내는 회로 구성도.
제2도는 제1도의 송신 데이터의 타이밍을 나타내는 파형도.
제3도는 제2도의 송, 수신 동작을 나타내는 흐름선도.
제4도는 종래의 1선식 방식을 송신 데이터의 타이밍을 나타내는 파형도.
제5도는 종래의 2선식 방식의 송신 데이터의 타이밍을 나타내는 파형도.
제6도는 제5도의 송신 데이터를 얻는 송, 수신의 흐름선도.
* 도면의 주요부분에 대한 부호의 설명
A-C : 시스템 CPU-A-C : 마이크로 컴퓨터
I/O : 입출력 포트 B1: 관리
B2: 데이터
본 발명은, 다방향 시리얼 데이터를 통신장치, 예컨대 CD(콤팩트 디스크)플레어어나 테이프 레코더 등의 각 시스템간의 데이터 교신을 공통의 라인(버스라인)을 사용하여 행하는 다방향 시리얼 데이터통신 장치에 관한 것이다.
일반적으로 마이크로 컴퓨터(이하 마이컴이라고 한다)간의 데이터의 교신에 데이터를 PPM(Pulse Position Modulation)이나 PWM(Pulse Width Modulation)등의 변조 수단에 의하여 시리얼 데이터에 변환하여, 이 변환 데이터를 버스라인에 태워서 교신함으로서 마이컴간의 신호 선의 수를 적게하고 있는데, 버스 라인상에서는, 데이터가 서로 오고 가기 때문에 복수의 마이컴이 동시에 송신을 하면 데이터가 파괴되고만다. 따라서 송신을 할 때에는, 다른 모든 시스템이 수신 상태에 있음을 판단하고 나서 송신할 필요가 있고, 데이터의 교신 수순이 번잡하게 된다.
오디오 기기 등에 있어서는 기기내의 복수의 시스템간의 데이터의 교신 수순을 간략화하기 위하여, 1선식의 데이터 버스를 사용하는 일이 있다. 이 경우 하나의 마이컴으로 데이터 송신중에도 버스의 상태를 체크하여, 다른 시스템이 송신을 하고 있음을 안 시점에서 통신을 중단하는 방식(방식 A로 한다), 혹은 데이터 버스 및 관리 버스의 2선식으로 통신을 행할때에는, 관리 버스를 송신중으로 하고, 송신중에는 데이터 버스의 상태는 체크하지 않은 방식(방식 B로 한다)을 취하고 있다.
방식 A에서 제4도에 도시된 것같이 1선의 데이터 버스 송신 데이터 D1, D2를 동시에, 송신하면, 데이터의 내용이 일치하고 있는 그림중, 파선의 위치까지에는 2종류의 송신 데이터 D1, D2의 동시 송신을 판별하지 못하고, 이 시점에서는 송신을 중단하면, 거기 까지의 데이터가 무효가 된다. 따라서, 데이터 D1, D2의 어느 것인가의 데이터를 수납할 필요가 있는 경우에는, 그림중 파선까지의 데이터를 보충한 후에, 수신 보드로 할 필요가 있으므로 처리가 복잡하게 된다.
제6a-6b도는 방식 B의 관리 버스라인의 상태 및 각 시스템 A-C의 관리 신호 및 데이터 송신 신호를 가리키고 있다. 각 시스템 A-C로부터의 데이터 송신은 각각이 관리 버스 및 데이터 버스를 H 레벨의 액티브 상태로 함으로서 이루어진다. 통상은 수신 모드이며, 2개의 버스 라인은 L 레벨로 되어 있다. 어느 시스템으로부터 데이터를 송신하는 경우, 이 시스템이 관리 버스의 레벨을 체크하여, H 레벨(타의 시스템이 데이터 송신중)인 때에는 L 레벨이 될 때까지 대기한다. 관리 버스가 L 레벨이 되면 송신을 개시하고, 또한 관리 버스를 H 레벨로 하여 다른 시스템에 송신중인 것을 알리고, 다른 시스템의 송신 동작을 금지한다. 각 시스템은 수신 모드인 경우, 관리 버스를 체크하고, 다른 시스템으로부터 송신되는 데이터를 수납한다.
이하에서 보다 상세하게 설명코자 한다. 제5도에 있어서 송, 수신 데이터가 4비트의 경우의 방식 B에 있어서의 예를 가리킨다. 예컨대 각 데이터는 스타트 코드 중, 펄스의 간격을 바꿈으로서, 비트의 최하위로부터 송신한다. 관리 버스 B1은 ①의 시점에서는 L 레벨에서 off의 상태이다. ②의 시점에서 시스템 A가 데이터 버스 B2에 데이터[9]의 송신을 개시한다. ③의 시점에서 시스템 A의 송신 동작이 종료하고, 그 송신 데이터에 응답하여 시스템 B가 ④의 시점에서 데이터[5]의 송신을 개시한다. ⑤의 시점에서 시스템 B의 송수신 동작이 종료한다. 이 시점⑤에서 시스템 A, C가 공히, 데이터 송신 준비를 위하여, 관리 버스 B1의 레벨을 체크하여, ⑥의 시점으로부터 시스템 A, C가 각각 데이터[F],[2]의 송신을 개시한다. 데이터[2],[F]가 동시에 송신되기 때문에, 데이터 버스 B2상에 데이터는 합성된 다른 데이터 비트가 되어, 원래의 각 송신 데이터[2]나 [7] 그 자체는, 다른 시스템에 전송할 수가 없다. 방식 B는 관리 버스 B1이 off(L 레벨)상태를 판정하고서는 관리 버스 B1을 송신중임을 나타내는 H 레벨로 한다. 그러나 송신을 개시할 때까지 타임 랙이 있으므로, 그 동안에 복수의 시스템이 각각 관리 버스 B1이 off로 판정되어 동시에 송신 동작을 행할 가능성이 있다.
제6도는 방식 B의 송수신의 프로그램의 흐름을 나타내는 흐름선도 이다.
상기 종래의 방식 A로서는 각 시스템이 송신중에도 다른 시스템의 송수신 상태를 항상 체크할 필요가 있고, 다른 시스템이 송신 동작을 개시한 것을 검출한 경우에는 도중까지의 송신 데이터를 보충하고, 수신 상태로 전환되어야 함으로서 복잡하게 되어 있다.
방식 B에서는 각 시스템이 송신 동작을 개시하기 전에 관리 버스를 판정하여, 몇 단계의 송신 준비 처리를 할 필요가 있고, 송신 준비 개시로부터 실제 송신 개시까지에 약간 시간이 비고만다. 프로그램에 따라서는, 이 준비기간중에, 다른 개입처리 등이 일어나기도 하므로, 몇 msec를 취할 수가 있다. 이 때문에 한조의 데이터 버스 B1, B2로서 복수의 시스템이 각각 관리 버스가 off 상태라고 판정해 버리고, 동시에 데이터 송신 동작을 행하는 경우가 발생한다. 그들 데이터 버스상에서 서로 합성되어 별도의 데이터에도 변화함으로, 원래의 각 송신 데이터는 파괴된다.
본 발명은 상기 문제점을 제거한 것으로, 복수의 시스템간의 데이터의 송, 수신을 공통의 데이터 버스를 이용하여, 행할 때에, 각 시스템의 데이터 송신에 우선 순위를 매겨, 송신 대기의 시스템이 복수여도 이들이 동시에 송신을 개시하지 않도록 하는 것을 목적으로 한다.
정보를 시리얼 변환하여 송신하는 송신수단 및 시리얼 변환한 데이터를 읽어내는 독출 수단을 각각 갖춘 복수의 시스템간에서 공통의 통신라인을 사용하여, 다방향으로 데이터의 교신을 행하는 것에 있어서, 상기 복수의 시스템중 데이터 송신에 관한 시스템이외의 다른 시스템이 송신중인가를 판정하여 송신을 개시하는 경우에 상기 복수의 시스템마다 상이한 타이머 시간을 설정하여, 다른 시스템의 데이터 송신이 없고 소정의 타이머 시간을 경과한 때에 데이터 송신을 개시하도록 한 것이다.
상기한 수단에 의하면, 시스템마다 상이한 타이머 시간에 설정하여 송신의 우선 순위를 정함으로서, 다른 시스템에 동시에 복수의 상이한 데이터 송신을 할 필요가 생겨도, 우선 순위가 높은 시스템의 송신이 끝날 때까지, 다음에 높은 우선 순위의 시스템은 송신을 이행하지 않는다. 동시에, 복수의 데이터를 송신한 때의 데이터의 파괴를 방지할 수 있다.
이하, 본 발명의 1실시예에 대하여 제1도 내지 제3도를 참조하여 상세히 설명한다.
제1도에 있어서, A-C는, 예컨대 수신 튜너, CD 플레이어, 테이프 레코더의 각 시스템을 나타내고, 시스템 A-C는, 각각 마이컴 CPU를 탑재하고 있다. 시스템 A-C는 각각 전원 투입시 리세트되어, 메모리에 축적된 프로그램에 의거하여 동작한다. 각 시스템마다 프로그램에 의거, 예컨대 기능 설정용의 키 K1, K2의 상태나 입출력 포트 I/O의 상태를 마이컴으로 판단한다. 각 시스템 A-C에서 그 마이컴이 데이터의 송신을 필요하다고 판단하면 입출력 포트 I/O을 출력 상태로 전환하여, 제2도(a)에 도시된 것 같이, 관리 버스 B1을 H 레벨로 하고, 또한, 데이터 버스 B2에 데이터를 송신한다. 관리 버스 B1의 off 상태를 체크한 다음 송신 동작을 개시할 때 까지에 필요한 송신 준비기간이 시스템 A-C 사이에 다르도록 설정하여, 각각 t1〈t2〈t3의 관계를 지니고 있다.
시스템 A가 데이터 송신중은, 시스템 B, C는 각각의 입출력 포트 I/O를 끼고 각 버스 B1, B2를 감시하고 있어, 시스템 A의 송신 데이터를 각각의 메모리 RAM에 수납한다. 이 수납한 데이터의 내용에 응답하여, 시스템 B, C가 각각, 데이터의 송신 동작을 결정한다. 여기서, 시스템 A로부터의 송신 데이터[9]에 응답하여 시스템 B가 그 메모리, RAM에 세트되어 있는 데이터[5]를 송신하는 것으로 한다. 한편 시스템 C는 시스템 A로부터의 송신 데이터[9]를 수납하나, 수신 상태로 세트되는 것으로 한다.
시스템 A의 송신 데이터에 응답하여 시스템 B가 데이터 송신을 하는 경우, 시스템 B는 소정의 준비기간 t2가 경과한후, 제2도[C]에 표시한 바와같이 데이터[5]를 송신한다. 시스템 B로부터의 송신 데이터[5]에 응답하여, 시스템 B는 제2도(b)에 표시한 바와같이 송신 데이터[F]를 송신한다. 이 시스템 A로부터의 송신 데이터[F]에 응답하여 시스템 C는 제2도(d)에 표시하는 바와같이 데이터[2]를 송신한다. 이들 시스템 A, C의 송신 동작은 각각 미리 설정된 송신 준비기간 t1, t3의 경과후, 개시된다. 그러나, t3는 t1보다 길게 설정되어 있으므로, 시스템 A는 시스템 C보다 먼저 송신 데이터[F]를 송신한다. 이 결과, 관리 버스 B1은 재차 송신중임을 보이는 H레벨 상태로 되므로, 시스템 C에 있어서, 그 송신 준비기간 t3을 설정하는 타이머는 클리어되어, 시스템 C의 송신 동작은 대기 상태가 된다. 시스템 A의 송신 동작이 종료하여, 관리 버스 B1이 off(L 레벨)의 상태가 되면, 시스템 C가 성신 가능하게 되어, 이 off 상태가 시스템 C의 송신 준비기간 t3의 경과후, 송신 데이터[2]를 송신한다.
즉, 제2도(a)에 표시한 바와같이, ①의 시점에서 시스템 A의 송신 동작이 종료하여, 관리 버스 B1이 off 상태가되면, 데이터[9]에 응답하여, 시스템 B가 송신 준비상태가 된다. 시스템 B는 관리 버스 B1이 그 송신 준비기간이 t2이상 off인 것을 확인하여, ②의 시점에서 시스템 B는 송신을 개시한다. ③의 시점에서 시스템 B의 송신 동작이 종료하면, 시스템 A, C는 시스템 B의 송신 데이터[5]에 응답하여 각각 송신 준비 상태가 되어, 관리 버스 B1의 체크를 개시하나, 시스템 A는 t1, 시스템 C는 t3(t1〈t3)의 각 준비기간이 설정되어 있으므로, 기간 t1후의 시점 ④에서 시스템 A가 송신을 개시하여, 시스템 C의 송신 준비기간 t3을 클리어 한다. 시스템 C는 그 송신 준비기간 t3에 상당하는 시점 ⑤까지 관리 버스 B1이 off 상태이면, 그 송신 동작을 개시할 수 있으나, 이 경우 상기한 바와같이, 시스템 A를 우선으로 개시한다. 시스템 C는 관리 버스 B1이, 그 송신 준비기간 t3이상 off가 아니면 송신을 개시하지 않으므로, 시스템 A가 송신 동작을 종료하여, 다시 송신 준비가 t3을 경과한 시점 ⑥에서 데이터[2]의 송신 동작을 개시한다.
이와같이 상이한 송신 준비기간을 설정하므로서, 상기 예에서는 시스템 B→A→C의 차례로 데이터의 송신을 행한다.
제3도는 제2도에 도시된 데이터 송수신 동작의 흐름선도를 나타내는데, 파선으로 표시하는 부분은 본 발명이 특징으로 하는, 송신 준비기간의 상위에 의거한 동작 부분이다.
S1-S11은 송신 모드를 가리키며, S12-S15는 수신모드를 나타낸다. S1에 있어서 메모리 RAM에 송신 데이터가 메모리되어 있나를 판정한다. 송신 데이터가 있다면 S2에 진행하며, 데이터 송신중 인가를 판단한다. S1에서 송신 데이터가 없는 경우, S12에 진행하여 데이터 송신중인가를 판단한다. S2에 있어서, 데이터 송신중이 아닌 경우, S3에 진행하여, 관리 버스 B1이 off인가를 판단한다. S2에 있어서, 데이터 송신중에 있는 경우, S3에 진행하여, 데이터 버스 B2에 데이터를 송신한다. S3에 있어서, 관리 버스 B1이 off가 아닌 경우 S4에 진행하여, 여기서 타이머를 클리어하여, S12에 진행한다. S13에서 관리버스 B1이 off이면, S5에 진행하여, 송신 준비기간(이하, 대기 시간이라고 말한다)의 유무를 판단한다. S5에서 대기 시간이 없으면, S6에 진행하여 타이머를 세트하여 S7로 진행하여 대기 시간의 결과를 판단한다. S5에서 대기 시간이 있으면, S7에 진행, 여기서 대기 시간을 경과하고 있으면, S8에 진행하여 관리버스 B1을 송신중으로 하여 S9로 진행한다. S9에서 데이터 버스 B2에 데이터를 송신하여, S19으로 진행한다. S19에서 데이터 송신 종료를 판단한다. S19에서 데이터 송신이 종료하고 있지 않으면, S12에 진행한다. S19에 있어서 데이터 버스 B2에 데이터의 송신이 종료하고 있으면, S11로 진행하여 관리 버스 B2를 off 상태로 한다.
S12는 데이터 버스 B2에 데이터를 송신중인가를 판단하고, 송신중이면은 종료되며, 송신중이 아닌 경우에는 S13에 있어서 관리 버스 B1이 송신중인가를 판단하여 송신중이 아니면 단계를 종료하고, 송신중인 경우, S14로 진행된다. S14에서 데이터를 수신하여, S15로 진행한다. S15에서 데이터의 수신이 종료하였나를 판단하여, 종료이면 S16으로 진행한다. S16에서 데이터를 수납하여 단계를 종료하고, S15에서 데이터 수신이 종료되지 않는다면 그대로 단계를 종료한다.
상기한 실시예에서는 관리 버스, 데이터 버스의 2선식으로서 설명하였으나, 버스의 off 상태 판정을 데이터 중에서 L 레벨로 되는 기간에 대기 시간을 설정하므로서, 1선식의 데이터 버스에서 데이터를 파괴함이 없이 마찬가지로 데이터의 다방향 송수신을 가능하게 한다.
이상에서, 기재한 바와같이 본 발명의 다방향 시리얼 데이터 통신장치에 의하면, 데이터의 송신처리에 시스템마다 상이한 송신 준비기간을 설정함으로서, 시스템간에서 송신 동작개시의 우선 순위를 매겨, 버스에 동시에 데이터를 송신하는 것을 방지하고, 시스템간의 확실한 데이터 송수신을 가능케 한다.

Claims (4)

  1. 정보를 시리얼 변환하여 송신하는 송신수단 및 시리얼 변환한 데이터를 읽는 독출 수단을 각각 갖춘 복수의 시스템(A,B,C)과, 이들 복수의 시스템(A,B,C)의 상호간에 접속된 공통의 통신라인을 사용하여, 다방향으로 데이터의 교신을 행하는 다방향 시리얼 통신 장치에 있어서, 복수의 시스템(A, B, C)이 서로 상이한 송신 증착개시 대기 신간을 갖고, 또한 공통의 통신라인의 상태에 응답하여 각각의 작동개시를 제어하는 제어 기능을 갖는 것을 특징으로 하는 다방향 시리얼 데이터 통신 장치.
  2. 제1항에 있어서, 상기 각 시스템(A,B,C)은, 데이터 송신중, 상기 공통의 통신라인을 소정의 상태로 하고, 송신 대기중에는 그들 제어 기능이 상기 공통의 통신라인이 상기 소정의 상태에 있는지의 여부를 검사하는 것을 특징으로 하는 다방향 시리얼 데이터 통신 장치.
  3. 제2항에 있어서, 상기 공통의 통신라인은 관리 버스(B1)와 데이터 버스(B2)로 이루어지고, 상기 각 시스템(A,B,C)은 데이터 송신중, 상기 관리 버스(B1)를 소정 레벨로 하는 것을 특징으로 하는 다방향 시리얼 데이터 통신 장치.
  4. 제3항에 있어서, (A,B,C)은, 송신 대기 중에 상기 관리 버스(B1)가 저레벨이 되었을 때 그 송신 동작개시 대기 시간을 진행시키는 것을 특징으로 하는 다방향 시리얼 데이터 통신 장치.
KR1019880011754A 1987-09-11 1988-09-12 다방향 시리얼 데이터 통신 장치 KR910005380B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-227927 1987-09-11
JP62227927A JPS6471356A (en) 1987-09-11 1987-09-11 Multi-direction serial data communication equipment

Publications (2)

Publication Number Publication Date
KR890005620A KR890005620A (ko) 1989-05-16
KR910005380B1 true KR910005380B1 (ko) 1991-07-29

Family

ID=16868474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011754A KR910005380B1 (ko) 1987-09-11 1988-09-12 다방향 시리얼 데이터 통신 장치

Country Status (2)

Country Link
JP (1) JPS6471356A (ko)
KR (1) KR910005380B1 (ko)

Also Published As

Publication number Publication date
KR890005620A (ko) 1989-05-16
JPS6471356A (en) 1989-03-16

Similar Documents

Publication Publication Date Title
US6173339B1 (en) System for monitoring execution of commands from a host for shared I/O devices by setting a time-out period based on control parameters sent by the host
JPH0131226B2 (ko)
JPH0141075B2 (ko)
US4371926A (en) Input/output information indication system
JPS61231650A (ja) 機器内バスを利用した動作制御方法
KR910005380B1 (ko) 다방향 시리얼 데이터 통신 장치
JPH11259184A (ja) 外部インタフェース回路
US5812878A (en) System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller
KR100340815B1 (ko) 버스시스템의작동방법및이작동방법을수행하기위한장치
JPH071496B2 (ja) 制御方法及び制御装置
KR0184402B1 (ko) I₂c 버스의 인터럽트 발생 장치
JPS61100854A (ja) 信号処理回路
JPH05282244A (ja) 情報処理装置
JPS6210757A (ja) プロセツサ制御方式
JPH0576821B2 (ko)
JPH0561824B2 (ko)
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPH01234944A (ja) 多スレーブをもつマスタcpuシステムの試験法
JP3143935B2 (ja) 自動立上げ処理方式
JPH064455A (ja) Dma転送方式
JP2001325216A (ja) 通信方式切換装置および通信方式切換方法
JPS60118963A (ja) 直接メモリアクセス制御装置において、より高い優先順位転送に適合するようにバスサイクルを選択的に先取りする方法及び装置
JPH01211043A (ja) データ転送装置
JPS597971B2 (ja) 入出力装置の制御方式
JPS6127791B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080626

Year of fee payment: 18

EXPY Expiration of term