JPH0619325U

JPH0619325U - 低消費電力ｅｃｌ回路

Info

Publication number: JPH0619325U
Application number: JP5755092U
Authority: JP
Inventors: 春夫小林; 敏博石田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1992-08-17
Filing date: 1992-08-17
Publication date: 1994-03-11

Abstract

(57)【要約】【目的】温度変動等の諸条件に対して動作速度を一定
に保つために必要な最小限の消費電力で動作し、且つ、
動作速度を調整することができる低消費電力ＥＣＬ回路
を実現する。【構成】バイアス電圧により動作速度及び消費電力を
設定するＥＣＬ回路において、バイアス電圧の供給を受
けるＥＣＬ回路と、外部参照クロックと位相同期をする
ＰＬＬ回路とを同一チップ内に備え、このＰＬＬ回路の
電圧制御発振器をＥＣＬ回路と同一回路構成である複数
のゲートから構成し、電圧制御発振器の入力電圧を各ゲ
ート及びＥＣＬ回路にバイアス電圧として供給する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、バイポーラ・ＥＣＬ回路(Emitter Coupled Logic) に関し、特に製造過程による構成素子のバラツキ、温度変動及び電源電圧変動等の条件に対して動作速度を一定に保つために必要な最小限の消費電力で動作し、また、ＥＣＬ回路の動作速度を調整することができる低消費電力ＥＣＬ回路に関する。

【０００２】

【従来の技術】

バイポーラ技術によるディジタル回路の構成方法としてはＥＣＬ回路があり、このＥＣＬ回路は高速動作に適している。図３は従来のこのようなＥＣＬ回路で構成された２入力２出力のバッファ回路を示し、図３（Ａ）は回路図、図３（Ｂ）は構成ブロック図をそれぞれ示している。図３（Ａ）において１〜７はバイポーラ・トランジスタ（以下の説明では単にトランジスタと呼ぶ。）、８〜１２は抵抗である。また、図３（Ａ）及び（Ｂ）において１００は非反転入力端子、１０１は反転入力端子、１０２は非反転出力端子、１０３は反転出力端子、１０４はバイアス電圧である。

【０００３】非反転入力端子１００はトランジスタ１のベースに接続され、トランジスタ１のエミッタはトランジスタ２のエミッタ及びトランジスタ６のコレクタに接続される。一方、反転入力端子１０１はトランジスタ２のベースに接続され、トランジスタ１及び２のコレクタは抵抗８の一端とトランジスタ３のベース及び抵抗９の一端とトランジスタ４のベースにそれぞれ接続される。また、トランジスタ６のエミッタは抵抗１１の一端に接続される。

【０００４】トランジスタ３及び４のエミッタは反転出力端子１０３とトランジスタ５のコレクタ及び非反転出力端子１０２とトランジスタ７のコレクタにそれぞれ接続され、トランジスタ５及び７のエミッタは抵抗１０及び１２の一端に接続される。また、トランジスタ５〜７のベースにはバイアス電圧１０４が印加される。

【０００５】また、トランジスタ３及び４のコレクタと抵抗８及び９の他端は接地され、抵抗１０及び１２の他端は負電圧源”Ｖ_TT”に、抵抗１１の他端は負電圧源”Ｖ_EE ”にそれぞれ接続される。

【０００６】さらに、トランジスタ５と抵抗１０、トランジスタ６と抵抗１１及びトランジスタ７と抵抗１２は定電流源をそれぞれ構成しており、それぞれの電流値”Ｉ₁ ”、”Ｉ₂”及び”Ｉ₃”はバイアス電圧１０４の電圧値と抵抗１０〜１２の抵抗値によって決まる。

【０００７】ここで、図３に示すようなＥＣＬ回路の動作速度は製造過程による構成素子のバラツキ、温度変動及び電源電圧変動等の条件に対して変化する。例えば、構成素子である抵抗１０〜１２の抵抗値が設計値よりも大きくなったり、温度が上昇したり、負電源電圧”Ｖ_TT”、”Ｖ_EE”の絶対値が小さくなると動作速度は遅くなる。一方、バイアス電流である電流値”Ｉ₁”、”Ｉ₂”及び”Ｉ₃”が大きくなると動作速度は速くなる。

【０００８】従って、ＥＣＬ回路の設計に際しては製造過程による構成素子のバラツキ、温度変動及び電源電圧変動等の最悪条件に対して、所定の動作速度が確保できるようなバイアス電流が流れるようにバイアス電圧１０４が設定される。この結果、ＥＣＬ回路は動作速度は速いものの消費電力が大きくなってしまう。

【０００９】

【考案が解決しようとする課題】

しかし、温度変動等の諸条件が最悪となるのは稀であるので、通常は必要以上のバイアス電流を流していることになる。また、動作速度を多少遅くしてもよいから消費電力を抑えたい場合、若しくは、消費電力が大きくなっても動作速度を速くしたい場合、バイアス電流を調整することによって動作速度を調整することが可能であるが、実際にはバイアス電流を決定するバイアス電圧は固定値であるので動作速度は調整できない。従って本考案の目的は、温度変動等の諸条件に対して動作速度を一定に保つために必要な最小限の消費電力で動作し、且つ、動作速度を調整することができる低消費電力ＥＣＬ回路を実現することにある。

【００１０】

【課題を解決するための手段】

このような目的を達成するために、本考案では、バイアス電圧により動作速度及び消費電力を設定するＥＣＬ回路において、バイアス電圧の供給を受ける前記ＥＣＬ回路と、外部参照クロックと位相同期をするＰＬＬ回路とを同一チップ内に備え、このＰＬＬ回路の電圧制御発振器を前記ＥＣＬ回路と同一回路構成である複数のゲートから構成し、前記電圧制御発振器の入力電圧を前記各ゲート及び前記ＥＣＬ回路にバイアス電圧として供給することを特徴とするものである。

【００１１】

【作用】

ＰＬＬ回路が外部参照クロックに基づき、ＰＬＬ回路内に設けられたＥＣＬ回路と同一回路構成のゲートから構成されるリング・オシレータの温度上昇等諸条件による影響を打ち消すようなバイアス電圧を発生し、ＥＣＬ回路に供給する。

【００１２】

【実施例】

以下本考案を図面を用いて詳細に説明する。図１は本考案に係る低消費電力ＥＣＬ回路の一実施例を示す構成ブロック図である。図１において１３は例えば図３に示したようなバッファ回路である２入力２出力のＥＣＬ回路、１４は位相比較器、１５はローパス・フィルタ、１６は増幅器、１７は電圧制御発振器、１０４はバイアス電圧、１０５は外部参照クロック、１０６は位相比較器１４の出力、１０７は電圧制御発振器１６の出力である。

【００１３】外部参照クロック１０５は位相比較器１４の一方の入力に接続され、位相比較器１４の出力はローパス・フィルタ１５に接続され、ローパス・フィルタ１５の出力は増幅器１６に接続され、増幅器１６の出力であるバイアス電圧１０４はＥＣＬ回路１３及び電圧制御発振器１７に接続される。また、電圧制御発振器１７の出力は位相比較器１４の他方の入力に接続される。ここで、位相比較器１４、ローパス・フィルタ１５、増幅器１６及び電圧制御発振器１７はＰＬＬ(Phase L ocked Loop) 回路５０を、ＥＣＬ回路１３及びＰＬＬ回路５０は同一チップ内に設けられＥＣＬチップ５１をそれぞれ構成している。

【００１４】また、図２は図１の電圧制御発振器１７の具体例を示す回路図である。図２において１８〜２０はＥＣＬ回路１３と同一回路構成であるバッファ回路、２１はＥＣＬ回路１３と同一回路構成であるインバータ回路である。バッファ回路１８の出力はバッファ回路１９の入力に接続され、バッファ回路１９の出力はバッファ回路２０の入力に接続され、バッファ回路２０の出力はインバータ回路２１の入力に接続される。また、インバータ回路２１の出力は出力１０７として位相比較器１４に接続されると共に、バッファ回路１８の入力に接続される。さらに、バッファ回路１８〜２０及びインバータ回路２１にはバイアス電圧１０４が印加される。ここで、バッファ回路１８〜２０及びインバータ回路２１はリング・オシレータを構成している。

【００１５】図１に示す実施例の動作を説明する。外部参照クロック１０５は位相比較器１４で電圧制御発振器１７の出力１０７と比較され、周波数、位相の違いに応じてパルス列を出力１０６として出力する。この出力１０６をローパス・フィルタ１５で直流に変換し、増幅器１６により増幅することによりバイアス電圧１０４が発生する。このバイアス電圧１０４はＥＣＬ回路１３に供給されると共に電圧制御発振器１７、即ち、バッファ回路１８〜２０及びインバータ回路２１に供給される。

【００１６】電圧制御発振器１７ではバイアス電圧１０４に応じた周波数信号である出力１０７を発生させる。この出力１０７は位相比較器１４に帰還されてＰＬＬ回路を構成しているので、出力１０７の周波数及び位相は外部参照クロック１０５の周波数及び位相に同期する。

【００１７】一方、バッファ回路１８〜２０の遅延を”τ_b ”、インバータ回路２１の遅延を”τ_i ”とした場合、電圧制御発振器１７の出力１０７の周期”Ｔ”は、Ｔ＝2×{３・τ_b＋τ_i} (1) となり、簡単のためバッファ回路が”Ｎ”個で、遅延”τ_i ”が遅延”τ_b ”と等しいとすれば式（１）は、Ｔ＝2×{Ｎ・τ_b＋τ_i} ＝2Ｎ・τ_b (2) となる。

【００１８】ここで、もし、温度上昇等の諸条件によって動作速度が遅くなった場合、バッファ回路１８〜２０及びインバータ回路２１の遅延”τ_b ”及び”τ_i ”が大きくなり、電圧制御発振器１７の出力１０７の周期”Ｔ”も長くなる。この時、ＰＬＬ回路５０の動作により電圧制御発振器１７の出力１０７が外部参照クロック１０５に同期するようなバイアス電圧１０４が電圧制御発振器１７に供給されことになる。即ち、動作速度が速くなるようにバイアス電圧１０４が大きくなり、ＥＣＬ回路１３及び電圧制御発振器１７であるバッファ回路１８〜２０及びインバータ回路２１に供給される。

【００１９】また、諸条件によって動作速度が速くなった場合、バッファ回路１８〜２０及びインバータ回路２１の遅延”τ_b ”及び”τ_i ”が小さくなり、電圧制御発振器１７の出力１０７の周期”Ｔ”も短くなる。この時、ＰＬＬ回路５０の動作により電圧制御発振器１７の出力１０７が外部参照クロック１０５に同期するようなバイアス電圧１０４が電圧制御発振器１７に供給されことになる。即ち、動作速度が遅くなるようにバイアス電圧１０４が小さくなり、ＥＣＬ回路１３及び電圧制御発振器１７であるバッファ回路１８〜２０及びインバータ回路２１に供給される。

【００２０】この結果、バッファ回路１８〜２０及びインバータ回路２１はＥＣＬ回路１３と同一回路構成であるので遅延がほぼ同じであり、ＥＣＬ回路１３を構成する各ゲートの遅延を例えば”τ₀”としたい場合は、式（２）から、外部参照クロック１０５の周期”Ｔ_REF”をＴ_REF＝2Ｎ・τ₀ (3) とすることにより設定できる。即ち、外部参照クロック１０５の周期”Ｔ_REF” を調整することにより動作速度を調整することができる。

【００２１】また、諸条件によって動作速度、即ち遅延”τ₀”が変動した場合でもＰＬＬ回路５０の動作により、動作速度を保つようなバイアス電圧１０４がＥＣＬ回路１３に供給されるので、動作速度は一定に保たれる。

【００２２】さらに、この時の消費電力が必要最小限になるようにバイアス電圧１０４を設定すれば、常にＥＣＬ回路１３は動作速度を一定に保つための必要最小限の消費電力で動作することになる。

【００２３】

【考案の効果】

以上説明したことから明らかなように、本考案によれば次のような効果がある。ＥＣＬ回路と同一回路構成のゲートから構成されるリング・オシレータを用いたＰＬＬ回路によりバイアス電圧を供給することにより、温度変動等の諸条件に対して動作速度を一定に保つために必要な最小限の消費電力で動作し、且つ、動作速度を調整することができる低消費電力ＥＣＬ回路が実現できる。

【図面の簡単な説明】

【図１】本考案に係る低消費電力ＥＣＬ回路の一実施例
を示す構成ブロック図である。

【図２】図１の電圧制御発振器の具体例を示す回路図で
ある。

【図３】従来のＥＣＬ回路で構成されたバッファ回路を
示す回路図及び構成ブロック図である。

【符号の説明】１，２，３，４，５，６，７バイポーラ・トランジス
タ８，９，１０，１１，１２抵抗１３ＥＣＬ回路１４位相比較器１５ローパス・フィルタ１６増幅器１７電圧制御発振器１８，１９，２０バッファ回路２１インバータ回路５０ＰＬＬ回路５１ＥＣＬチップ１００非反転入力端子１０１反転入力端子１０２非反転出力端子１０３反転出力端子１０４バイアス電圧１０５外部参照クロック１０６，１０７出力

Claims

【実用新案登録請求の範囲】

【請求項１】バイアス電圧により動作速度及び消費電力
を設定するＥＣＬ回路において、バイアス電圧の供給を受ける前記ＥＣＬ回路と、外部参照クロックと位相同期をするＰＬＬ回路とを同一
チップ内に備え、このＰＬＬ回路の電圧制御発振器を前記ＥＣＬ回路と同
一回路構成である複数のゲートから構成し、前記電圧制
御発振器の入力電圧を前記各ゲート及び前記ＥＣＬ回路
にバイアス電圧として供給することを特徴とする低消費
電力ＥＣＬ回路。