JPH06178138A

JPH06178138A - 共振型電源回路

Info

Publication number: JPH06178138A
Application number: JP5208985A
Authority: JP
Inventors: Nobuaki Imamura; 宣明今村
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1992-09-25
Filing date: 1993-07-29
Publication date: 1994-06-24
Anticipated expiration: 2011-09-04
Also published as: JP2531008B2

Abstract

(57)【要約】【目的】一次側発生パルスの波高値を１個のスイッチ
素子の動作で制御でき、ダンパー期間の終わりから次に
スイッチオンする期間で発生しようとする不要電圧パル
スを簡易な回路で防止した共振型電源回路を提供する。【構成】フライバックトランス１の一次コイル２の一
端側に駆動電源３を接続し、一次コイル２の他端側には
共振コンデンサ６とダンパーダイオード５とＭＯＳＦ
ＥＴ11を接続する。ドライブ回路22は高圧出力電圧の降
下量が大きくなるにつれてオンのパルス幅を広くしたド
ライブ信号によってＭＯＳＦＥＴ11のスイッチ駆動を
行う。共振コンデンサ６にはダイオード12のカソード側
を接続し、ダイオード12と共振コンデンサ６との接続部
にはダイオード13のアノード側を接続し、ダイオード13
のカソード側は一次コイル２と駆動電源３との接続部に
接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、トランスの一次側の共
振動作によって電圧パルスを発生させ、この電圧パルス
をトランスで昇圧してトランスの二次側から出力する共
振型電源回路に関するものである。

【０００２】

【従来の技術】テレビジョン受像機やディスプレイ装置
に使用される共振型電源回路には、フライバックトラン
スから陰極線管に加えられる高圧出力電圧の安定化を行
う安定化回路が組み込まれている。

【０００３】この種の安定化回路は、フライバックトラ
ンスの一次側の駆動電源の電源電圧を制御する方式のも
のと、フライバックトランスの二次側に、高圧出力電圧
の降下量分の補正電圧を加算する二次側制御方式のもの
がある。

【０００４】前記一次側の電源電圧を制御する方式は、
制御の応答性が非常に悪いという問題があり、また、二
次側制御方式は、補正幅が狭い上に回路が複雑になると
いう問題がある。

【０００５】そこで、最近においては、このような問題
をできるだけ解消するために、フライバックトランスの
一次側電流を直接コントロールする方式が特開平２−２
２２３７４号公報において提案されている。しかし、こ
の提案例は、高圧出力電圧の制御範囲を広くとれるとい
う利点がある反面、一次側電流をコントロールするため
のスイッチ素子を複数必要とし、部品点数が多くなる上
に、回路構成が複雑化するという問題がある。

【０００６】

【発明が解決しようとする課題】本発明者は、一次側電
流を直接制御する方式の回路して、図14に示すような共
振型電源回路の基本回路に着目し、その回路特性の改善
に取り組んでいる。

【０００７】同図において、フライバックトランス１の
一次コイル２の一端側には駆動電源３の正極側が接続さ
れ、駆動電源３の負極側はグランドに接続されている。
一次コイル２の他端側にはスイッチ素子としてのトラン
ジスタ４が直列に接続され、このトランジスタ４にはダ
ンパーダイオード５と共振コンデンサ６とがそれぞれ並
列に接続されている。

【０００８】フライバックトランス１の二次コイル７の
高圧端は、高圧整流ダイオード８を介して陰極線管10の
アノードに接続されている。

【０００９】この種の回路は、トランジスタ４のオン期
間（トランジスタ期間）では、駆動電源３から一次コイ
ル２を通ってトランジスタ４に向けて図15の（ｂ）に示
す電流が流れ、一次コイル２に電磁エネルギが加えられ
る。次に、トランジスタ４がオフすると、一次コイル２
と共振コンデンサ６との直列共振が開始し、一次コイル
２側に蓄えられた電磁エネルギは共振コンデンサ６の静
電エネルギに変換され、図15の（ａ）に示すように、フ
ライバックパルス（電圧パルス）が発生する。このフラ
イバックパルスは一次コイル２の電磁エネルギが全て共
振コンデンサ６の静電エネルギに変換されたときにピー
クとなる。

【００１０】フライバックパルスがピークに達すると、
今度は、共振コンデンサ６の静電エネルギが一次コイル
２の電磁エネルギに逆変換される結果、フライバックパ
ルスの電圧は徐々に低下する。そして、パルス電圧が
零、すなわち、図14の回路のＡ点の電圧が零になったと
きにダンパーダイオード５がオンしてグランド側から一
次コイル２側に逆電流が流れ、Ａ点の電圧が駆動電源３
の電源電圧まで回復したときに、ダンパーダイオード５
がオフする。そして、再びトランジスタ４がオンするこ
とにより、最初の回路動作状態となり、この動作の繰り
返しにより、回路動作が継続する。一次コイル２側で発
生したフライバックパルスはフライバックトランス１で
昇圧され、高圧整流ダイオード８を介して陰極線管10の
アノードに加えられるのである。

【００１１】ところで、フライバックトランス１の一次
側で発生するフライバックパルスのパルス電圧Ｖ_cは、
Ｖ_c＝Ｅ_B＋ｒ_asin （ωｔ−φ_a）の式で表される。
ただし、ｔは時間、Ｅ_Bは駆動電源３の電源電圧であ
り、また、

【００１２】ｒ_a＝√｛Ｅ_B ²＋（Ｉ₀／Ｃω）²｝

【００１３】ω＝（ＬＣ）^-1/2

【００１４】φ_a＝tan ^-1（Ｅ_BＣω／Ｉ₀）である。

【００１５】ここで、Ｉ₀は一次コイル２に流れる電流
であり、Ｃは共振コンデンサ６の容量であり、Ｌは一次
コイル２のインダクタンスである。

【００１６】前記Ｖ_cの式から明らかなように、フライ
バックパルスの電圧ピークはωｔ−φ_a＝π／２のとき
であり、このとき、ピーク電圧はＶ_c＝Ｅ_B＋√｛Ｅ_B
²＋（Ｉ₀／Ｃω）²｝となる。

【００１７】また、一次コイルに流れる電流Ｉ₀はＩ₀
＝（Ｅ_B／Ｌ）ｔ_on＋Ｉ₁で表される。ここで、ｔ_onは
トランジスタ４がオンしている時間であり、Ｉ₁は零で
あるから、Ｉ₀はトランジスタ４のオン期間に比例す
る。したがって、トランジスタ４のオン期間を制御する
ことにより、フライバックパルス波高値の制御が可能と
なり、これにより、二次コイル７から出力される高圧出
力電圧の制御ができることとなる。

【００１８】このように、トランジスタ４のオン期間を
制御して高圧出力電圧の安定化を図る場合、図14の回路
のままでは、ダンパー期間（ダンパーダイオード５のオ
ン期間）で、グランド側からダンパーダイオード５を通
って一次コイル２側に逆電流が流れ、この逆電流の流れ
によりＡ点の電圧が電源電圧まで回復してダンパーダイ
オード５がオフすると、すでにトランジスタ４がオフし
ているため、駆動電源３側から一次コイル２を通る電流
が共振コンデンサ６を通ってグランド側に流れ始めて、
一次コイル２と共振コンデンサ６との間で直列共振が起
こり、図15の（ａ）に示すように、ダンパー期間の終わ
りの点から次にトランジスタ４がオンするまでの区間
で、不要なパルスＰ_Wが発生する。

【００１９】このＰ_Wはノイズの原因となって回路動作
に悪影響を及ぼすことになる。このため、この種の回路
では、ダンパー期間の終わりに一次コイル２側から共振
コンデンサ６に電流が流れないようにするために、駆動
電源３から一次コイル２および共振コンデンサ６あるい
はトランジスタ４を経てグランドに至る経路中に、電流
遮断用のスイッチ素子を設けたり、あるいは図15の
（ｃ）中に破線で示すように、トランジスタ４のオン期
間の始まり側をダンパー期間の終わり側とオーバーラッ
プさせて、駆動電源３側からの電流がトランジスタ４側
に流れるようにしていた。

【００２０】しかしながら、トランジスタ４のオン期間
をダンパー期間にオーバーラップさせるため、トランジ
スタ４ではオンのタイミングにより出力をコントロール
することはできなかった。また、駆動電源３から一次コ
イル２および共振コンデンサ６あるいはトランジスタ４
を経てグランドに至る経路中に電流遮断用のスイッチ素
子を設けるものにあっても、電流を阻止するためにわざ
わざトランジスタ４とは別個のスイッチ素子を設け、か
つ、そのスイッチ素子の動作タイミングを行う制御回路
が必要なため、同様に部品点数が増えて回路構成が複雑
となり、回路コストも高価になるという問題がある。

【００２１】本発明は上記課題を解決するためになされ
たものであり、その目的は、１個のスイッチ素子の制御
だけで一次側に発生する電圧パルスの大きさを制御で
き、しかも、ダンパー期間の終わりからトランジスタの
オン期間にかけての不要パルスの発生を防止することが
できる部品点数の少ない回路構成の簡易な共振型電源回
路を提供することにある。

【００２２】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、トランスの一次コイルに駆動電源が接続され、
また、一次コイル側には該一次コイルに流れる電流をオ
ン・オフ制御するスイッチ素子と、このスイッチ素子の
オフ時に一次コイルとの直列共振によって電圧パルスを
発生する共振コンデンサと、前記スイッチ素子に流れる
電流の向きと逆向き電流をダンパー期間内に一次コイル
に流すダンパーダイオードとが接続されている共振型電
源回路において、第１の発明は、前記一次コイルに流れ
る電流をオン・オフ制御するスイッチ素を１個のスイッ
チ素子によって構成し、この１個のスイッチ素子のオン
期間を制御することによって、発生する電圧パルスの波
高値を制御するようにしたことを特徴として構成されて
おり、また、第２の発明は、前記ダンパー期間の終わり
からスイッチ素子のオン時にかけて前記共振コンデンサ
の両端部の電圧を駆動電源の電圧にクランプするクラン
プ回路が設けられていることを特徴として構成されてお
り、さらに、第３の発明は、前記スイッチ素子には該ス
イッチ素子の見かけ上の寄生容量を減らすダイオードが
直列に接続されていることを特徴として構成されてい
る。

【００２３】

【作用】上記構成の本発明において、スイッチ素子がオ
ンすることによって、駆動電源側から一次コイルおよび
スイッチ素子を通って電流が流れ、一次コイルに電磁エ
ネルギが蓄えられる。スイッチ素子がオフすると、共振
コンデンサと一次コイルとの直列共振によって電圧パル
スが発生する。この電圧パルスが発生し終わったときか
らダンパー期間に入り、ダンパーダイオード側から一次
コイル側に逆電流が流れ、ダンパー期間の終点位置でダ
ンパーダイオードがオフした以降に、共振コンデンサの
両端部の電圧はクランプ回路によって駆動電源の電源電
圧にクランプされる。このクランプ作用により、駆動電
源と共振コンデンサの両端部とは同電位となるので、駆
動電源側から一次コイルを通って共振コンデンサ側に電
流が流れるということがなくなり、ダンパー期間の終わ
りから次のスイッチ素子がオンするまでの間に不要な還
流電流による回路損失がなくなり、そして、不要なノイ
ズ原因の電圧パルスが発生するということがなくなる。
このクランプ回路の動作状態時に、スイッチ素子がオン
されることにより駆動電源側から一次コイルを通ってス
イッチ素子側に電流が流れて最初の回路動作の状態とな
り、回路動作が継続される。

【００２４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下の実施例の説明において、前述した基
本回路と同一の回路部分には同一符号を付し、その重複
説明は省略する。図１には本発明に係る共振型電源回路
の第１の実施例の回路構成が示されている。同図におい
て、フライバックトランス１の一次コイル２の一端側
（例えば巻き始め端側）には駆動電源３が接続され、一
次コイル２の他端側（巻き終わり端側）にはスイッチ素
子としてのＭＯＳＦＥＴ（電界効果トランジスタ）11
のドレイン側が接続され、ＭＯＳＦＥＴ11のソース側
はグランドに接続されている。そして、ＭＯＳＦＥＴ
11には該ＭＯＳＦＥＴ11の電流の向きと逆向きのダン
パーダイオード５が並列に接続されている。このダンパ
ーダイオード５は電子部品のダイオードを外付けによっ
て接続してもよいが、スイッチ素子としてＭＯＳＦＥ
Ｔ11を使用する場合は、ＭＯＳＦＥＴ11自体が逆方向
のダイオード特性も有しているので、外付けのダイオー
ド部品を省略し、ＭＯＳＦＥＴ11のダイオード特性をダ
ンパーダイオード５として機能させることができる。

【００２５】また、一次コイル２の巻き終わり端側には
共振コンデンサ６の一端側が接続され、共振コンデンサ
６の他端側にはダイオード12のカソード側が接続され、
ダイオード12のアノード側はグランドに接続されてい
る。そして、ダイオード12と共振コンデンサ６との接続
部にはダイオード13のアノード側が接続され、ダイオー
ド13のカソード側は一次コイル２と駆動電源３との接続
部に接続されている。このダイオード12，13は本実施例
の特徴的なクランプ回路14を構成している。

【００２６】フライバックトランス１の二次コイル７の
高圧端側には分圧抵抗器15，16の直列回路の一端が接続
されており、この分圧抵抗器15，16に抵抗分割されて、
高圧出力電圧が検出されている。そしてこの検出電圧は
オペアンプ17の非反転入力端子に加えられている。オペ
アンプ17の反転入力端子側には基準電源18から基準電圧
が加えられており、オペアンプ17は高圧出力電圧の検出
電圧と基準電圧とを比較し、高圧出力電圧の降下量に対
応する信号をコンパレータ20の反転入力端子に加える。
一方、コンパレータ20の非反転入力端子には波形成形回
路21からの信号が加えられる。

【００２７】波形成形回路21は水平偏向出力回路（図示
せず）に同記した図２の（ａ）に示す水平ドライブ信号
（ＨＤ信号）を積分して図２の（ｂ）に示すようなラン
プ波形を作り出し、このランプ波形の信号をコンパレー
タ20の非反転入力端子に加えている。コンパレータ20は
前記ランプ波形の信号とオペアンプ17からの信号を比較
し、図２の（ｂ）および（ｃ）に示すように、オペアン
プ出力とランプ波形との交点位置で立ち上がり、ランプ
波形の立ち下がり、すなわちＨＤ信号の立ち下がりで立
ち下がるドライブ信号を作り出す。高圧出力電圧の降下
量が大きくなると、オペアンプの出力レベルも低下する
結果、ドライブ信号のパルス幅は大きくなる。コンパレ
ータ20は高圧出力電圧の降下量が大きくなるにつれてパ
ルス幅を広くしたドライブ信号を作り出し、これをドラ
イブ回路22に加えるのである。ドライブ回路22はドライ
ブ信号のオンパルス幅に応じてＭＯＳＦＥＴ11のスイ
ッチ駆動を行う。

【００２８】この実施例は上記のように構成されてお
り、次に、その動作を図１の回路および図２のタイムチ
ャートに基づき説明する。まず、ｔ₀で、ＭＯＳＦＥ
Ｔ11がオンすると、駆動電源３側から一次コイル２を通
り、さらにＭＯＳＦＥＴ11を通ってグランド側に電流
が流れる。この一次コイル２に流れる電流は図２の
（ｅ）に示すように時間と共に増加し、この電流の流れ
によって一次コイル２に電磁エネルギが蓄えられる。

【００２９】次にｔ₁でＭＯＳＦＥＴ11がオフする
と、一次コイル２から共振コンデンサ６とダイオード13
を通るルートで電流が流れ、一次コイル２のインダクタ
ンスと共振コンデンサ６の容量とのＬＣ直列共振が開始
され、フライバックパルス（電圧パルス）が発生する。
このフライバックパルスは一次コイル２側の電磁エネル
ギが全て共振コンデンサ６の静電エネルギに変換された
ときに最大となる。一次コイル２の電磁エネルギが全て
共振コンデンサ６に移った後に、今度はダイオード12、
共振コンデンサ６、一次コイル２を順に通って駆動電源
３に至るルートで逆電流が流れ、共振コンデンサ６の静
電エネルギは一次コイル２の電磁エネルギに逆変換され
て行く。

【００３０】そして、フライバックパルスが作り終わっ
たｔ₂で、図１の回路のＡ点の電圧が零になり、このと
き、ダンパーダイオード５がオンし、グランド側からダ
ンパーダイオード５を通って一次コイル２側に電流が流
れる。この逆電流の流れによりＡ点の電圧が上昇してｔ
₃で駆動電源３の電源電圧Ｅ_Bと同電位になると、ダン
パーダイオード５はオフとなる。このとき、ＭＯＳＦ
ＥＴ11はオフしているため、駆動電源３側から共振コン
デンサ６側に電流が流れようとするが、本実施例ではダ
イオード12，13のクランプ回路14が設けられることで、
共振コンデンサ６の両端部の電圧（Ａ点、Ｂ点の電圧）
は共に駆動電源３の電源電圧Ｅ_BにクランプされてＥ_B
と同電位に保持されるため、一次コイル２側から共振コ
ンデンサ６側に電流が流れることがなく、これにより、
前記図15の（ａ）に示すようなノイズの原因となる不要
なパルス電圧Ｐ_Wが発生することがない。

【００３１】次に、ｔ₄の時点で、ＭＯＳＦＥＴ11が
オンすると、Ａ点は接地されることとなり、駆動電源３
から一次コイル２を通る電流はＭＯＳＦＥＴ11を通っ
てグランド側に流れ、最初のｔ₀の状態に一致する。こ
れらｔ₀からｔ₄の動作の繰り返しにより、回路動作が
継続される。

【００３２】本実施例では、高圧出力電圧が降下するに
つれ、ＭＯＳＦＥＴ11のオン期間が長くなり、これに
より、一次コイル２に蓄えられる電磁エネルギが大きく
なって発生するフライバックパルスの波高値も高くなる
ので、高圧出力電圧の安定化が効果的に行われることと
なる。しかも、高圧出力電圧を制御するスイッチ素子を
ＭＯＳＦＥＴ１個の素子によって構成したので、部品
点数が非常に少なくなり、回路構成も簡易となる。

【００３３】また、ダンパー期間の終わりからＭＯＳ
ＦＥＴ11がオンする期間は、共振コンデンサ６の両端部
の電圧が駆動電源３の電源電圧と同電位にクランプされ
るので、駆動電源３から一次コイル２を通って共振コン
デンサ６に電流が流れることがなく、この期間でノイズ
の原因となる不要なパルス電圧Ｐ_Wの発生を防止するこ
とができる。

【００３４】しかも、この電圧パルスＰ_Wを防止するク
ランプ回路14は２個のダイオード12，13を用いただけの
極めて簡単な回路構成のものであり、電流の流れを阻止
するためのスイッチ素子や、そのスイッチ素子を制御す
る複雑な回路を設ける必要がない。

【００３５】さらに、この実施例は、不要電圧パルスＰ
_Wの発生の防止をクランプ回路14で行うものであるた
め、前記図15の（ｃ）中に破線で示すように、ＭＯＳ
ＦＥＴ11のオン期間をダンパー期間にオーバーラップさ
せるという制約がなく、これにより、ＭＯＳＦＥＴ11
をスイッチ動作するドライブ信号のパルス幅を最大限水
平ドライブ信号のパルス幅まで広げることができ、極め
て広い範囲に亙って電圧制御が可能となる。

【００３６】さらに、本実施例の回路では偏向周期の１
周期毎にチャージ、ディスチャージする共振型の回路の
ため、高圧出力電圧の安定化の応答性が極めて良く、高
圧安定化の制御性能を格段に高めることができる。

【００３７】図３には本発明の第２の実施例が示されて
いる。この実施例は、共振コンデンサ６に並列に偏向ヨ
ークＤ_YとＳ字補正コンデンサＣ_Sとの直列回路を接続
して、高圧発生と偏向駆動の一体型の回路構成にすると
ともに、コンパレータ20とドライブ回路22との間にパル
ス幅リミッタ23を介設したものであり、それ以外の構成
は前記第１の実施例と同様である。

【００３８】一般に、低周波数から高周波数にかけて広
範囲の偏向駆動が可能なマルチスキャンタイプの回路で
は、偏向周波数が高周波数となる側でフライバックパル
スの波高値の上限電圧が設計段階で設定されている。本
実施例の回路では、ドライブ信号のパルス幅が最大水平
ドライブ信号の幅まで広くできる構成であるため、マル
チスキャン駆動を行う場合、低周波駆動時に、ドライブ
信号のパルス幅がＨＤ信号まで目一杯広がると、ＭＯＳ
ＦＥＴ11のオン期間が高周波駆動の場合よりも遙かに
長くなり、一次コイル２に流れる電流も大きくなる結
果、発生するフライバックパルスの波高値が高周波駆動
の場合よりも遙かに大きくなり、前記フライバックパル
スの波高値の上限電圧、つまり、設計上の上限電圧を越
えてしまうという問題が生じる。この実施例では、これ
を避けるために、パルス幅リミッタ23を設け、高周波駆
動を基準として設定した上限電圧を低周波偏向駆動にも
越えないようにドライブ信号のパルス幅を制限すること
によって、低周波から高周波にかけての広範囲な周波数
範囲のマルチスキャン駆動を支障なく行うことができる
ようにしている。

【００３９】このマルチスキャン駆動の回路としては、
図４に示すように、共振コンデンサを６ａと６ｂの直列
回路によって構成し、スイッチ19により、低周波数駆動
のときと高周波数駆動のときとで共振容量を切り換える
ようにすることもできる。

【００４０】図５には本発明の第３の実施例が示されて
いる。この実施例は、クランプ回路14のダイオード12に
並列にスイッチ素子のトランジスタ24を並列に接続した
ことを特徴としており、それ以外の構成は前記第１の実
施例と同様である。前記第１および第２の実施例におけ
るフライバックパルスの波形を誇張して描くと図６の
（ａ）に示したものとなる。第１および第２の実施例で
は、ＭＯＳＦＥＴ11がオフして駆動電源３側から一次
コイル２を経て共振コンデンサ６にＬＣ直列共振の電流
が流れるとき、ダイオード12が逆向きのため、この電流
がグランド側に落ちないので、フライバックパルスがピ
ークとなったときに、ダイオード12がないときのピーク
値よりも駆動電源３の電源電圧Ｅ_Bだけ持ち上げられた
格好の波形となり、パルス波形が左右非対称となる。こ
の実施例ではこれを避けるためにダイオード12に並列に
トランジスタ24を設け、フライバックパルスパルスを作
成する期間でトランジスタ24をオンするようにしてい
る。このトランジスタ24のオンにより、一次コイル２側
から共振コンデンサ６を通る電流はトランジスタ24を経
てグランド側に流れることとなり、これにより、フライ
バックパルスのピーク電圧は駆動電源３の電源電圧Ｅ_B
分だけ持ち上げられることがなくなり、図６の（ｂ）に
示すように、左右対称のフライバックパルス波形を得る
ことができる。

【００４１】図７には本発明の第４の実施例が、図８に
は本発明の第５の実施例がそれぞれ示されている。第４
の実施例は、ＭＯＳＦＥＴ11のドレイン側にＭＯＳ
ＦＥＴ11の寄生容量を見かけ上減少するためのダイオー
ド26を接続したものであり、また、第５の実施例は、同
じくＭＯＳＦＥＴ11の寄生容量を見かけ上減少するた
めのダイオード26をソース側に接続したものであり、そ
れ以外の構成は前記第１の実施例と同様である。なお、
このダイオード26は、第２および第３の実施例の回路の
場合にも、ＭＯＳＦＥＴ11のドレイン側やソース側に
設けることができる。

【００４２】上記の各実施例の回路動作においては、ダ
ンパー期間の終わりから次のＭＯＳＦＥＴ11がオンする
間は、駆動電源３から一次コイル２を通って流れようと
する電流はクランプ回路14のクランプ動作によってその
電流の流れの逃げ場がないので、ＭＯＳＦＥＴ11が内
蔵する寄生容量等に起因して回路のＡ点等に図９に示す
ようにｔ₃〜ｔ₄の区間で振動成分のノイズが発生す
る。このノイズは陰極線管の駆動に際し、低周波数駆動
のときにはほとんどダメージとなる支障とはならない
が、高周波数駆動の場合にはこのノイズが害となる場合
が生じる。第４および第５の実施例では、ＭＯＳＦＥ
Ｔ11のドレイン側あるいはソース側にダイオード26が直
列接続されることで、ＭＯＳＦＥＴ11の寄生容量を見
かけ上減少させることができるので、前記ｔ₃〜ｔ₄間
の振動成分を取り除くことができる。

【００４３】なお、このｔ₃〜ｔ₄間の振動成分のノイ
ズを取り去る回路構成としては、例えば図10の（ａ）に
示すように、ＭＯＳＦＥＴ11のベース側等、適宜の位
置に可飽和コア25を接続したり、あるいは図10の（ｂ）
に示すように、ダイオード12に並列にスナバ回路27を接
続したりして、前記ｔ₃〜ｔ₄間の振動成分のノイズを
取り去るようにしてもよい。

【００４４】図11には本発明の第６の実施例が示されて
いる。この実施例は、ダイオード12と13により構成され
るクランプ回路14を省略し、ＭＯＳＦＥＴ11のドレイ
ン側あるいはソース側（図ではドレイン側）にダイオー
ド26を接続したものであり、それ以外の構成は前記第１
の実施例と同様である。

【００４５】この実施例の回路は極めて構成が簡易な回
路となっており、このようなクランプ回路14を省略した
回路としても、例えば、水平ドライブ信号の周波数が64
ＫHz以上で高周波数駆動を行う場合には、前記図15に示
すような不要な電圧パルスＰ_Wの発生により支障をきす
ことがなくなり、また、前記図９に示すｔ₃〜ｔ₄間で
発生しようとする振動成分ノイズもダイオード26により
防止される結果、極めて簡易な構成の回路としても、精
度の高い回路駆動を行わせることができる。しかも、前
記各実施例と同様に、水平出力スイッチ素子として機能
するＭＯＳＦＥＴ11のオン期間を制御するだけで、フ
ライバックトランスの二次側出力の安定化動作を行うこ
とができ、極めて実用性に優れた回路となる。

【００４６】ところで、前記実施例では、ダイオード12
と13のクランプ回路14を設けたり、ＭＯＳＦＥＴ11に
直列にダイオード26を設けているが、これらのダイオー
ド12，13，26を設けることにより、特に、高周波数駆動
においては、ＭＯＳＦＥＴ11のスイッチオン期間、つ
まり、ＭＯＳＦＥＴ11のオンパルス幅を可変制御する
ことにより、フライバックトランス１の二次側出力Ｈ_V
をリニアに制御できるという特徴的な効果が得られる。

【００４７】図12はこの効果を実験により確かめたグラ
フである。このグラフから判るように、前記図14に示す
基本回路の如く、ダイオードがダンパーダイオード５の
みの回路では、スイッチオン期間の極めて狭い区間で二
次側出力Ｈ_Vが急峻に立ち上がっており、このような狭
い区間でスイッチオン期間をきめ細かく制御するのが難
しくなり、また、この急峻な立ち上がり位置の左右両側
では、ＭＯＳＦＥＴ11のスイッチオン期間を変化させ
ても、二次側出力はほぼ一定の値を示し、二次側出力を
リニアに可変制御できないものとなっている。このた
め、図14に示す基本回路の場合には、本実施例のＭＯＳ
ＦＥＴ11に対応するメインスイッチであるトランジス
タ４のオン期間を制御しても、二次側出力の可変制御を
行うことができず、したがって、従来の図14に示すよう
な基本回路にあっては、トランジスタ４のオンパルス幅
を制御して二次側出力Ｈ_Vを制御するということは思い
もよらないものとなっていた。

【００４８】これに対し、前記各実施例の如く、クラン
プ回路のダイオード12，13を設けた第１の実施例の回路
によれば、かなりの広いスイッチオン期間にかけて二次
側出力Ｈ_Vが変化しており、また、前記第６の実施例の
如く、１個のダイオード26を設けただけでも、スイッチ
オン期間の広い範囲に亙って二次側出力Ｈ_Vが可変され
ており、さらに、ダイオード26とクランプ回路のダイオ
ード12，13をともに設けた第５および第６の実施例の回
路では、スイッチオン期間の広い範囲に亙って最も二次
側出力Ｈ_Vをリニアに可変することができており、これ
らの実験結果から明らかな如く、クランプ回路のダイオ
ード12，13とＭＯＳＦＥＴ11に直列接続されるダイオ
ード26の一方あるいは両方設けることにより、ＭＯＳ
ＦＥＴ11の１個のスイッチ素子のオン期間を制御するだ
けで二次側出力Ｈ_Vをリニアに制御できるという画期的
な効果が得られている。

【００４９】この画期的な効果は次のような理由によっ
てもたらされる。図14に示すダンパーダイオード５のみ
の基本回路では、トランジスタ４がオンすることで、駆
動電源３からコイル２に電流が流れて、コイル２に電磁
エネルギが蓄えられ、トランジスタ４がオフすると電磁
エネルギが共振コンデンサ６に流れ、ＬＣ直列共振によ
り自由振動が始まるが、ダンパーダイオード５の作用に
より、コイル２の逆起電力が駆動電源３の電源電圧Ｅ_B
以上になるとダンパー電流が流れ、図15の（ａ）に示す
パルス電圧がグランドレベルよりは下に落ちない構成と
なっている。その一方で、フライバックパルスＶ_Cの波
高値はトランジスタ４がオフするときのコイル２のコイ
ル電流Ｉ_Oに比例する。

【００５０】このコイル電流Ｉ₀は前述の如く、トラン
ジスタ４がオンする時点での初期電流Ｉ₁とするとＩ₀
＝（Ｅ_B／Ｌ）ｔ_on＋Ｉ₁となる。Ｌはコイル２のイン
ダクタンス、ｔ_onはトランジスタ４のオン時間である。
このことだけから考えれば、トランジスタ４のオン期間
を制御すれば二次側出力Ｈ_Vをリニアに制御できること
になるが、実際はダンパー期間にトランジスタ４をオン
させてもトランジスタ電流が流れないため、このダンパ
ー期間が終わるまでは二次側出力は一定のままコントロ
ールできない状態となる。図12に示すようにダンパーダ
イオード５のみの回路の場合は、自由振動のレベルも大
きくダンパー期間も複数箇所存在する結果、二次側出力
が可変する区間は狭い範囲となり、実際上、トランジス
タ４のオン期間によって二次側出力をリニアに制御する
ことは困難となる。

【００５１】これに対し、ダイオード12，13でクランプ
回路14を設けた本実施例の回路では、共振コンデンサ６
の両端電圧がクランプ回路14により電源電圧Ｅ_Bでクラ
ンプされるため、自由振動が防止され、不要パルスＰ_W
が発生するということがない。このため、ＭＯＳＦＥ
Ｔ11のスイッチオン期間を制御することにより、二次側
出力を自在に可変することができることとなる。

【００５２】しかし、実際には、フライバックトランス
１の分布容量やＭＯＳＦＥＴ11の寄生容量が共振コン
デンサ６と同じ作用をするため、その容量が大きい場合
にはコイル２のインダクタンスとの自由振動により、駆
動電源３の電源電圧Ｅ_B以上に逆バイアスされ、図13に
示すように、走査期間中に再度のダンパー期間を生じる
ことがあり、この再度のダンパー期間とＭＯＳＦＥＴ
11のオン期間が重なると、この区間は二次側出力Ｈ_Vの
コントロールがきかない区間となる。

【００５３】また、走査期間中のパルスの山の位置でＭ
ＯＳＦＥＴ11がオンする場合は、コイル２に流れる電
流Ｉ₀が変化し、それと等価となるダンパー電流も変化
することとなるため、ダンパーのオフ点が変化し、発振
状態を引き起こす。そうしたことから、不要な振動電流
を生じさせないように、前記寄生容量やフライバックト
ランス１の分布容量を減らす必要がある。この点、フラ
イバックトランス１の分布容量は同トランス１の構造で
決定されてしまうため、本実施例ではＭＯＳＦＥＴ11に
直列にダイオード26を入れることで、ＭＯＳＦＥＴ11
の寄生容量を減らし、ダイオード12，13によるクランプ
回路14のクランプ効果とあいまって、図12に示したよう
に、ＭＯＳＦＥＴ11のスイッチオン期間の制御によっ
て、二次側出力Ｈ_Vをほぼリニアに制御することが可能
となったのである。なお、ＭＯＳＦＥＴ11の寄生容量
を減少して自由振動パルスを防止する効果は高周波にな
るほどその効果が顕著となるため、高周波駆動の場合に
は、ダイオード12，13のクランプ回路14を省略して、ダ
イオード26をＭＯＳＦＥＴ11に接続しただけでもその
効果が大きく、ダイオード26を付けただけの簡易な回路
であっても、ＭＯＳＦＥＴ11のスイッチオン期間の制
御によって二次側出力Ｈ_Vをほぼリニアにコントロール
することが可能になる。

【００５４】本発明は上記各実施例に限定されることは
なく、様々な実施の態様を採り得る。例えば、上記各実
施例の回路において、図１の鎖線で示すように二次コイ
ル７の高圧端側に平滑コンデンサ９を設けたり、高圧安
定化の応答性を高めるためのスピードアップコンデンサ
28を設けたものでもよい。また、各実施例の回路は、高
圧安定化の制御幅が広く、かつ、応答性が良いので、一
般的にはレギュレーションを改善するためのチョークコ
イルをフライバックトランス１の一次コイルに並列に接
続する必要は特にないが、もちろん、このチョークコイ
ルを一次コイル２に並列に接続してもよい。

【００５５】さらに、上記各実施例では高圧出力電圧を
取り出すために、分圧抵抗器15，16の直列回路を二次コ
イル７の一端側に接続しているが、通常の高電圧発生回
路では二次コイル側にフォーカス電圧とスクリーン電圧
を取り出す抵抗回路が接続されるので、この抵抗回路を
利用して高圧出力電圧を検出するようにしてもよい。

【００５６】さらに、前記各実施例では、ＭＯＳＦＥ
Ｔ11のスイッチ制御により高圧出力電圧の安定化を行っ
ているが、従来の一般的な回路と同様に、高圧出力電圧
の降下量に応じ、駆動電源３の電源電圧を制御すること
により高圧安定化を行うようにしてもよい。

【００５７】さらに、上記実施例では、スイッチ素子を
ＭＯＳＦＥＴ11によって構成したが、このスイッチ素
子はバイポーラトランジスタ等、他のスイッチ素子を用
いて構成することができる。また、第３の実施例ではダ
イオード12に並列に接続するスイッチ素子をトランジス
タ24により構成したが、これをＭＯＳＦＥＴ等、他の
スイッチ素子を用いて構成することができる。

【００５８】さらに、上記各実施例ではクランプ回路14
を２個のダイオード12，13により構成したが、このクラ
ンプ回路14はダンパー期間の終わりから次にスイッチオ
ンの期間にかけて、共振コンデンサ６の両端側の電圧を
駆動電源３の電源電圧にクランプできるものであればよ
く、ダイオード12，13以外の回路素子を用いて構成して
もよい。

【００５９】さらに、上記各実施例では高圧発生用の共
振型電源回路を対象にして説明したが、本発明の回路は
低圧用の共振型電源回路としても適用されるものであ
る。

【００６０】

【発明の効果】本発明は１個のスイッチ素子のみのオン
期間制御により一次側で発生する電圧パルスの波高値の
制御、つまり二次側電圧の安定化制御ができるので、本
発明の回路を高圧発生用の電源回路として使用すると
き、高圧安定化回路の部品点数を少なく、かつ、回路構
成を非常に簡易にできる。その上、ダンパー期間の終わ
りから次にスイッチ素子がオンするまでの間に発生しよ
うとする不要電圧パルスを回路構成の簡易なクランプ回
路を設けるだけで防止でき、不要電圧パルスを阻止する
ための別個独立のスイッチ素子や、このスイッチ素子を
駆動制御する複雑な制御回路が不要となり、これによ
り、部品点数を減らして回路構成を極めて簡易にでき、
回路コストの大幅な低減化が可能となる。

【００６１】また、本発明の回路は偏向の１周期毎に共
振コンデンサのチャージとディスチャージが行われる共
振型のため、高圧安定化の応答性が優れたものとなる。

【００６２】さらに、本発明の回路は、クランプ回路を
用いて前記不要電圧パルスの発生を防止する構成である
から、スイッチ素子のオン期間をダンパー期間にオーバ
ーラップさせなければならないという制約がないので、
スイッチ素子のオンパルス幅を零からダンパー期間の終
わりまで広げることができ、電圧制御幅を従来に比べ格
段に広くすることができ、マルチスキャン用の高圧電源
としても最適なものとなる。

【００６３】さらに、一次コイルに流れる電流をオン・
オフ制御するスイッチ素子にダイオードを直列に接続し
た構成のものにあっては、そのスイッチ素子の寄生容量
を見かけ上減らすことができ、これにより、ダンパー期
間の終わりから次にスイッチ素子がオンする期間に発生
しようとする振動成分ノイズを抑制することができ、こ
れに伴い、スイッチオン期間を可変制御することによ
り、二次側出力をリニアに可変制御できるという画期的
な効果を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る共振型電源回路の第１の実施例を
示す回路図である。

【図２】同実施例の回路動作を示すタイムチャートであ
る。

【図３】本発明の第２の実施例を示す回路図である。

【図４】同実施例の変形例として共振容量の切り換え手
段を設けた回路の説明図である。

【図５】本発明の第３の実施例を示す回路図である。

【図６】同実施例の回路によるフライバックパルスの波
形と前記第１および第２の各実施例のフライバックパル
スの波形との比較説明図である。

【図７】本発明の第４の実施例を示す回路図である。

【図８】本発明の第５の実施例を示す回路図である。

【図９】ダンパー期間の終わりから次のスイッチオンの
期間にかけて発生する振動成分ノイズの説明図である。

【図10】振動成分ノイズを除去する各種回路例の説明図
である。

【図11】本発明の第６の実施例の回路図である。

【図12】本実施例において設けられるダイオードの効果
特性のグラフである。

【図13】自由振動による再ダンパー期間の発生状態の説
明図である。

【図14】本発明を着想するに至った共振型電源回路の基
本回路図である。

【図15】図14の回路の動作を示すタイムチャートであ
る。

【符号の説明】

１フライバックトランス２一次コイル３駆動電源４トランジスタ５ダンパーダイオード６，６ａ，６ｂ共振コンデンサ 11 ＭＯＳＦＥＴ 12，13 ダイオード 14 クランプ回路

Claims

【特許請求の範囲】

【請求項１】トランスの一次コイルに駆動電源が接続
され、また、一次コイル側には該一次コイルに流れる電
流をオン・オフ制御するスイッチ素子と、このスイッチ
素子のオフ時に一次コイルとの直列共振によって電圧パ
ルスを発生する共振コンデンサと、前記スイッチ素子に
流れる電流の向きと逆向き電流をダンパー期間内に一次
コイルに流すダンパーダイオードとが接続されている共
振型電源回路において、前記一次コイルに流れる電流を
オン・オフ制御するスイッチ素子を１個のスイッチ素子
によって構成し、この１個のスイッチ素子のオン期間を
制御することによって、発生する電圧パルスの波高値を
制御するようにしたことを特徴とする共振型電源回路。
【請求項２】ダンパー期間の終わりからスイッチ素子
のオン時にかけて前記共振コンデンサの両端部の電圧を
駆動電源の電圧にクランプするクランプ回路が設けられ
ていることを特徴とする請求項１記載の共振型電源回
路。
【請求項３】一次コイルに流れる電流をオン・オフ制
御するスイッチ素子には該スイッチ素子の見かけ上の寄
生容量を減らすダイオードが直列に接続されている請求
項１又は請求項２記載の共振型電源回路。