KR100302967B1

KR100302967B1 - 고전압발생회로

Info

Publication number: KR100302967B1
Application number: KR1019970078925A
Authority: KR
Inventors: 야스노부 사이다; 노부아키 이마무라; 야스히코 도다; 하루오 다카하시; 마사루 오무라; 히사시 다키구치
Original assignee: 무라타 야스타카; 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 1996-12-30
Filing date: 1997-12-30
Publication date: 2002-05-09
Also published as: US6005435A; NO976113L; JPH10201226A; EP0851672A3; KR19980064826A; EP0851672A2

Abstract

본 발명의 고전압 발생회로는 고압 발생회로, 고압 검출회로 및 제어회로를 포함한다. 이 고압 검출회로는, 1㎸∼수십㎸의 전압을 인가하는 고압 회로부 및 수십V의 전압을 인가하는 저압 회로부를 구비하고 있다. 고압 회로부에서, 제 1 분압 저항기의 저항과 제 2 분압 저항기의 일부의 저항을 합한 저항과 가속 커패시터의 용량으로 구성된 병렬회로, 및 제 2 분압 저항기의 잔류저항과 제 3 분압 저항기의 저항을 합한 저항과 다른 가속 커패시터의 용량으로 구성된 병렬회로를 직렬로 접속하여 이단 병렬회로를 형성한다.

Description

고전압 발생회로{High-voltage generating circuit}

본 발명은 고전압 발생회로(high-voltage generating circuit)에 관한 것으로, 특히, 음극선관(cathode-ray tube: CRT)의 애노드(anode)에 인가되어 고전압을 발생하는 고전압 발생회로에 관한 것이다.

종래의 고전압 발생회로를 도 10에 도시한다. 이 고전압 발생회로 141은 일반적으로 고압 발생회로(high-voltage production circuit) 160, 고압 검출회로 161 및 제어회로 162를 포함한다. 고압 검출회로 161은, 고압 발생회로 160으로부터 출력된 고전압의 변동을 검출한다. 제어회로 162는, 고압 검출회로 161로부터출력된 검출전압에 따른 직류 가변전원 146을 제어하여, 고압 발생회로 160으로부터 출력된 고전압의 변동을 보정하며, 고압 안정화를 이룬다.

고압 발생회로 160은, 스위칭 소자(switching element) 142, 제동 다이오드 (damping diode) 143, 공진 커패시터 144, 플라이백 변압기(flyback transformer) 145, 가변구동 전원 146 및 정류 다이오드 156, 157로 구성된다.

고압 검출회로 161은, 고압 발생회로 160으로부터 출력된 고전압을 분할하는 분압 저항기(voltage-dividing resistor) 147, 148, 149, 150 및 고압 발생회로 160으로부터 출력된 고전압의 상승 속도(rise speed)를 증가시키는 가속 커패시터(speed-up capacitor) 151, 152를 포함한다. 분압 저항기 147, 148, 149는 직렬로 접속되어, 가속 커패시터 151과 함께 고압 회로부 161a로 작용하는 병렬회로를 구성한다. 분압 저항기 150 및 가속 커패시터 152는, 저압회로부 161b로 작용하는 병렬회로를 구성한다. 분압 저항기 148은 또한, 집속 전압조정 저항기(focus voltage adjustment resistor)로 겸용되며, 분압 저항기 149도 또한, 스크린용 전압조정 저항기(screen voltage adjustment resistor)로 겸용된다. 집속 커패시터 154 및 스크린용 커패시터 155가 도시된다.

종래의 고전압 발생회로 141에서, 가속 커패시터 151에 고압 발생회로 160으로부터 출력된 고압(1㎸∼수십 ㎸)의 전압을 인가하므로, 높은 파괴전압 사양(breakdown voltage specification)을 만족시키기 위해 가속 커패시터 151이 필요하게 되어, 고가로 대형이 되는 문제점이 있다.

또한, 음극선관(CRT)은 일반적으로 수백∼수천㎊의 용량을 갖는다. 예를 들면 도 11에 도시된 바와 같이, 음극선관의 화면 A가 휘도 레벨(luminance level)이 높은 흰 부분 W(사선으로 표시된 부분 B는 검은색이다)를 갖는 경우에, 음극선관 내에서 이 흰부분 W로 큰 빔전류(beam current)가 흐르며, 고전압이 저하되면 고전압을 빠르게 회복시킬 수 없게 된다. 그 결과, 화면 상의 흰 부분 W의 윤곽선이 점선으로 나타낸 바와 같이 일그러지며, 이것을 사다리꼴형 일그러짐(trapezoidal distortion)이라고 하며, 화질이 저하된다. 이에 대한 대책으로, 대용량을 갖은 가속 커패시터 151을 사용하는 것이 제안되고 있다. 그러나, 이 경우에, 고전압의 상승속도가 감소하기 때문에, 고전압이 상승할 때까지 화면 상의 변화를 확실하게 보여주지 않는 블랭크 기간(blanking period)을 길게 연장하여 설정할 필요가 있게 된다. 가속 커패시터 151에 부가하여, 높은 파괴전압 사양을 만족하며 대용량인 평활 커패시터(smoothing capacitor)를 설치할 수 있지만, 이 부가 커패시터는 고가로 대형이어서, 고전압 발생회로의 대형화 및 고가화를 초래하는 문제점이 있다.

따라서, 본 발명의 목적은 고압 회로부의 가속 커패시터를 소형화시키며, 고압 출력전압을 빠르게 상승시킬 수 있는 고전압 발생회로를 제공하는 것이다.

본 발명에 따르면, 고전압 발생회로는, 전원으로부터 공급된 전기 에너지를 트랜지스터 기간 중에 LC 공진회로에 축적하며, 상기 LC 공진회로의 공진 주파수에 의해 정해진 플라이백(flyback) 기간 중에 상기 LC 공진회로에 축적된 전기 에너지를 고전압으로 변환하는 고압 발생회로; 분압 저항기와 가속 커패시터를 구비한 두 개 이상의 병렬회로를 직렬로 접속시킨 다단 병렬회로로 구성된 고압 회로부, 및분압 저항기와 가속 커패시터로 구성된 병렬회로를 구비하며 상기 고압 회로부에 직렬로 접속된 저압 회로부를 포함하여, 상기 고압 발생회로로부터 출력된 고전압을 상기 분압 저항기들로 보다 낮은 전압으로 분할하여 검출하는 고압 검출회로; 및 상기 고압 검출회로로부터 검출된 검출전압에 따라 상기 고전압을 제어하는 제어회로를 포함한다.

고전압 발생회로에서, 고압 회로부의 분압 저항기들 중의 적어도 하나는, 이중-집속(double-focus) 회로에서 자동 집속(dynamic focus) 가변저항기, 정전 집속(static focus) 가변저항기 또는 스크린 전압용(screen voltage) 가변저항기로 작용할 수 있다. 또한, 고압 회로부의 분압 저항기들 중의 적어도 하나는, 단일-집속 회로에서 집속 가변저항기 또는 스크린 전압용 가변저항기로 작용할 수 있다. 고압 회로부의 가속 커패시터는 이중-집속 회로에서 정전 집속 커패시터 또는 단일-집속 회로에서 집속 커패시터로 작용할 수 있다.

본 고전압 발생회로는, 이중-집속 회로에서 자동 집속 가변저항기와 스크린 전압용 가변저항기로 구성된 직렬회로의 접지점측을, 상기 이중-집속 회로의 정전 집속 가변저항기의 접지점측으로부터 분리하며; 고압 회로부의 분압 저항기들 중의 적어도 하나는 정전 집속 가변저항기로 작용하며; 고압 회로부의 가속 커패시터들 중의 적어도 하나는 정전 집속 가변저항기로 작용하는 구조로 구성될 수 있다.

고전압 발생회로는, 고압 회로부의 고압측 병렬회로를 하나의 가속 커패시터 및 하나의 고정 분압 저항기로 구성하며; 상기 가속 커패시터의 양단을 상기 고정 분압 저항기의 양단에 접속하는 구조로 구성될 수 있다.

가속 커패시터를 접속점의 수를 증가시키지 않고, 분압 저항기에 전기적으로 접속시킬 수 있다.

고전압 발생회로는, 회로기판의 앞면에는 이중-집속 회로의 자동 집속 가변저항기, 정전 집속 가변저항기 및 스크린 전압용 가변저항기를 설치하며; 회로기판의 이면에는 고압 회로부의 적어도 하나의 가속 커패시터, 및 상기 이중-집속 회로의 자동 집속 커패시터와 정전 집속 커패시터를 설치하며; 상기 회로기판을 하나의 절연성 케이스에 수납하는 구조로 구성될 수 있다.

그러므로, 가속 커패시터, 자동 집속 커패시터 및 정전 집속 커패시터를 가능한 작은 공간의 고전압 발생회로 내에 배치한다.

케이스 내의 공간을 커패시터들의 배치 공간으로 유효하게 이용하며, 그렇지 않은 경우에는 사용되지 않은 공간이 있게 된다.

본 발명의 또 다른 특징 및 이점을, 첨부된 도면을 참조하여 하기의 구현예를 통해 보다 상세히 설명한다.

도 1은 본 발명의 제 1 구현예에 따른 고전압 발생회로의 회로도이다.

도 2는 도 1에 도시된 고전압 발생회로로부터 출력된 고전압의 상승 시간을 나타내는 그래프이다.

도 3은 도 1에 도시된 제어회로의 회로도이다.

도 4(a)∼4(e)는 도 1에 도시된 고전압 발생회로의 시간 차트도이다.

도 5는 도 1에 도시된 고전압 발생회로의 고전압용 가변저항기 유닛의 바닥면측으로부터 바라본 내부 평면도이다.

도 6은 본 발명의 제 2 구현예에 따른 고전압 발생회로의 회로도이다.

도 7은 본 발명의 제 3 구현예에 따른 고전압 발생회로의 회로도이다.

도 8은 본 발명의 제 4 구현예에 따른 고전압 발생회로의 회로도이다.

도 9는 본 발명의 제 5 구현예에 따른 고전압 발생회로의 회로도이다.

도 10은 종래 고전압 발생회로의 회로도이다.

도 11은 음극선관의 화면도이다.

<도면의 주요 부호에 대한 설명>

1, 51, 61, 70, 81 : 고전압 발생회로

2 : 스위칭 소자 3 : 제동 다이오드

4 : 공진 커패시터 5 : 플라이백 변압기

6, 7 : 클램프 다이오드 8 : 구동전원

9, 10, 11, 12 : 분압 저항기 13, 14, 15 : 가속 커패시터

18 : 자동 집속 가변저항기 19 : 스크린 전압용 가변저항기

20 : 자동 집속 커패시터 21 : 스크린 전압용 커패시터

28 : 고압 발생회로 29 : 고압 검출회로

29a : 고압 회로부 29b : 저압 회로부

30 : 제어회로 40 : 고전압용 가변저항기 유닛

41 : 케이스 42, 43 : 회로기판

75, 76 : 분압 저항기82 : 제어회로

본 발명의 구현예들에 따른 고전압 발생회로를 첨부한 도면을 참조하여 하기에 설명한다. 각각의 구현예들에서, 동일한 참조부호는 동일한 성분 또는 동일한 부분을 나타낸다.

제 1 구현예

제 1 구현예에서, 두 종류의 집속 전압을 출력하는 소위 이중 집속 고전압 발생회로를 설명한다. 도 1에 나타낸 바와 같이, 고전압 발생회로 1은 일반적으로고압 발생회로 28, 고압 검출회로 29 및 제어회로 30을 포함한다. 고압 검출회로 29는 고압 발생회로 28로부터 출력된 고전압의 변동을 검출한다. 제어회로 30은 고압 검출회로 29로부터 출력된 검출전압에 따른 변동을 고압 발생회로 28로부터 출력된 고전압으로 보정하여, 고전압을 안정화시킨다.

고압 발생회로 28은 스위칭 소자 2, 제동 다이오드 3, 공진 커패시터 4, 플라이백 변압기 5, 클램프 다이오드(clamping diode) 6, 7, 구동전원 8 및 정류 다이오드 22, 23으로 구성된다. 특히, 플라이백 변압기 5의 1차 코일 5a의 한쪽 말단(예를 들어, 권선의 시단(winding-start end))은 구동전원 8에 접속되며, 1차 코일 5a의 다른쪽 말단(예를 들어, 권선의 종단)은 정류 다이오드 22를 통과하여 스위칭 소자로 작용하는 MOS 전계효과 트랜지스터(field effect transistor: FET) 2의 드레인(drain)에 접속된다. MOS FET 2의 소스는 접지에 접속된다. 제동 다이오드 3의 선단 방향을 MOS FET 2의 전류방향과 역방향으로 배치시키면서, 제동 다이오드 3을 MOS FET 2와 병렬로 접속시킨다. 1차 코일 5a의 권선의 종단은 공진 커패시터 4의 한쪽 말단에 접속되며, 공진 커패시터 4의 다른쪽 말단은 클램프 다이오드 6의 캐소드에 접속된다. 클램프 다이오드 6의 애노드는 접지에 접속된다. 클램프 다이오드 6과 공진 커패시터 4 사이의 접속점은 클램프 다이오드 7의 애노드에 접속되며, 클램프 다이오드 7의 캐소드는 1차 코일 5a와 구동전원 8 사이의 접속점에 접속된다.

고압 검출회로 29는, 분압 저항기 9, 10, 11과 가속 커패시터 13, 14를 포함하는 고압 회로부 29a, 및 분압 저항기 12와 가속 커패시터 15를 포함하는 저압 회로부 29b로 구성되어 있다. 고압 발생회로 28로부터 출력된 대부분의 고전압(1㎸~수십 ㎸)은 고압 회로부 29a에 인가되며, 잔류전압(수십 볼트)은 저압 회로부 29b에 인가된다. 고압 회로부 29a와 저압 회로부 29b 사이의 접속점은 고압 검출점으로서 작용하며, 이 접속점에서의 전압은 제어회로 30에 피드백된다.

분압 저항기 9의 저항과 분압 저항기 10의 일부의 저항을 합한 저항(이하에서는 저항 R1이라 한다)은, 가속 커패시터 13의 용량(이하에서는 용량 C1이라 한다)과 함께 병렬회로를 구성한다. 분압 저항기 10의 잔류저항과 분압 저항기 11의 저항을 합한 저항(이하에서는 저항 R2라 한다)은, 가속 커패시터 14의 용량(이하에서는 용량 C2라 한다)과 함께 병렬회로를 구성한다. 분압 저항기 12의 저항(이하에서는 저항 R3라 한다)은, 가속 커패시터 15의 용량(이하에서는 용량 C3라 한다)과 함께 병렬회로를 구성한다. 이들 세 개의 병렬회로는, 직렬로 접속되어 다단회로를 구성하며, 정류 다이오드 23을 통해 플라이백 변압기 5의 2차 코일 5b의 고압단측에 접속된다. 고압 발생회로 28로부터 출력된 고전압은 분압 저항기 9~12에 의해 분할되어, 저전압으로 검출된다.

고압 발생회로 28에서 출력된 고전압은, 저항 R1∼R3에 의해 분할되며, 저항 R1∼R3에 병렬로 접속된 가속 커패시터 13∼15에 인가된 전압은, 저항 R1∼R3에 의해 결정된다. 제 1 구현예의 고압 회로부 29a에서, 가속 커패시터 13, 14가 직렬로 접속되므로, 가속 커패시터 13, 14 각각에 인가된 전압은, 종래 고압 회로부의 하나의 가속 커패시터에 인가된 전압에 비해 낮다. 그러므로, 낮은 파괴전압을 갖은 커패시터를 가속 커패시터 13, 14로 사용할 수 있게 되어, 가속 커패시터를 소형으로 만들 수 있게 된다.

고전압 발생회로 1은 이중 집속 타입으로, 자동 집속의 가변저항기 18 및 커패시터 20, 스크린 전압용의 가변저항기 19 및 커패시터 21, 및 정전 집속의 가변저항기 및 커패시터를 포함한다. 고압검출회로 29의 분압 저항기 10 및 가속 커패시터 14도 또한 정전 집속의 가변저항기 및 커패시터로 겸용되므로, 사용된 구성부품의 수가 감소된다. 자동 집속 가변저항기 18, 스크린 전압용 가변저항기 19, 정전 집속 가변저항기 10은 각각 자동 집속 전압 출력용의 저항기, 스크린 전압 출력용의 저항기, 및 정전 집속 전압 출력용의 저항기가 된다. 정전 집속 커패시터 22 및 스크린 전압용 커패시터 21은 노이즈 필터로 겸용되어, 각각의 전압을 안정화시킨다. 자동 집속 커패시터 20은 직류성분을 제거하여 자동 집속 전압을 안정화시킨다.

자동 집속 가변저항기 18 및 스크린용 가변저항기 19로 구성된 직렬회로의 접지점측은, 정전 집속 가변저항기 10의 접지점측으로부터 분리된다. 통상적으로, 자동 집속 커패시터 20의 용량은 500㎊ 정도로 설정되고, 스크린용 커패시터 21은 이중 집속 타입에서 1000∼3000㎊ 정도로 설정되며, 자동 집속 가변저항기 18의 접지점 및 정전 집속 가변저항기 10의 접지점이 분리되지 않고 접속되어 있다면, 정전 집속 가변저항기 10을 통과하여 흐르는 전류가 스크린용 커패시터 21로부터 누설될 것이며, 가속 커패시터 14의 용량은 감소될 수 없다. 그러나, 본 구현예에서는, 자동 집속 가변저항기 18 및 스크린용 가변저항기 19로 구성된 직렬회로의 접지점측이 정전 집속 가변저항기 10의 접지점측으로부터 분리되어, 각 가변저항기들이 개별적으로 접지되므로, 정전 집속 가변저항기 10을 통과하여 흐르는 전류는 스크린용 커패시터 21에서 누설되지 않을 것이며, 가속 커패시터 14의 용량은 감소될 수 있다.

가속 커패시터 13∼15의 용량 C1∼C3와 저항 R1∼R3를 하기의 수학식(1)를 거의 만족하는 수치로 설정할 때, 용량 C1∼C3와 저항 R1∼R3로 구성된 각 병렬회로의 지연(delay) 특성(또는 리드(lead) 특성)이 동일하다.

R1×C1 = R2×C2 = R3×C3

그러므로, 고압 발생회로 18에서 출력된 고전압의 상승시(하강시)에, 병렬회로들에 인가된 전압은 변동되지 않는다. 가속 커패시터 13∼15의 파괴전압의 설계가 용이하게 된다.

제 1 구현예의 고전압 발생회로 1은, 후술할 바와 같이, 고전압의 안정화를 위한 응답성이 우수하며, 고압 회로부 29a의 가속 커패시터 13, 14는 대용량을 갖을 필요가 없게 된다. 구체적으로는, 용량 C1은 20∼30㎊ 정도로 설정되고, 용량 C2는 1400㎊정도로 설정되며, 용량 C3는 0.1㎌ 정도로 설정된다. 이 용량 설정에 의해, 도 2의 실선 47로 나타낸 바와 같이, 고압 출력전압의 상승시간은 0.2초 정도로 짧게 설정될 수 있다. 도 2는 또한 도 10에 나타낸 종래의 고전압 발생회로 141에서 고압 출력전압의 상승시간을 점선 49로 나타낸다. 그러므로, 제 1 구현예에 따른 고전압 발생회로 1의 블랭크 기간 T1은 종래의 고전압 발생회로 141의 블랭크 기간 T2와 비교하여 극히 짧은 시간으로 설정될 수 있다.

도 3에 나타낸 바와 같이, 제어회로 30은 연산증폭기(operational amplifier) 31, 컴퍼레이터(comparator) 32, 기준삼각파 형성회로(reference triangular wave shaping circuit) 33, 및 기준전원(reference power source) 34를 포함한다. 고압 검출회로 29의 검출전압은 연산증폭기 31의 비반전 입력단자(non-inverting input terminal)에 입력된다. 기준전원 34로부터 출력된 기준전압은 연산 증폭기 31의 반전 입력단자에 입력된다. 연산증폭기 31은 검출전압과 기준전압을 비교하며, 고압 출력전압의 강하량에 대응하는 신호를 컴퍼레이터 32의 반전 입력단자에 출력한다. 기준삼각파 형성회로 33에서 출력된 신호는 컴퍼레이터 32의 비반전 입력단자에 입력된다.

고전압 발생회로 1에서 고전압을 안정화시키기 위한 작동을 도 4에 나타낸 시간챠트를 참조하여 하기에서 설명한다.

기준삼각파 형성회로 33은 도 4(e)에 도시되어 수평편향 출력회로(도시되지 않음)와 동기하는 수평구동신호(이하, 'HD 신호'라 한다)를 적분하여 도 4(d)에 나타낸 램프파형(ramp) 신호를 발생시키며, 이 램프파형 신호를 컴퍼레이터 32의 비반전 입력단자에 인가한다. 컴퍼레이터 32는 램프파형 신호와 연산 증폭기 31로부터의 신호를 비교하며, 도 4(d) 및 도 4(c)에 나타낸 바와 같이, 연산증폭기의 출력과 램프파형 신호가 동일한 전압을 갖는 점에서 상승하며, 램프파형 신호가 하강하는, 즉, HD 신호가 상승하는 점에서 하강하는 구동신호를 발생시킨다. 고압 출력전압이 감소할 때, 연산증폭기 31의 출력이 감소된다. 그 결과, 구동신호의 펄스폭이 증가된다. 도 4(a)를 참조한다. 컴퍼레이터 32는 고압 출력전압이 감소함에 따라 펄스폭이 보다 넓어지는 구동신호를 발생시켜, 이 신호를 MOS FET 2에 인가한다. 반대로, 고압 출력전압이 상승할 때, 연산증폭기 31의 출력이 증가한다. 그 결과, 구동신호의 펄스폭이 감소한다. 도 4(c)를 참조한다. MOS FET 2는 구동신호의 ON 펄스폭에 따라 작동된다.

MOS FET 2가 도 4(c)에 나타낸 바와 같이, t₀에서 스위치 온(ON) 되는 경우, 전류는 구동전원 8에서부터 1차 코일 5a 및 MOS FET 2를 통과하여 접지까지 흐른다. 1차 코일 5a를 통과하여 흐르는 전류는 도 4(b)에 나타낸 바와 같이 시간에 따라 증가하며, 전자기 에너지는 이 전류흐름에 의해 1차 코일 5a에 축적된다. MOS FET 2가 ON되어 있는 기간을 트랜지스터 기간이라 한다.

MOS FET 2가 t₁에서 스위치 오프(off)되는 경우, 1차 코일 5a에서부터 공진 커패시터 4와 클램프 다이오드 7을 통과하여 전류가 흐른다. 1차 코일 5a의 인덕턴스와 공진 커패시터 4의 용량으로 LC 직렬공진이 개시되며, 도 4(a)에 도시된 플라이백 펄스(전압 펄스)가 발생된다. 플라이백 펄스의 발생시(t₁)에서 종료시(t₂)까지의 기간을 플라이백 기간이라 한다. 1차 코일 5a에서의 모든 전자기 에너지를 공진 커패시터 4의 정전기 에너지로 변환할 때, 플라이백 펄스는 최대가 된다. 1차 코일 5a에서의 모든 전자기 에너지가 공진 커패시터 4의 정전기 에너지로 변환된 후에, 클램프 다이오드 6에서부터 공진 커패시터 4와 1차 코일 5a를 통과하여 구동전원 8까지 역전류가 흐른다. 따라서, 공진 커패시터 4의 정전기 에너지는 1차 코일 5a의 전자기 에너지로 역변환된다.

플라이백 펄스가 t₂에서 종료될 때, 도 1에 나타낸 회로의 점 A에서의 전압은 0이 된다. 이 때에, 제동 다이오드 3은 스위치 온되며, 접지에서부터 제동 다이오드 3을 통과하여 1차 코일 5a까지 전류가 흐른다. 이 역전류의 흐름에 의해, 점 A에서의 전압이 증가한다. 전압이 구동전원 8의 전압 E와 동일할 때, 제동 다이오드 3은 스위치 오프된다.

MOS FET 2가 t₄에서 다시 스위치 온되는 경우, 점 A는 접지되며, 구동전원 8에서부터 1차 코일 5a까지 흐르는 전류는 MOS FET 2를 통과하여 접지까지 흐른다. 회로조건은 t₀에서와 일치한다. t₀~t₄의 작동이 반복되어, 회로동작을 지속시킨다. 1차 코일 5a에서 발생된 플라이백 펄스는 플라이백 변압기 5에서 가속되어, 정류 다이오드 23을 통과하여 음극선관의 애노드에 인가된다.

상술한 바와 같이, 종래의 ＋B 제어방식(전원전압을 평활한 다음에 플라이백 변압기의 1차 권선에 인가하는 방식)을 이용하는 고전압 발생회로와는 다르게, 고전압 발생회로 1은 펄스폭 제어방식(＋B 전압을 펄스폭 제어하여, 대용량 커패시터에 의해 평활하지 않고 플라이백 변압기의 1차 권선에 인가하는 방식)을 이용하여 구동신호의 펄스폭을 직접 제어하기 때문에, 고전압의 안정화를 위한 양호한 응답성을 제공한다. 그 결과, 플라이백 변압기 5가 피크 정류방식을 이용하여도, 고압 출력전압의 변동이 지연없이 보정되며, 고속으로 안정화된다. 그러므로, 고압 검출회로 29에서 고압 회로부 29a의 가속 커패시터 13, 14는 용량이 클 필요가 없다.

고전압 발생회로 1은 고전압의 안정화를 위해 양호한 응답성을 제공하기 때문에, 고주파에 사용되었던 음극선관용으로 사용할 때에도, 화상 일그러짐은, 음극선관이 일반적으로 갖는 수백~수천 ㎊의 용량을 사용할 때에만 일그러짐이 거의 무시되는 레벨로 리플 성분까지도 억제될 수 있다. 예를 들어, 음극선관은 1000㎊의 용량을 갖으며 2㎃의 빔전류가 음극선관에 흐른다고 가정하는 경우, 음극선관의 주사선(scanning line)의 주파수가 15.75㎑이면, 수평리플 ΔV는 하기 수학식 2:

ΔV＝(2㎃×64㎲)/1000㎊＝128V

로 나타낸다.

주사선의 주파수가 32㎑로 증가하는 경우, 수평리플은 하기 수학식 3:

ΔV＝(2㎃×32㎲)/1000㎊＝64V

로 나타낸다.

이것은, 음극선관의 용량의 사용으로 화상 일그러짐이 거의 무시될 수 있다는 것을 의미한다. 그러므로, 고압 검출회로 29에서 고압 회로부 29a의 가속 커패시터 13, 14는 화상 일그러짐을 제거하기 위해 대용량을 갖을 필요가 없다. 그 결과, 가속 커패시터 13, 14는 소용량화가 되어, 보다 소형으로 만들 수 있다.

상술한 바와 같이 구성된 고전압 발생회로 1은 소형의 가속 커패시터 13, 14를 구비한다. 그러므로, 가속 커패시터 13, 14를 고전압용 가변저항기 유닛 40(도 1에서 일점쇄선으로 둘러싸인 부분)에 수납할 수 있으며, 고전압 발생회로 1의 소형화가 이루어진다. 도 5에 도시된 바와 같이, 고전압용 가변저항기 유닛 40에는,절연성 케이스 41 및 이 절연성 케이스 41에 수납된 두 개의 세라믹 회로기판 42, 43이 설치된다. 도 5는 고전압용 가변저항기 유닛 40의 바닥면측으로부터 바라본 내부 평면도이다.

회로기판 42의 표면에는 고정 분압 저항기 9가 설치된다. 회로기판 43의 앞면에는, 정전 집속 가변저항기 10, 고정 분압 저항기 11, 자동 집속 가변저항기 18 및 스크린용 가변저항기 19가 설치되며, 회로 전도성부재(도시되지 않음)에 의해 적합하게 전기적으로 접속된다. 회로기판 42, 43은 리드선 45를 통해 접속된다. 고정 저항기 9를 가변 저항기 10, 18, 19로부터 분리하여 서로 다른 개별의 회로기판에 설치하는 이유는, 가변 저항기 10, 18, 19 용으로 높은 파괴전압을 갖은 대형의 커패시터를 사용하지 않기 위한 것이다. 파괴전압이 높은 고정 저항기 9에 의해 고압 발생회로 28에서 출력된 고전압을 저전압화 시킨 후에, 이 저전압을 리드선 45를 통해, 회로기판 43의 회로 전도성 부재에 인가한다. 회로기판 43 상의 전압이 저하되며, 가변저항기 10, 18, 19의 파괴전압도 낮아지게 된다.

회로기판 42, 43의 이면에는, 가속 커패시터 13, 14 및 자동 집속 커패시터 20이 배치된다. 즉, 가속 커패시터 13, 14 및 자동 집속 커패시터 20을, 종래에 사용하지 않았던, 회로기판 42, 43과 케이스 41의 이면과의 사이의 공간에 배치할 수 있으므로, 고전압용 가변저항기 유닛 40의 내부 공간이 유효하게 사용된다. 또한, 가속 커패시터 13, 14의 용량이 작게 되므로, 종래에 사용된 필름 커패시터에 비해 보다 용이하게 소형화된 세라믹 커패시터가 가속 커패시터로 사용될 수 있으며, 이 가속 커패시터들은 한층 소형화될 수 있다.

제 2 구현예

제 2 구현예에서, 도 6에 나타낸 바와 같이, 자동 집속 가변저항기 18의 접지측이 정전 집속 가변저항기 10의 접지측에 전기적으로 접속되며, 이들은 스크린용 가변저항기 19를 통과하여 접지되는 소위 이중 집속 타입의 고전압 발생회로 51를 하기에서 설명한다. 고압 검출회로 29는, 분압 저항기 9, 10, 11, 스크린용 가변저항기 19 및 가속 커패시터 13, 14를 포함하는 고압 회로부 29a, 및 분압 저항기 12 및 가속 커패시터 15를 포함하는 저압 회로부 29b로 구성된다. 고압 발생회로 28에서 출력된 대부분의 고전압(1㎸~수십 ㎸)은 고압 회로부 29a에 인가되며, 잔류전압(수십 볼트)은 저압 회로부 29b에 인가된다.

분압 저항기 9의 저항과 분압 저항기 10의 일부의 저항을 합한 저항(이하에서는 저항 R1이라 한다)은, 가속 커패시터 13의 용량(이하에서는 용량 C1이라 한다)과 함께 병렬회로를 구성한다. 분압 저항기 10의 잔류저항과 분압 저항기 11의 저항 및 스크린용 저항기 19의 저항을 합한 저항(이하에서는 저항 R2라 한다)은, 가속 커패시터 14의 용량(이하에서는 용량 C2라 한다)과 함께 병렬회로를 구성한다. 분압 저항기 12의 저항(이하에서는 저항 R3라 한다)은, 가속 커패시터 15의 용량(이하에서는 용량 C3라 한다)과 함께 병렬회로를 구성한다. 이들 세 개의 병렬회로는, 직렬로 접속되어 다단회로를 구성한다. 고압 검출회로 29의 분압 저항기 10 및 가속 커패시터 14는 또한 정전 집속 가변저항기 및 커패시터로 겸용되며, 스크린용 가변저항기 19도 또한 고압 검출회로 29의 분압 저항기로서 겸용된다. 이런 방법으로 사용된 구성 부품들의 수를 감소시킨다.

통상적으로 스크린용 커패시터 21은 이중 집속 타입에서 1000~3000㎊ 정도로 크게 설정되기 때문에, 정전 집속 가변저항기 10을 통과하여 흐르는 전류는 스크린용 커패시터 21로부터 누설될 것이며, 가속 커패시터 14의 용량이 감소될 수 없다. 그러나, 본 구현예에서, 저항기 53이 스크린용 커패시터 21에 직렬로 접속되기 때문에, 스크린용 커패시터 21의 용량은 300㎊ 정도로 설정될 수 있으며, 가속 커패시터 14의 용량은 감소된다. 또한, 여기에는, 형태의 균형을 위한 저항기 52가 도시된다. 상술한 바와 같이 구성된 고전압 발생회로 51은, 상기 제 1 구현예의 고전압 발생회로 1과 동일한 이점을 얻으며, 간략한 회로구조를 제공한다.

제 3 구현예

제 3 구현예에서는, 도 7에 나타낸 바와 같이, 한 종류의 집속 전압을 출력하는 소위 단일 집속 고전압 발생회로 61을 하기에 설명한다. 고압 검출회로 29는 분압 저항기 9, 10, 스크린용 가변저항기 19 및 가속 커패시터 13, 14를 포함하는 고압 회로부 29a, 및 분압 저항기 12 및 가속 커패시터 15를 포함하는 저압 회로부 29b로 구성된다.

분압 저항기 9의 저항과 분압 저항기 10의 일부의 저항을 합한 저항(이하에서는 저항 R1이라 한다)은, 가속 커패시터 13의 용량(이하에서는 용량 C1이라 한다)과 함께 병렬회로를 구성한다. 분압 저항기 10의 잔류저항과 스크린용 저항기 19의 저항을 합한 저항(이하에서는 저항 R2라 한다)은, 가속 커패시터 14의 용량(이하에서는 용량 C2라 한다)과 함께 병렬회로를 구성한다. 분압 저항기 12의 저항(이하에서는 저항 R3라 한다)은, 가속 커패시터 15의 용량(이하에서는 용량 C3라 한다)과 함께 병렬회로를 구성한다. 이들 세 개의 병렬회로는, 직렬로 접속되어 다단회로를 구성한다. 고전압 발생회로 61은 단일 집속 타입으로, 스크린용의 가변저항기 19 및 커패시터 21 및 집속용의 가변저항기 및 커패시터를 포함한다. 스크린용 가변저항기 19는 또한 고압 검출회로 29의 분압 저항기로 겸용되며, 고압 검출회로 29의 분압 저항기 10 및 가속 커패시터 14도 또한 집속용의 가변저항기 및 커패시터로 겸용된다. 사용된 구성 부품들의 수는 이런 방법으로 감소된다.

고압 발생회로 28에서 출력된 고전압은, 저항 R1∼R3에 의해 분할되며, 저항 R1∼R3에 병렬로 접속된 가속 커패시터 13∼15에 인가된 전압은, 저항 R1∼R3에 의해 결정된다. 고압 회로부 29a에서, 가속 커패시터 13, 14가 직렬로 접속되므로, 고압 회로부 29a의 가속 커패시터의 수는 종래의 고압 검출회로와 비교하여 많으며, 가속 커패시터 13, 14 각각에 인가된 전압은 보다 낮아진다. 그러므로, 낮은 파괴전압을 갖은 커패시터를 가속 커패시터 13, 14로 사용할 수 있게 되어, 가속 커패시터를 보다 소형으로 만들 수 있게 된다.

제 4 구현예

제 4 구현예에서는, 도 8에 나타낸 바와 같이, 자동 집속 전압을 출력하는 소위 단일 집속 고전압 발생회로 70을 설명한다. 고압 검출회로 29는 분압 저항기 9, 75 및 가속 커패시터 13, 14를 포함하는 고압 회로부 29a, 및 분압 저항기 76 및 가속 커패시터 15를 포함하는 저압 회로부 29b로 구성된다. 분압 저항기 9는 가속 커패시터 13과 함께 병렬회로를 형성한다. 분압 저항기 75는 가속 커패시터 14와 함께 병렬회로를 형성한다. 분압 저항기 76은 가속 커패시터 15와 함께 병렬회로를 형성한다. 이들 세 병렬회로는 직렬로 접속되어, 다단회로를 구성한다.

고전압 발생회로 70은 단일 집속 타입으로, 자동 집속의 가변저항기 71, 저항기 72 및 커패시터 73, 스크린용의 가변저항기 19 및 커패시터 21를 포함한다.

고압검출회로 29의 고압 회로부 29a에서, 고압 출력전압측에 배치된 가속 커패시터 13의 한쪽 말단은, 고정 분압 저항기 9의 한쪽 말단에 전기적으로 접속된다. 다시 말해, 가속 커패시터 13의 다른쪽 말단은, 분압 저항기 9의 다른쪽 말단에 전기적으로 접속되며, 이 접속은, 도 5에 도시된 바와 같이, 두 개의 회로기판 42와 43을 연결하는 리드선 45를 통해 이루어진다. 접속점의 개수를 증가시키지 않고도, 가속 커패시터 13과 분압 저항기 9를 전기적으로 접속시킨다.

가속 커패시터 13, 14가 직렬로 접속되므로, 고압 회로부 29a의 가속 커패시터의 수가 종래의 고압 검출회로와 비교하여 많으며, 가속 커패시터 13과 14에 각각 인가된 전압은 보다 낮아진다. 그러므로, 낮은 파괴전압을 갖은 커패시터를 가속 커패시터 13, 14로 사용할 수 있게 되어, 가속 커패시터의 소형화를 이루게 된다.

제 5 구현예

도 9에 도시된 바와 같이, 제 5 구현예는, 소위 +B 제어방식(전원전압을 평활한 다음에 이 전압을 플라이백 변압기의 1차 권선측에 인가하는 방식)을 이용하는 고전압 발생회로 81을 설명한다. 이 회로는 고압 발생회로 28로부터 출력된 고전압의 변동에 따라서 가변 구동전원 83을 제어하여, 이 변동을 고전압으로 보정한다. 고압 발생회로 28은, 스위칭 소자 2, 제동 다이오드 3, 공진 커패시터 4, 플라이백 변압기 5, 가변 구동전원 83, 평활 커패시터 84 및 정류 다이오드 23으로 구성된다.

고압 검출회로 29는 분압 저항기 9, 11 및 가속 커패시터 13, 14를 포함하는 고압 회로부 29a, 및 분압 저항기 12 및 가속 커패시터 15를 포함하는 저압 회로부 29b로 구성된다. 분압 저항기 9는 가속 커패시터 13과 병렬회로를 구성한다. 분압 저항기 11은 가속 커패시터 14와 병렬회로를 구성한다. 분압 저항기 12는 가속 커패시터 15와 병렬회로를 구성한다. 이들 세 개의 병렬회로는 직렬로 접속되어, 다단회로를 구성한다.

가속 커패시터 13과 14가 직렬로 접속되므로, 고압 회로부 29a의 가속 커패시터의 개수는 종래의 고압 검출회로와 비교하여 많으며, 가속 커패시터 13과 14에 각각 인가된 전압은 보다 낮아진다. 그러므로, 낮은 파괴전압을 갖은 커패시터를 가속 커패시터 13, 14로 사용할 수 있게 되며, 가속 커패시터의 소형화를 이루게 된다.

고압 발생회로 28로부터 출력된 고전압은, 분압 저항기 9, 11, 12에 의해 저전압으로 분할되어, 검출된다. 이 검출전압은 제어회로 82에 인가된다. 제어회로 82는 검출전압에 따라서 가변 구동전원 83을 제어한다. 가변 구동전원 83으로부터 출력된 구동전압은, 평활 커패시터 84에 의해 평활되어, +B 전압으로 플라이백 변압기 5의 1차 권선측에 함께 인가된다.

변형예

자동 집속 가변저항기 18 및 스크린용 가변저항기 19로 구성된 직렬회로의접지점측이, 정전 집속 가변저항기 10의 접지점측에서 분리되므로, 정전 집속 가변저항기 10을 통과하여 흐르는 전류는 스크린용 커패시터로 21부터 누설되지 않을 것이며, 가속 커패시터 14의 용량이 저하될 수 있다. 또한, 정전 집속 커패시터 22의 한쪽 말단이 고압 검출점으로 작용하는 접속점 B에 전기적으로 접속되므로, 정전 집속 커패시터 22를 통과하여 누설되는 전류를 고전압 검출에 다시 사용할 수 있게 되어, 가속 커패시터 14의 용량을 한층 더 줄일 수 있게 된다. 그러므로, 가속 커패시터 14의 소형화가 이루어지며, 고압 출력전압의 상승시간을 보다 단축시킬 수 있게 된다.

본 발명에 따른 고전압 발생회로는 상술한 구현예로만 한정되는 것은 아니며, 본 발명의 범위를 벗어나지 않는 범위 내에서 다양하게 변형될 수 있다.

상기 구현예들에서는, 스위칭 소자 2로 MOS FET를 사용하였지만, 대신에 바이폴러 트랜지스터를 사용할 수 있다. 또한, 가속 커패시터로, 가속 커패시터를 겸용하는 정전 집속 커패시터 대신에 다른 커패시터 130(도 1 및 도 6 참조)을 사용할 수 있다. 분압 저항기로, 자동 집속 가변저항기 및 정전 집속 가변저항기 대신에 블리더(bleeder) 저항기를 사용할 수 있다.

제 4 구현예에서, 단일 집속 고전압 발생회로에서, 제 1 병렬회로의 가속 커패시터 13을 리드선 45를 통해 분압 저항기 9에 접속한다. 이중 집속 고전압 발생회로에서도, 제 1 병렬회로의 가속 커패시터를 리드선 45를 통해 분압 저항기 9에 접속할 수 있다. 이 경우에도 동일한 이점을 얻게 된다.

상기 바람직한 제 5 구현예에서는, 고전압 안정화에 대한 응답성을 증가시키기 위해, +B 전압을 펄스폭 제어하며, 구동전원의 펄스 전압을 플라이백 변압기의 1차 코일측에 직접 인가하는 방식을 이용한다. 고전압 발생회로는, 공진 커패시터 4가 편향 요크(deflection yoke) 85 및 S자형 왜곡을 보정하는 보정용 커패시터 86으로 구성된 직렬회로에 병렬로 접속되며, 동시에 모든 구성성분들이 구동하는 구조로 구성될 수 있다.

또한, 고압 회로부의 분압 저항기로는, 이중 집속 회로에서 자동 집속 가변 저항기, 정전 집속 가변 저항기 및 스크린용 가변 저항기, 또는 단일 집속 회로에서 집속 가변 저항기 및 스크린용 가변 저항기가 겸용될 수 있다.

이제까지, 본 발명의 바람직한 구현예를 도시하고 기술하였지만, 본 발명의 범위 내에서 상기에 기술된 본 발명의 원리에 따라서 다양한 변형이 이루어진다. 그러므로, 당업자들은 본 발명이 하기에서 한정한 청구항을 벗어나지 않는 범위 내에서 다영하게 변형될 수 있다는 것을 이해할 것이다.

이상의 설명으로 알 수 잇는 바와 같이, 고압 검출회로의 고압 회로부가 분압 저항기와 가속 커패시터를 구비한 병렬회로를 두 개 이상 직렬로 접속시킨 다단 병렬회로로 구성되므로, 고압 회로부의 가속 커패시터의 개수가, 종래의 고전압 발생회로의 경우와 비교하여 많으며, 각 가속 커패시터에 인가된 전압이 낮아진다. 그러므로, 가속 커패시터로 낮은 파괴전압을 갖은 소형의 커패시터를 사용할 수 있다.

또한, 고전압의 안정화를 위한 응답성이 우수한 펄스폭 제어방식을 이용하는고전압 발생회로에서는, 가속 커패시터로 소용량의 커패시터를 사용할 수 있다. 그 결과, 가속 커패시터를 한층 더 소형화 시킬 수 있으며, 고압 출력전압의 상승시간을 보다 단축시킬 수 있다.

또한, 가속 커패시터를 이중-집속 회로의 정전 집속 커패시터로 겸용할 수 있으며, 분압 저항기를 정전 집속 가변저항기로 겸용할 수 있다. 그 결과, 구성 부품수가 줄어들게 된다.

따라서, 이중-집속 회로에서 자동 집속 가변저항기와 스크린용 가변저항기로 구성된 직렬회로의 접지점측을, 상기 이중-집속 회로에서 정전 집속 가변저항기의 접지점측으로부터 분리하므로, 정전 집속 가변저항기를 통과하여 흐르는 전류가 스크린 전압용 커패시터로부터 누설되지 않을 것이다. 또한, 가속 커패시터로 겸용하는 정전 집속 커패시터의 용량이 감쇠될 수 있으며, 고압 출력전압의 상승 시간이 보다 단축될 수 있다.

또한, 고전압 발생회로는, 회로기판의 앞면에 이중-집속 회로의 자동 집속 가변저항기, 정전 집속 가변저항기 및 스크린 전압용 가변저항기를 설치하며; 회로기판의 이면에 고압 회로부의 적어도 하나의 가속 커패시터, 및 이중-집속 회로의 자동 집속 커패시터와 정전 집속 커패시터를 설치하며; 상기 회로기판을 하나의 절연성 케이스에 수납하는 구조로 구성될 수 있다. 그러므로, 가속 커패시터, 자동 집속 커패시터 및 정전 집속 커패시터를 가능한 작은 공간의 고전압 발생회로 내에 배치한다. 따라서, 케이스 내의 공간을 커패시터들의 배치 공간으로 유효하게 이용한다.

Claims

전원으로부터 공급된 전기 에너지를 스위치 소자의 턴온(turn-on)시의 상기 스위치 소자의 온-단계 동안에 LC 공진회로에 축적하며, 상기한 LC 공진회로의 공진 주파수에 의해 정해진 플라이백(flyback) 기간 중에 상기한 LC 공진회로에 축적된 전기 에너지를 고전압으로 변환하는 고압 발생회로(high-voltage production circuit);

분압 저항기(voltage-dividing resistor)와 가속 커패시터(speed-up capacitor)를 각각 구비한 두 개 이상의 병렬회로를 직렬로 접속시킨 다단 병렬회로를 포함한 고압 회로부, 및 다른 분압 저항기와 다른 가속 커패시터를 포함한 병렬회로를 구비하며 상기한 고압 회로부와 직렬로 접속하는 저압 회로부를 포함하며, 상기한 고압 발생회로로부터 출력된 고전압을 상기한 분압 저항기들을 통해 보다 낮은 전압으로 분할한 소정의 검출 전압을 제공하고 그것에 의해 상기 고전압을 검출하는 고압 검출회로; 및

상기한 고압 검출회로에 의해 검출된 검출전압에 따라 상기한 고전압을 제어하기 위하여 상기 스위치 소자용의 구동회로를 제어하는 제어회로를 포함함을 특징으로 하는 고전압 발생회로(high-voltage generating circuit).
제 1항에 있어서, 상기한 고압 회로부의 분압 저항기들 중의 적어도 하나는, 이중-집속(double-focus) 회로에서 자동 집속(dynamic focus) 가변저항기, 정전 집속(static focus) 가변저항기 및 스크린 전압용 가변저항기 중의 하나로 작용함을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 고압 회로부의 분압 저항기들 중의 적어도 하나는, 단일-집속 회로에서 집속용 가변저항기 또는 스크린용 가변저항기 중의 하나로 작용함을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 고압 회로부의 가속 커패시터는 이중-집속 회로에서 정전 집속 커패시터로 작용함을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 고압 회로부의 가속 커패시터는 단일-집속 회로에서 집속 커패시터로 작용함을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 이중-집속 회로에서 자동 집속 가변저항기 및 스크린 전압용 가변저항기를 포함하는 직렬회로의 제 1 접지점을, 상기한 이중-집속 회로의 정전 집속 가변저항기의 제 2 접지점으로부터 분리하며;

상기한 고압 회로부의 분압 저항기들 중의 적어도 하나는 정전 집속 가변저항기로 작용하며;

상기한 고압 회로부의 가속 커패시터들 중의 적어도 하나는 정전 집속 가변저항기로 작용함을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 고압 회로부의 고압측 병렬회로는 하나의 가속 커패시터 및 하나의 고정 분압 저항기를 포함하며;

상기한 가속 커패시터의 양단은 상기한 고정 분압 저항기의 각 양단에 접속됨을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 고전압 발생회로는, 회로기판의 앞면에 실장된 이중-집속 회로의 자동 집속 가변저항기, 정전 집속 가변저항기 및 스크린용 가변저항기; 및

상기한 회로기판의 이면에 설치된 상기한 고압 회로부의 적어도 하나의 가속 커패시터 및 상기한 이중-집속 회로의 다른 자동 집속 커패시터와 정전 집속 커패시터를 더 포함하며,

상기한 회로기판을 하나의 절연성 케이스에 수납하는 것을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 제어회로는 상기한 LC 공진회로 내에 결합된 트랜지스터 스위치의 제어 입력측에 결합된 구동신호를 변조하는 펄스폭용 회로를 포함하여, 상기한 고전압의 레벨을 안정화시키는 것을 특징으로 하는 고전압 발생회로.
제 1항에 있어서, 상기한 제어회로는 상기한 LC 공진회로에 전원을 공급하는 전원공급 전압원의 전압레벨을 제어하는 회로를 포함하여, 상기한 고전압을 안정화시키는 것을 특징으로 하는 고전압 발생회로.