JPH06176175A - オプション設定回路及び電子機器 - Google Patents

Abstract

(57)【要約】 【目的】 電源投入後の動作中においてもオプション設
定が繰り返し行なえ、しかもその動作中のリセット時に
はオプション設定が変化しないようにしたオプション設
定回路及びそれを有する電子機器を得る。 【構成】 オプションアドレスデータにより指定された
アドレスからオプションデータを取り出し出力するオプ
ションデータＲＯＭ１１と、オプションアドレスデータ
によりオプションデータＲＯＭ１１から出力されたオプ
ションデータをラッチし電源投入時にリセットされるオ
プションラッチ回路８’と、該オプションラッチ回路
８’の出力に応じて所定の回路状態に設定されるＩ／Ｏ
回路と、電源投入後の動作中に所定周期にてオプション
アドレスデータを生じさせるアドレスカウンタ１８とか
ら、オプション設定回路を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワンチップマイクロコ
ンピュータ等におけるオプション設定回路に関するもの
で、例えばワンチップマイクロコンピュータを搭載する
カメラ、コンパクトディスクプレーヤ、ビデオテープレ
コーダ等の電子機器に用いられるものである。

【０００２】

【従来の技術】従来、ワンチップマイクロコンピュータ
等のインターフェース回路では周辺のＩＣ回路やディス
クリート部品の構成に合わせて、その製造後にオプショ
ンを変更することがあるので、オプション設定回路を設
けている。また、オプション設定回路はワンチップマイ
クロコンピュータのアプリケーションプログラム評価用
ＩＣチップにおいてシステム開発中に仕様変更が発生し
た場合、その場でオプションの変更を行なう場合にも用
いられる。

【０００３】図４はこのようなオプション設定回路の従
来例を示している。同図において、Ｉ／Ｏ回路１にはイ
ンバータ２と、そのインバータ２の入力を電源ライン３
にプルアップするためのＰチャンネルＭＯＳトランジス
タ４が設けられている。そして、このインバータ２の入
力端が入力パッド５を介して外部のスイッチ回路等に接
続されている場合、そのスイッチ回路がＣＭＯＳトラン
ジスタであれば「０」と「１」の二値信号がスイッチ回
路で形成されて入力されてくるので、インバータ２の入
力端を電源ライン３にプルアップする必要はないから、
トランジスタ４はＯＦＦに設定すれば良い。

【０００４】しかし、前記外部のスイッチ回路が例えば
ＮチャンネルのＭＯＳトランジスタでのみ構成されてい
るような場合には、入力パッド５には「０」の信号だけ
しか入力されないので、「１」の信号はＩ／Ｏ回路１側
で形成しなければならない。従って、その場合にはトラ
ンジスタ４は常にＯＮになるように設定しなければなら
ない。即ち、トランジスタ４がＯＮの状態で外部スイッ
チ回路がＯＦＦの場合はインバータ２の入力は「１」
（電源ライン３のＶＤＤ電圧）となり、外部スイッチ回
路がＯＮの場合は「０」が入力されてくるのでインバー
タ２の入力は「０」となる。尚、図４において、６は抵
抗、７はダイオードＤ１、Ｄ２より成る保護回路であ
る。

【０００５】そして、このようにトランジスタ４をＯＮ
になすかＯＦＦになすかの設定（オプション設定）は、
アドレスデータバスライン９が本オプションを指定する
オプションアドレスデータに変化した時に、オプション
データＲＯＭ１１（例えば、ＥＥＰＲＯＭ）とオプショ
ンラッチ回路８とが同時に開き、オプションアドレスデ
ータにより指定されたオプションデータＲＯＭ１１のア
ドレスからオプションデータを読み出し、データバスラ
イン１０を通して指定されたオプションラッチ回路８に
取り込むことで行なわれることになる。

【０００６】この場合、オプションデータＲＯＭ１１か
ら出力されるデータは「１」か「０」であり、例えば
「０」の信号が出力されオプションラッチ回路８にてラ
ッチされた場合には、オプションラッチ回路８の出力が
「０」、即ちＬｏｗとなり、トランジスタ４をＯＮの状
態に設定することになる。そして、アドレスデータバス
ライン９が本オプションを指定するオプションアドレス
データとは別のアドレスデータに変化すると、オプショ
ンデータＲＯＭ１１及びオプションラッチ回路８が共に
閉じてデータの授受が停止し、オプション設定が終了す
ることになる。

【０００７】ここで、アドレスデータバスライン９が本
オプションを指定するオプションアドレスデータに変化
するのは、リセット時のオプション設定期間であり、電
源投入後のワンチップマイクロコンピュータの動作中
（プログラム動作中）に外部からリセットが掛かると、
例えばパソコン等のようにリセット釦の押圧操作により
外部からリセットが掛かると、その外部リセット信号
（図５（ａ）に示すようにＬｏｗでアクティブ状態とな
る）を受けてそのリセット期間を延長する第１、第２の
内部リセット信号（図５（ｂ）（ｃ）に示すようにＨｉ
ｇｈでアクティブ状態となる）が生じ、第１の内部リセ
ット信号の立ち下がりから第２の内部リセット信号の立
ち下がりまでのオプション設定期間にワンチップマイク
ロコンピュータのＣＰＵ（図示せず）によりオプション
アドレスデータがアドレスデータバスライン９に出力さ
れて、オプション設定がなされることになる。

【０００８】尚、第１の内部リセット信号はオプション
ラッチ回路８をリセットして初期状態に、また第２の内
部リセット信号はオプション設定以外のカウンタやレジ
スタ等をリセットして初期状態に夫々設定するためのも
のであり、この第１の内部リセット信号はオプションラ
ッチ回路８のセット端子Ｓにインバータ１２、１３を介
して入力され、この場合その出力端子ＱをＨｉｇｈの状
態に設定するようになっている。

【０００９】そして、オプションデータＲＯＭ１１のＲ
ＯＭアドレスは図６のようになっているプログラムデー
タＲＯＭ領域１４の延長線上にオプション設定用データ
ＲＯＭ領域１５が割り当てられている。このオプション
設定用データＲＯＭ領域１５が２０００番地から始まる
とし、そのアドレスのオプションデータがＩ／Ｏ回路１
のオプション設定用とすると、他のＩ／Ｏ回路（図示せ
ず）に対しては例えばアドレスデータバスライン９にお
ける次のアドレスで２００１番地のオプションデータに
よりオプション設定がなされる。以後、同様にしてマイ
クロコンピュータに関する複数箇所のオプション設定が
なされることことになる。

【００１０】

【発明が解決しようとする課題】ところが、このような
従来構成のオプション設定回路では、リセット時以外の
プログラム動作中にオプション設定が行なわれないた
め、その動作中に外来ノイズや静電サージ等によりオプ
ションラッチ回路にラッチされているオプションデータ
が変化すると、次のリセット時まで誤ったままのオプシ
ョン設定となり、システム上の誤動作の原因になってい
た。

【００１１】また、プログラム動作中のリセット時には
ラッチされているオプションデータがリセットされて一
旦初期状態に設定された後再びオプションデータのラッ
チがなされるため、即ちオプション設定が変化するた
め、不良動作を起す虞れがあった。本発明はこのような
点に鑑み成されたものであって、電源投入後の動作中に
おいてもオプション設定が繰り返し行なえ、しかもその
動作中のリセット時にはオプション設定が変化しないよ
うにしたオプション設定回路及びそれを有する電子機器
を提供することを目的とするものである。

【００１２】

【課題を解決するための手段】上記した目的を達成する
ため本発明では、オプションアドレスデータにより指定
されたアドレスからオプションデータを取り出し出力す
るオプションデータ用メモリと、オプションアドレスデ
ータによりオプションデータ用メモリから出力されたオ
プションデータをラッチし電源投入時にリセットされる
ラッチ回路と、該ラッチ回路の出力に応じて所定の回路
状態に設定される被設定回路と、電源投入後の動作中に
所定周期にてオプションアドレスデータを生じさせるオ
プションアドレス回路とからオプション設定回路を構成
したものである。そして、このようなオプション設定回
路を、マイクロコンピュータを搭載する電子機器に用い
るものである。

【００１３】

【作用】このような構成によると、その動作中にオプシ
ョン設定が繰り返し行なわれるので、外来ノイズ等によ
り誤ったオプション設定になっても、直ちに正しいオプ
ション設定に復帰されることになる。また、電源投入以
外のリセット時に、オプション設定がリセットされるこ
とがなくなる。

【００１４】

【実施例】以下、本発明の一実施例について図面と共に
説明する。尚、従来と同一部分については同一符号を付
すと共にその説明を省略する。本実施例ではオプション
ラッチ回路及びオプションデータＲＯＭのアドレッシン
グをプログラム動作中においても所定周期にて行なわせ
ることで、オプション設定が繰り返し行なえるようにし
たものである。

【００１５】具体的には、図１に示すようにオプション
データＲＯＭ１１にデータを書き込む場合のアドレッシ
ングに用いられるワンチップマイクロコンピュータのＣ
ＰＵ１６内のプログラムカウンタ１７とは別に、所定周
期にてオプションアドレスデータを発生するオプション
専用のアドレスカウンタ１８を設けて、プログラム動作
中においてはＣＰＵ１６のコントロールから切り離し
て、オプションラッチ回路８’とオプションデータＲＯ
Ｍ１１のオプション設定用データＲＯＭ領域１５のアド
レッシングを独立して行なわせるようにしたものであ
る。この場合、プログラム動作中におけるプログラムデ
ータＲＯＭ領域１４とオプション設定用データＲＯＭ領
域１５のアドレッシング動作は分離されることになり、
白矢印はアドレスデータの流れを、斜線矢印はオプショ
ンデータの流れを示している。

【００１６】ここで、オプションラッチ回路８’は電源
投入時のパワーオンリセット信号によりセットされて初
期状態に設定されるようになっており、動作中の外部リ
セット信号によってはリセットされないようになってい
る。この、パワーオンリセット信号はワンチップマイク
ロコンピュータへの電源投入時に例えばＲＣ時定数回路
等を用いて生成され所定期間Ｌｏｗでアクティブ状態と
なる信号で、それに基づいて外部リセット信号の場合と
同じようにワンチップマイクロコンピュータにリセット
が掛けられて一旦初期状態に設定された後、プログラム
動作に移行することになる。

【００１７】このようにすると、電源投入後のプログラ
ム動作時においてはオプション専用アドレスカウンタ１
８がＣＰＵ１６とは独立に動作して、オプション設定の
アドレッシングを開始することになる。即ち、この場合
アドレス・データ共用バスライン１９にアドレスカウン
タ１８から所定周期にて本オプションを指定するオプシ
ョンアドレスデータが出力されると、オプションデータ
ＲＯＭ１１はオプションアドレスデータにより指定され
たアドレスのオプションデータをアドレス・データ共用
バスライン１９に出力し、オプションラッチ回路８’は
アドレス・データ共用バスライン１９よりそのオプショ
ンデータを取り込むことになる。

【００１８】そのため、プログラム動作中にアドレスカ
ウンタ１８から本オプションを指定するオプションアド
レスデータが出力される毎に、上記したオプションデー
タＲＯＭ１１からのオプションデータの読み出しと、オ
プションラッチ回路８’への取り込みが行なわれて、毎
回同じオプション設定が繰り返し行なわれることにな
る。尚、オプションデータＲＯＭ１１にデータを書き込
む場合には、ＣＰＵ１６によりアドレスカウンタ１８を
停止させ、ＣＰＵ１６内のプログラムカウンタ１７から
のアドレスデータによりプログラムデータ、オプション
データが夫々のＲＯＭ領域に書き込まれることになる。

【００１９】次に、本オプションラッチ回路８のアドレ
ッシングについて図２、図３を参照にしながら具体的に
説明する。ここで、２０はインバータ２１〜３４及び
Ｐ、ＮチャンネルＭＯＳトランジスタ３５〜４３とから
なるアドレス部で、該アドレス部２０はアドレス・デー
タ共用バスライン１９（ＯＬＢ０〜７の８ライン）の内
６ライン（ＯＬＢ０〜ＯＬＢ５）を用いて送出されてく
るオプションアドレスデータを内部タイミング信号Ｐ
１、Ｐ６のタイミングにて取り込み、その取り込んだオ
プションアドレスデータが本オプションラッチ回路８’
に持たせたアドレスと一致すればアドレスライン４４に
「０」のアドレス信号を出力するようになっている。

【００２０】この場合、オプションラッチ回路８’のア
ドレスは「１１１１１１」であり、アドレス・データ共
用バスライン１９が「１１１１１１」のオプションアド
レスデータに変化した時に選択されるようにしている
が、例えばインバータ２３の入出力端を図２点線のよう
に接続すればＯＬＢ０が「０」の時に、即ちオプション
アドレスデータが「１１１１１０」の時に選択されるこ
とになり、他のＩ／Ｏ回路に用いられるオプションラッ
チ回路（図示せず）もこのようにして異なるアドレスを
持たせ、区別できるようにしている。

【００２１】４５はそのセット端子Ｓにインバータ４
６、４７を介して入力される電源投入時のパワーオンリ
セット信号により初期状態にセットされるラッチ部（Ｄ
フリップフロップ）で、該ラッチ部４５は「０」のアド
レス信号がインバータ４８、４９、ＮＡＮＤ回路５０を
介してそのクロック端子Ｃ、ＣＢに内部タイミング信号
Ｐ４のタイミングにて入力されている間、ゲートが開い
てデータ端子Ｄにインバータ５１を介して入力されるオ
プションデータを取り込むようになっている。

【００２２】この場合、オプションデータはオプション
データＲＯＭ１１からアドレス・データ共用バスライン
１９の１ラインＯＬＢ０を用いて送られて来ている。ま
た、このようなラッチ部４５のゲートには例えばＣＭＯ
Ｓが用いられており、クロック端子Ｃ、ＣＢからＣＭＯ
Ｓを構成するＰ、ＮチャンネルＭＯＳトランジスタのゲ
ートに夫々「０」「１」が入力されＯＮになると（即
ち、ゲートが開くと）データ端子Ｄに入力されているデ
ータをラッチして、出力端子ＱＢよりインバータ５２を
介してＩ／Ｏ回路１に出力するようになっている。

【００２３】尚、内部タイミング信号Ｐ１、Ｐ４、Ｐ６
は図３（ｅ）（ｆ）（ｇ）に示すようにＨｉｇｈでアク
ティブ状態となり、その周期はＴ１〜Ｔ６の６つの一定
期間の組み合わせで決定されている。ここで、図３
（ａ）はアドレス・データ共用バスライン１９の状態を
示し、Ｔ１〜Ｔ３の期間はオプションアドレスデータ
を、残りのＴ４、Ｔ５の期間はオプションデータを送る
ように内部タイミング信号Ｐ４のタイミングで切り換え
られている。そして、図３（ｂ）は「０」のアドレス信
号の保持期間を示し、オプションアドレスデータがＴ１
〜Ｔ３の期間しかなくても、内部タイミング信号Ｐ６に
てＴ５まで延長されている。

【００２４】また、図３（ｃ）はラッチ部４５のゲート
が開いている期間、即ちＮＡＮＤ回路５０の出力が
「０」の期間を示し、同図（ｄ）はラッチ部４５の状態
を示し、この場合パワーオンリセットが掛かった後にア
ドレスカウンタ１８より出力されるオプションアドレス
データＡＤ（Ｎ）が「１１１１１１」で、次のオプショ
ンアドレスデータＡＤ（Ｎ＋１）が「００００００」、
その次が「０００００１」と順次カウントアップされて
いくので、オプションアドレスデータＡＤ（Ｎ）により
そのゲートが開いて初期状態からオプションデータＯＤ
（Ｎ）の設定状態となり、次に再びオプションアドレス
データＡＤ（Ｎ）がアドレスカウンタ１８から出力され
るまでその設定状態を保持することになる。

【００２５】従って、このようにするとパワーオンリセ
ットが掛かった後に、先ず内部タイミング信号Ｐ６が入
力されて、ＰチャンネルＭＯＳトランジスタ３６がＯＮ
することで、アドレスライン４４がインバータ２１とＰ
チャンネルＭＯＳトランジスタ３５により「１」にプリ
チャージされる。この状態で、アドレスカウンタ１８か
らオプションアドレスデータが出力されると同時に内部
タイミング信号Ｐ１が入力されることで、即ちＴ１、Ｔ
２の期間にアドレスが確定される。この場合、オプショ
ンアドレスデータが「１１１１１１」なので、アドレス
が一致してＮチャンネルＭＯＳトランジスタ３７〜４３
が総てＯＮとなり、アドレスライン４４に「０」のアド
レス信号が生じることになる。そのため、次の内部タイ
ミング信号Ｐ４が入力されるＴ４の期間、ラッチ部４５
のゲートが開いてオプションアドレスデータ「１１１１
１１」に対応したオプションデータが取り込まれ、Ｔ４
後にオプションが確定することになる。

【００２６】

【発明の効果】上述した如く本発明に依れば、電源投入
後の動作中にオプション設定が繰り返し行なわれること
になるので、外来ノイズや静電サージ等により誤ったオ
プション設定になっても、直ちに正しいオプション設定
に復帰させることができ、誤動作を防止することができ
る。また、電源投入後の動作中に外部からリセット信号
が入力されても、そのオプション設定が変化しないよう
にして、これを用いたＩＣ等の不良動作の要因にならな
いようにしている。

【図面の簡単な説明】

【図１】 本発明の一実施例を示す図。

【図２】 そのオプションラッチ回路へのアドレッシン
グを説明するための図。

【図３】 そのタイミングチャート。

【図４】 従来例を示す図。

【図５】 そのリセット信号のタイミングチャート。

【図６】 そのオプションデータＲＯＭの説明図。

【符号の説明】

１ Ｉ／Ｏ回路 ８’ オプションラッチ回路 １１ オプションデータＲＯＭ １８ オプション専用アドレスカウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 オプションアドレスデータにより指定さ
   れたアドレスからオプションデータを取り出し出力する
   オプションデータ用メモリと、オプションアドレスデー
   タによりオプションデータ用メモリから出力されたオプ
   ションデータをラッチし電源投入時にリセットされるラ
   ッチ回路と、該ラッチ回路の出力に応じて所定の回路状
   態に設定される被設定回路と、電源投入後の動作中に所
   定周期にてオプションアドレスデータを生じさせるオプ
   ションアドレス回路とからなることを特徴とするオプシ
   ョン設定回路。
2. 【請求項２】 請求項１に記載のオプション設定回路を
   有するマイクロコンピュータを搭載した電子機器。