JPH06175704A - 知識ベース保存方法と合成方法、及びその方法を用いたファジィ制御システム - Google Patents
知識ベース保存方法と合成方法、及びその方法を用いたファジィ制御システムInfo
- Publication number
- JPH06175704A JPH06175704A JP4323171A JP32317192A JPH06175704A JP H06175704 A JPH06175704 A JP H06175704A JP 4323171 A JP4323171 A JP 4323171A JP 32317192 A JP32317192 A JP 32317192A JP H06175704 A JPH06175704 A JP H06175704A
- Authority
- JP
- Japan
- Prior art keywords
- knowledge base
- difference
- address
- membership function
- fuzzy control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/048—Fuzzy inferencing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/02—Knowledge representation; Symbolic representation
- G06N5/022—Knowledge engineering; Knowledge acquisition
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
- G06N7/026—Development tools for entering the parameters of a fuzzy system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S706/00—Data processing: artificial intelligence
- Y10S706/90—Fuzzy logic
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Fuzzy Systems (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Feedback Control In General (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【目的】 制御対象の状況に応じて複数の知識ベースを
即座に使い分けることを可能にすることにより、制御対
象の状況に即座に安定した状態で対応でき、複数知識ベ
ースの保存管理を効率よく実行する。 【構成】 標準知識ベースと前記標準知識ベースから派
生した派生知識ベース間の差分要素を抽出し（Ｓ１）、
前記一方の知識ベースに前記差分要素を関連付けて保存
した（Ｓ２）後、該保存された一方の知識ベース及び差
分要素を読み出し（Ｓ３）、他方の知識ベースを合成す
る（Ｓ４）ものである。
即座に使い分けることを可能にすることにより、制御対
象の状況に即座に安定した状態で対応でき、複数知識ベ
ースの保存管理を効率よく実行する。 【構成】 標準知識ベースと前記標準知識ベースから派
生した派生知識ベース間の差分要素を抽出し（Ｓ１）、
前記一方の知識ベースに前記差分要素を関連付けて保存
した（Ｓ２）後、該保存された一方の知識ベース及び差
分要素を読み出し（Ｓ３）、他方の知識ベースを合成す
る（Ｓ４）ものである。
Description
【０００１】
【産業上の利用分野】この発明は、制御対象の状況に応
じて複数の知識ベースを使い分けるファジィ制御システ
ムに関し、より詳細には、標準知識ベースと前記標準知
識ベースから派生した派生知識ベース間の差分要素を抽
出し、前記一方の知識ベースに前記差分要素を関連付け
て保存した後、該保存された一方の知識ベース及び差分
要素を読み出し、他方の知識ベースを合成することによ
り、大量の知識ベースを可能な限り少ないメモリ容量
で、効率良く保存管理するファジィ制御システムに関す
るものである。
じて複数の知識ベースを使い分けるファジィ制御システ
ムに関し、より詳細には、標準知識ベースと前記標準知
識ベースから派生した派生知識ベース間の差分要素を抽
出し、前記一方の知識ベースに前記差分要素を関連付け
て保存した後、該保存された一方の知識ベース及び差分
要素を読み出し、他方の知識ベースを合成することによ
り、大量の知識ベースを可能な限り少ないメモリ容量
で、効率良く保存管理するファジィ制御システムに関す
るものである。
【０００２】
【従来の技術】図１３は、一般的なオペレーティングシ
ステム（例えば、ＭＳ−ＤＯＳ、ＵＮＩＸ等）のもとで
のファジィ知識ベースが格納される状態を示す説明図で
あり、１２１はメンバシップ関数群、１２２はルール
群、１２３は知識ベース、１２４は図中のメンバシップ
関数とルールによって構成される知識ベースを示してい
る。
ステム（例えば、ＭＳ−ＤＯＳ、ＵＮＩＸ等）のもとで
のファジィ知識ベースが格納される状態を示す説明図で
あり、１２１はメンバシップ関数群、１２２はルール
群、１２３は知識ベース、１２４は図中のメンバシップ
関数とルールによって構成される知識ベースを示してい
る。
【０００３】図１４は、一般的なファジィ制御用知識ベ
ースの編集過程を示す図であり、図において、１３１は
知識ベース、１３２は標準知識ベース、１３３は編集後
知識ベース、１３４は標準知識ベース１３２の内容、１
３５は編集後知識ベースの内容を各々示している。
ースの編集過程を示す図であり、図において、１３１は
知識ベース、１３２は標準知識ベース、１３３は編集後
知識ベース、１３４は標準知識ベース１３２の内容、１
３５は編集後知識ベースの内容を各々示している。
【０００４】図１５は、例えば、“計測と制御（ｖｏｌ
２８，Ｎｏ．１１，ｐｐ９５４，１９８９）”に示され
た自己調整ファジィ制御システムの構成を示すブロック
図であり、図において、１４１はデータ蓄積部、１４２
は評価部、１４３はファジィ制御ルール修正部、１４４
はスケーリングファクタ調整部、１４５はスケーリング
ファクタ設定部、１４６はファジィ制御ルール設定部、
１４７はファジィ推論部、１４８は制御対象である。ま
た、１４９はスケーリングファクタ設定部１４５、ファ
ジィ制御ルール設定部１４６、ファジィ推論部１４７か
らなる一般的なファジィ制御装置の構成を示している。
２８，Ｎｏ．１１，ｐｐ９５４，１９８９）”に示され
た自己調整ファジィ制御システムの構成を示すブロック
図であり、図において、１４１はデータ蓄積部、１４２
は評価部、１４３はファジィ制御ルール修正部、１４４
はスケーリングファクタ調整部、１４５はスケーリング
ファクタ設定部、１４６はファジィ制御ルール設定部、
１４７はファジィ推論部、１４８は制御対象である。ま
た、１４９はスケーリングファクタ設定部１４５、ファ
ジィ制御ルール設定部１４６、ファジィ推論部１４７か
らなる一般的なファジィ制御装置の構成を示している。
【０００５】次に、動作について説明する。ファジィ制
御システムの知識ベースは、一般に、複数のルール群と
メンバシップ関数群の組みで構成される。現在における
ファジィ制御システム開発支援装置やファジィ制御シス
テムでは、個々の知識ベースを個別の独立した知識ベー
スとして扱っているのが現状である。この状態を図１３
に示す。図１３は、メンバシップ関数群１２１（メンバ
シップ関数１〜２）とルール群１２２（ルール１〜６）
が１つの独立した知識ベース１２４（ＫＢ１）として知
識ベース内に格納される状態を示している。
御システムの知識ベースは、一般に、複数のルール群と
メンバシップ関数群の組みで構成される。現在における
ファジィ制御システム開発支援装置やファジィ制御シス
テムでは、個々の知識ベースを個別の独立した知識ベー
スとして扱っているのが現状である。この状態を図１３
に示す。図１３は、メンバシップ関数群１２１（メンバ
シップ関数１〜２）とルール群１２２（ルール１〜６）
が１つの独立した知識ベース１２４（ＫＢ１）として知
識ベース内に格納される状態を示している。
【０００６】実際のファジィ制御システム開発時には、
類似した知識ベースを大量に作成して動作を評価するこ
とが多い。また、類似した装置あるいは同一機種に対す
る知識ベースを作成する場合も多い。このような場合に
は、個々の知識ベース間には大きな相違はなく、装置や
制御対象の固体差をカバーする程度の僅かな相違しか存
在しない場合が殆どである。このような場合には、１つ
の標準的な知識ベースの一部を修正する形で多数の知識
ベースを作成するのが一般的である。
類似した知識ベースを大量に作成して動作を評価するこ
とが多い。また、類似した装置あるいは同一機種に対す
る知識ベースを作成する場合も多い。このような場合に
は、個々の知識ベース間には大きな相違はなく、装置や
制御対象の固体差をカバーする程度の僅かな相違しか存
在しない場合が殆どである。このような場合には、１つ
の標準的な知識ベースの一部を修正する形で多数の知識
ベースを作成するのが一般的である。
【０００７】この状態を図１４に示す。すなわち、はじ
めに、知識ベース１３１から標準知識ベース１３２を選
択して編集システム内に読み出す。読み出された標準知
識ベース１３２は、編集システム内でメンバシップ関数
とルールに分割されて内容１３４が表示され、編集され
る。編集された知識ベースは、全く独立した新しい編集
後知識ベース１３３として知識ベース１３１に格納され
る。標準知識ベース１３２の内容１３４と編集後知識ベ
ース１３３の内容１３５において、１Ａ〜１Ｅ、２Ａ〜
２Ｅ、Ｎ１Ｃはメンバシップ関数のラベルである。この
例にあっては、標準知識ベース１３２のメンバシップ関
数１の１Ｃが編集後知識ベース１３３のＮ１Ｃのように
変更され、それに連動してルール３が変更されている。
めに、知識ベース１３１から標準知識ベース１３２を選
択して編集システム内に読み出す。読み出された標準知
識ベース１３２は、編集システム内でメンバシップ関数
とルールに分割されて内容１３４が表示され、編集され
る。編集された知識ベースは、全く独立した新しい編集
後知識ベース１３３として知識ベース１３１に格納され
る。標準知識ベース１３２の内容１３４と編集後知識ベ
ース１３３の内容１３５において、１Ａ〜１Ｅ、２Ａ〜
２Ｅ、Ｎ１Ｃはメンバシップ関数のラベルである。この
例にあっては、標準知識ベース１３２のメンバシップ関
数１の１Ｃが編集後知識ベース１３３のＮ１Ｃのように
変更され、それに連動してルール３が変更されている。
【０００８】当初のファジィ制御装置は、予め設定され
たファジィルール群のみを実行するものであった。今日
においても殆どのファジィ制御装置はこのタイプであ
る。この種のファジィ制御装置にあっては、状況に応じ
て特性が変化するような複雑な制御対象の制御に対応す
ることは困難であった。この欠点を解消するため、近
年、制御対象の状況に応じてファジィルール群を変更し
て対応しようとするファジィ制御装置が提案されてい
る。
たファジィルール群のみを実行するものであった。今日
においても殆どのファジィ制御装置はこのタイプであ
る。この種のファジィ制御装置にあっては、状況に応じ
て特性が変化するような複雑な制御対象の制御に対応す
ることは困難であった。この欠点を解消するため、近
年、制御対象の状況に応じてファジィルール群を変更し
て対応しようとするファジィ制御装置が提案されてい
る。
【０００９】このような制御対象の状況に応じて制御内
容を変更しようとするファジィ制御装置は、自己調整フ
ァジィ制御システムなどと呼ばれている。ファジィ制御
装置１４９への制御偏差入力は、一階差分、二階差分を
とられた後、各々のスケーリングファクタ設定部１４５
に転送される。スケーリングファクタの役目は次元（単
位）の変換であり、これによって、実際の外部データス
ケールと内部の名目的データスケールとの間の変換が実
行される。スケーリングファクタ設定部１４５で実際の
外部データスケールから内部の名目的データスケールに
変換された制御偏差入力は、ファジィ推論部１４７に転
送される。
容を変更しようとするファジィ制御装置は、自己調整フ
ァジィ制御システムなどと呼ばれている。ファジィ制御
装置１４９への制御偏差入力は、一階差分、二階差分を
とられた後、各々のスケーリングファクタ設定部１４５
に転送される。スケーリングファクタの役目は次元（単
位）の変換であり、これによって、実際の外部データス
ケールと内部の名目的データスケールとの間の変換が実
行される。スケーリングファクタ設定部１４５で実際の
外部データスケールから内部の名目的データスケールに
変換された制御偏差入力は、ファジィ推論部１４７に転
送される。
【００１０】ファジィ推論部１４７では、ファジィ制御
ルール設定部１４６に設定されたファジィ制御ルールに
基づいてファジィ推論を行う。ファジィ推論部１４７で
得られたファジィ推論結果は、ファジィ制御の操作量と
して出力側のスケーリングファクタ設定部１４５に転送
される。出力側のスケーリングファクタ設定部１４５で
は、内部の名目的データスケールから実際の外部データ
スケールへの間の変換が行われる。出力側のスケーリン
グファクタ設定部１４５で変換されたファジィ制御操作
量は、制御対象１４８へと出力される。
ルール設定部１４６に設定されたファジィ制御ルールに
基づいてファジィ推論を行う。ファジィ推論部１４７で
得られたファジィ推論結果は、ファジィ制御の操作量と
して出力側のスケーリングファクタ設定部１４５に転送
される。出力側のスケーリングファクタ設定部１４５で
は、内部の名目的データスケールから実際の外部データ
スケールへの間の変換が行われる。出力側のスケーリン
グファクタ設定部１４５で変換されたファジィ制御操作
量は、制御対象１４８へと出力される。
【００１１】制御対象１４８の出力はファジィ制御装置
１４９の入力部へと転送されると同時に、データ蓄積部
１４１にも転送される。データ蓄積部１４１には、ファ
ジィ推論部１４７からのファジィ推論結果も転送され
る。データ蓄積部１４１は、これらのデータを蓄積す
る。評価部１４２は、データ蓄積部１４１に蓄積された
制御結果データを用い、予め定められた評価基準に基づ
いて制御結果の評価を行う。評価部１４２で得られた評
価結果は、ファジィ制御ルール修正部１４３、スケーリ
ングファクタ調整部１４４に転送される。
１４９の入力部へと転送されると同時に、データ蓄積部
１４１にも転送される。データ蓄積部１４１には、ファ
ジィ推論部１４７からのファジィ推論結果も転送され
る。データ蓄積部１４１は、これらのデータを蓄積す
る。評価部１４２は、データ蓄積部１４１に蓄積された
制御結果データを用い、予め定められた評価基準に基づ
いて制御結果の評価を行う。評価部１４２で得られた評
価結果は、ファジィ制御ルール修正部１４３、スケーリ
ングファクタ調整部１４４に転送される。
【００１２】ファジィ制御ルール修正部１４３では、評
価結果を用いて予め定められた手順に基づいてファジィ
制御ルールの修正を行う。スケーリングファクタ調整部
１４４では、評価結果を用いて予め定められた手順に基
づいてスケーリングファクタの調整を行う。このよう
な、制御と修正のサイクルを繰り返して行うことによ
り、制御対象の状況に応じてファジィルール群を変更し
て対応することが可能になる。
価結果を用いて予め定められた手順に基づいてファジィ
制御ルールの修正を行う。スケーリングファクタ調整部
１４４では、評価結果を用いて予め定められた手順に基
づいてスケーリングファクタの調整を行う。このよう
な、制御と修正のサイクルを繰り返して行うことによ
り、制御対象の状況に応じてファジィルール群を変更し
て対応することが可能になる。
【００１３】その他、この発明に関連する参考技術文献
として、特開平４−１２５７３５号公報に開示されてい
る「知識処理システムにおける知識表現方法」、特開平
４−５２９２７号公報に開示されている「ファジィ制御
装置」、特開平３−２９６１４０号公報に開示されてい
る「知識情報処理システム」、特開平３−１２７４０号
公報に開示されている「知識ベース推論システム」、特
開平２−１９４４３７号公報に開示されている「知識ベ
ースを用いた推論装置」、特開平１−２８６０４１号公
報に開示されている「知識ベースの多重制御方式」があ
る。
として、特開平４−１２５７３５号公報に開示されてい
る「知識処理システムにおける知識表現方法」、特開平
４−５２９２７号公報に開示されている「ファジィ制御
装置」、特開平３−２９６１４０号公報に開示されてい
る「知識情報処理システム」、特開平３−１２７４０号
公報に開示されている「知識ベース推論システム」、特
開平２−１９４４３７号公報に開示されている「知識ベ
ースを用いた推論装置」、特開平１−２８６０４１号公
報に開示されている「知識ベースの多重制御方式」があ
る。
【００１４】
【発明が解決しようとする課題】ファジィ知識ベースの
保存管理は、多くの場合、メモリ容量の小さなパーソナ
ルコンピュータ等で行われている。このため、安価で小
規模な知識ベース保存管理装置が強く望まれていた。し
かしながら、従来におけるファジィ知識ベース保存管理
装置は上記のように構成され、一般的なオペレーティン
グシステムのファイル管理機能をそのまま用いているた
め、類似した知識ベースが多いにもかかわらず全て独立
した知識ベースとして扱われ、知識ベースの数に比例し
た膨大なメモリ容量が必要になるという問題点があっ
た。
保存管理は、多くの場合、メモリ容量の小さなパーソナ
ルコンピュータ等で行われている。このため、安価で小
規模な知識ベース保存管理装置が強く望まれていた。し
かしながら、従来におけるファジィ知識ベース保存管理
装置は上記のように構成され、一般的なオペレーティン
グシステムのファイル管理機能をそのまま用いているた
め、類似した知識ベースが多いにもかかわらず全て独立
した知識ベースとして扱われ、知識ベースの数に比例し
た膨大なメモリ容量が必要になるという問題点があっ
た。
【００１５】ファジィ制御装置の現実的な適用例を見て
みると、殆どの場合、制御対象の状況の変化は設定時に
予め把握できるため、制御対象の取り得る各々の状況に
対して、適切なファジィ制御知識ベースを前もって用意
することが可能である。従って、前もって設定時に予想
されている制御対象の状況の変化に、即座に安定した状
態で対応できる安価で、且つ、小型のファジィ制御装置
が強く望まれているのが現状である。
みると、殆どの場合、制御対象の状況の変化は設定時に
予め把握できるため、制御対象の取り得る各々の状況に
対して、適切なファジィ制御知識ベースを前もって用意
することが可能である。従って、前もって設定時に予想
されている制御対象の状況の変化に、即座に安定した状
態で対応できる安価で、且つ、小型のファジィ制御装置
が強く望まれているのが現状である。
【００１６】しかしながら、従来における自己調整ファ
ジィ制御システムなどの制御対象の状況に応じて制御内
容を変更しようとするファジィ制御装置は、上記のよう
に構成されているので、制御対象の状況に応じてファジ
ィ知識ベース群を変更して対応することが可能になる反
面、制御結果の評価、ファジィ制御知識ベースの修正を
行う評価修正処理に対して複雑な処理が必要であるた
め、評価修正処理に多大な時間を要し、評価修正処理を
高速に行うためにはハードウェアの規模を大きくする必
要があり、その結果、コスト高を招き、また、評価修正
処理を常時行うため外乱の影響を受けやすく制御が不安
定になるという問題点があった。
ジィ制御システムなどの制御対象の状況に応じて制御内
容を変更しようとするファジィ制御装置は、上記のよう
に構成されているので、制御対象の状況に応じてファジ
ィ知識ベース群を変更して対応することが可能になる反
面、制御結果の評価、ファジィ制御知識ベースの修正を
行う評価修正処理に対して複雑な処理が必要であるた
め、評価修正処理に多大な時間を要し、評価修正処理を
高速に行うためにはハードウェアの規模を大きくする必
要があり、その結果、コスト高を招き、また、評価修正
処理を常時行うため外乱の影響を受けやすく制御が不安
定になるという問題点があった。
【００１７】この発明は、上記のような問題点を解決す
るためになされたものであり、制御対象の状況に応じて
複数の知識ベースを即座に使い分けることを可能にする
ことにより、制御対象の状況に即座に安定した状態で対
応でき、複数知識ベースの保存管理を効率よく実行でき
る知識ベース保存方法と合成方法、及びその方法を用い
たファジィ制御システムを得ることを目的とする。
るためになされたものであり、制御対象の状況に応じて
複数の知識ベースを即座に使い分けることを可能にする
ことにより、制御対象の状況に即座に安定した状態で対
応でき、複数知識ベースの保存管理を効率よく実行でき
る知識ベース保存方法と合成方法、及びその方法を用い
たファジィ制御システムを得ることを目的とする。
【００１８】
【課題を解決するための手段】この発明に係る知識ベー
ス保存方法と合成方法、及びその方法を用いたファジィ
制御システムは、制御対象の状況に応じて複数の知識ベ
ースを使い分けるファジィ制御システムの知識ベース保
存方法において、標準知識ベースと前記標準知識ベース
から派生した派生知識ベース間の差分要素を抽出し、前
記一方の知識ベースに前記差分要素を関連付けて保存す
るものである。
ス保存方法と合成方法、及びその方法を用いたファジィ
制御システムは、制御対象の状況に応じて複数の知識ベ
ースを使い分けるファジィ制御システムの知識ベース保
存方法において、標準知識ベースと前記標準知識ベース
から派生した派生知識ベース間の差分要素を抽出し、前
記一方の知識ベースに前記差分要素を関連付けて保存す
るものである。
【００１９】また、制御対象の状況に応じて複数の知識
ベースを使い分けるファジィ制御システムの知識ベース
合成方法において、標準知識ベースと前記標準知識ベー
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
した後、該保存された一方の知識ベース及び差分要素を
読み出し、他方の知識ベースを合成するものである。
ベースを使い分けるファジィ制御システムの知識ベース
合成方法において、標準知識ベースと前記標準知識ベー
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
した後、該保存された一方の知識ベース及び差分要素を
読み出し、他方の知識ベースを合成するものである。
【００２０】また、制御対象の状況に応じて複数の知識
ベースを使い分けるファジィ制御システムにおいて、複
数の知識ベースを保存管理するために必要な知識ベース
を合成する知識ベース合成手段と、標準となる知識ベー
スとの差分要素を抽出する差分情報抽出手段と、知識ベ
ースのデータ構造を管理するデータ構造管理手段と、知
識ベースの管理情報を格納する管理テーブル格納手段
と、実際の知識ベースデータを管理する実データ管理手
段と、前記各手段を統合して知識ベースを管理する知識
ベース管理手段とを具備するものである。
ベースを使い分けるファジィ制御システムにおいて、複
数の知識ベースを保存管理するために必要な知識ベース
を合成する知識ベース合成手段と、標準となる知識ベー
スとの差分要素を抽出する差分情報抽出手段と、知識ベ
ースのデータ構造を管理するデータ構造管理手段と、知
識ベースの管理情報を格納する管理テーブル格納手段
と、実際の知識ベースデータを管理する実データ管理手
段と、前記各手段を統合して知識ベースを管理する知識
ベース管理手段とを具備するものである。
【００２１】また、前記知識ベース合成手段は、標準メ
ンバシップ関数内の差分メンバシップ関数と交換する部
分を消去する該当メンバシップ関数消去手段と、標準ル
ール内の差分ルールと交換する部分を消去する該当ルー
ル消去手段と、標準知識ベースに差分知識ベースの情報
を挿入する差分知識ベース挿入手段とを具備するもので
ある。
ンバシップ関数内の差分メンバシップ関数と交換する部
分を消去する該当メンバシップ関数消去手段と、標準ル
ール内の差分ルールと交換する部分を消去する該当ルー
ル消去手段と、標準知識ベースに差分知識ベースの情報
を挿入する差分知識ベース挿入手段とを具備するもので
ある。
【００２２】また、前記差分情報抽出手段は、標準知識
ベースと編集後知識ベースとを比較する比較手段と、標
準知識ベースと編集後知識ベースとの相違点を抽出する
差分抽出手段とを具備するものである。
ベースと編集後知識ベースとを比較する比較手段と、標
準知識ベースと編集後知識ベースとの相違点を抽出する
差分抽出手段とを具備するものである。
【００２３】また、前記データ構造管理手段は、標準と
なる知識ベース群の所在を管理する標準知識ベース管理
テーブルと、差分メンバシップ関数群の所在を管理する
差分メンバシップ関数管理テーブルと、差分ルール群の
所在を管理する差分ルール管理テーブルとを具備するも
のである。
なる知識ベース群の所在を管理する標準知識ベース管理
テーブルと、差分メンバシップ関数群の所在を管理する
差分メンバシップ関数管理テーブルと、差分ルール群の
所在を管理する差分ルール管理テーブルとを具備するも
のである。
【００２４】また、前記管理テーブル格納手段は、標準
知識ベース格納メモリアドレスを生成する標準知識ベー
ス格納メモリアドレス生成手段と、差分メンバシップ関
数格納メモリアドレスを生成する差分メンバシップ関数
格納メモリアドレス生成手段と、差分ルール格納メモリ
アドレスを生成する差分ルール格納メモリアドレス生成
手段とを具備するものである。
知識ベース格納メモリアドレスを生成する標準知識ベー
ス格納メモリアドレス生成手段と、差分メンバシップ関
数格納メモリアドレスを生成する差分メンバシップ関数
格納メモリアドレス生成手段と、差分ルール格納メモリ
アドレスを生成する差分ルール格納メモリアドレス生成
手段とを具備するものである。
【００２５】また、前記管理テーブル格納手段は、全知
識ベースの構成情報を格納する知識ベース管理テーブル
と、各知識ベースを構成する標準知識ベースと差分知識
ベースの先頭アドレスを格納する知識ベースポインタ
と、実際の差分ルールを格納するアドレスを算出するた
めの差分ルールオフセットアドレス加算手段と、実際の
差分メンバシップ関数を格納するアドレスを算出するた
めの差分メンバシップ関数オフセットアドレス加算手段
とを具備するものである。
識ベースの構成情報を格納する知識ベース管理テーブル
と、各知識ベースを構成する標準知識ベースと差分知識
ベースの先頭アドレスを格納する知識ベースポインタ
と、実際の差分ルールを格納するアドレスを算出するた
めの差分ルールオフセットアドレス加算手段と、実際の
差分メンバシップ関数を格納するアドレスを算出するた
めの差分メンバシップ関数オフセットアドレス加算手段
とを具備するものである。
【００２６】また、前記管理テーブル格納手段における
標準知識ベース格納メモリアドレス生成手段は、標準知
識ベースの大分類を指定する大分類選択コード、個々の
標準知識ベースの先頭アドレスを生成するための標準知
識ベース選択コード、大分類選択コードから大分類先頭
アドレスを生成する大分類選択コードマッピングメモリ
と、標準知識ベース選択コードから個々の標準知識ベー
スの先頭アドレスを生成するための標準知識ベース選択
コードマッピングメモリと、大分類先頭アドレスと標準
知識ベース先頭アドレスとを加算して実アドレスを生成
する加算手段と、標準知識ベースアドレスを生成する標
準知識ベースポインタとを具備するものである。
標準知識ベース格納メモリアドレス生成手段は、標準知
識ベースの大分類を指定する大分類選択コード、個々の
標準知識ベースの先頭アドレスを生成するための標準知
識ベース選択コード、大分類選択コードから大分類先頭
アドレスを生成する大分類選択コードマッピングメモリ
と、標準知識ベース選択コードから個々の標準知識ベー
スの先頭アドレスを生成するための標準知識ベース選択
コードマッピングメモリと、大分類先頭アドレスと標準
知識ベース先頭アドレスとを加算して実アドレスを生成
する加算手段と、標準知識ベースアドレスを生成する標
準知識ベースポインタとを具備するものである。
【００２７】また、前記管理テーブル格納手段における
差分メンバシップ関数格納メモリアドレス生成手段は、
知識ベースポインタの先頭アドレスを格納する知識ベー
スポインタアドレス、知識ベースポインタの先頭アドレ
スから差分メンバシップ関数ポインタまでのオフセット
値を格納する差分メンバシップ関数ポインタオフセット
アドレス、知識ベースポインタの先頭アドレスと差分メ
ンバシップ関数ポインタオフセットアドレスから差分メ
ンバシップ関数ポインタアドレスを生成する加算手段
と、差分メンバシップ関数の先頭アドレスを格納する差
分メンバシップ関数ポインタと、差分メンバシップ関数
選択コードマッピングメモリを用いて差分メンバシップ
関数格納アドレスの下位アドレスを生成するための差分
メンバシップ関数選択コード、差分メンバシップ関数選
択コードから差分メンバシップ関数格納アドレスの下位
アドレスを生成する差分メンバシップ関数選択コードマ
ッピングメモリと、差分メンバシップ関数ポインタ出力
と差分メンバシップ関数下位アドレスから差分メンバシ
ップ関数格納アドレスを生成する差分メンバシップ関数
格納アドレス加算手段とを具備するものである。
差分メンバシップ関数格納メモリアドレス生成手段は、
知識ベースポインタの先頭アドレスを格納する知識ベー
スポインタアドレス、知識ベースポインタの先頭アドレ
スから差分メンバシップ関数ポインタまでのオフセット
値を格納する差分メンバシップ関数ポインタオフセット
アドレス、知識ベースポインタの先頭アドレスと差分メ
ンバシップ関数ポインタオフセットアドレスから差分メ
ンバシップ関数ポインタアドレスを生成する加算手段
と、差分メンバシップ関数の先頭アドレスを格納する差
分メンバシップ関数ポインタと、差分メンバシップ関数
選択コードマッピングメモリを用いて差分メンバシップ
関数格納アドレスの下位アドレスを生成するための差分
メンバシップ関数選択コード、差分メンバシップ関数選
択コードから差分メンバシップ関数格納アドレスの下位
アドレスを生成する差分メンバシップ関数選択コードマ
ッピングメモリと、差分メンバシップ関数ポインタ出力
と差分メンバシップ関数下位アドレスから差分メンバシ
ップ関数格納アドレスを生成する差分メンバシップ関数
格納アドレス加算手段とを具備するものである。
【００２８】また、前記管理テーブル格納手段における
差分ルール格納メモリアドレス生成手段は、知識ベース
ポインタの先頭アドレスを格納する知識ベースポインタ
アドレス、知識ベースポインタの先頭アドレスから差分
ルールポインタまでのオフセット値を格納する差分ルー
ルポインタオフセットアドレス、知識ベースポインタの
先頭アドレスと差分ルールポインタオフセットアドレス
から差分ルールポインタアドレスを生成する加算手段
と、差分ルールの先頭アドレスを格納する差分ルールポ
インタと、差分ルール選択コードマッピングメモリを用
いて差分ルール格納アドレスの下位アドレスを生成する
ための差分ルール選択コード、差分ルール選択コードか
ら差分ルール格納アドレスの下位アドレスを生成する差
分ルール選択コードマッピングメモリと、差分ルールポ
インタ出力と差分ルール下位アドレスから差分ルール格
納アドレスを生成する差分ルール格納アドレス加算手段
とを具備するものである。
差分ルール格納メモリアドレス生成手段は、知識ベース
ポインタの先頭アドレスを格納する知識ベースポインタ
アドレス、知識ベースポインタの先頭アドレスから差分
ルールポインタまでのオフセット値を格納する差分ルー
ルポインタオフセットアドレス、知識ベースポインタの
先頭アドレスと差分ルールポインタオフセットアドレス
から差分ルールポインタアドレスを生成する加算手段
と、差分ルールの先頭アドレスを格納する差分ルールポ
インタと、差分ルール選択コードマッピングメモリを用
いて差分ルール格納アドレスの下位アドレスを生成する
ための差分ルール選択コード、差分ルール選択コードか
ら差分ルール格納アドレスの下位アドレスを生成する差
分ルール選択コードマッピングメモリと、差分ルールポ
インタ出力と差分ルール下位アドレスから差分ルール格
納アドレスを生成する差分ルール格納アドレス加算手段
とを具備するものである。
【００２９】また、前記実データ管理手段は、標準知識
ベースを格納する標準知識ベース格納メモリと、差分メ
ンバシップ関数を格納する差分メンバシップ関数格納メ
モリと、差分ルールを格納する差分ルール格納メモリと
を具備するものである。
ベースを格納する標準知識ベース格納メモリと、差分メ
ンバシップ関数を格納する差分メンバシップ関数格納メ
モリと、差分ルールを格納する差分ルール格納メモリと
を具備するものである。
【００３０】また、前記知識ベース管理手段は、知識ベ
ースと差分知識ベースを合成して派生知識ベースを生成
する知識ベース合成手段と、標準知識ベースと派生知識
ベースを比較して差分知識ベースを生成する差分情報抽
出手段と、標準知識ベースと差分知識ベースの構造を管
理するデータ構造管理手段器と、知識ベースの構造を維
持管理するための管理テーブル格納手段と、知識ベース
の実体を格納する実データ管理手段と、全体の情報の流
れを制御する知識ベース管理マスタとを具備するもので
ある。
ースと差分知識ベースを合成して派生知識ベースを生成
する知識ベース合成手段と、標準知識ベースと派生知識
ベースを比較して差分知識ベースを生成する差分情報抽
出手段と、標準知識ベースと差分知識ベースの構造を管
理するデータ構造管理手段器と、知識ベースの構造を維
持管理するための管理テーブル格納手段と、知識ベース
の実体を格納する実データ管理手段と、全体の情報の流
れを制御する知識ベース管理マスタとを具備するもので
ある。
【００３１】また、制御対象の状況に応じて複数の知識
ベースを使い分けるファジィ制御システムにおいて、複
数の知識ベースを実行するための知識ベース管理手段
と、知識ベースの管理情報を格納する管理テーブル格納
手段と、実際の知識ベースデータを管理する実データ格
納手段と、必要な知識ベースを合成する知識ベース合成
手段と、シーケンサからの実行要求を受け付けるための
実行要求受付手段と、シーケンサからの実行要求に応じ
た実行用知識ベースの生成、選択、切替時期の指示を行
いファジィ制御の実行を管理するファジィ制御実行管理
手段と、シーケンサからの要求に応じて生成された実行
用の知識ベースを格納する実行用知識ベース格納手段
と、ファジィ推論機能を持ち実際にファジィ制御を実行
するファジィ制御実行手段と、制御対象との間の入出力
インタフェース手段とを具備するものである。
ベースを使い分けるファジィ制御システムにおいて、複
数の知識ベースを実行するための知識ベース管理手段
と、知識ベースの管理情報を格納する管理テーブル格納
手段と、実際の知識ベースデータを管理する実データ格
納手段と、必要な知識ベースを合成する知識ベース合成
手段と、シーケンサからの実行要求を受け付けるための
実行要求受付手段と、シーケンサからの実行要求に応じ
た実行用知識ベースの生成、選択、切替時期の指示を行
いファジィ制御の実行を管理するファジィ制御実行管理
手段と、シーケンサからの要求に応じて生成された実行
用の知識ベースを格納する実行用知識ベース格納手段
と、ファジィ推論機能を持ち実際にファジィ制御を実行
するファジィ制御実行手段と、制御対象との間の入出力
インタフェース手段とを具備するものである。
【００３２】また、前記知識ベース管理手段は、標準知
識ベースと差分知識ベースを合成して派生知識ベースを
生成する知識ベース合成手段と、標準知識ベースと差分
知識ベースの構造を管理するデータ構造管理手段と、知
識ベースの構造を維持管理するための管理テーブル格納
手段と、知識ベースの実体を格納する実データ管理手段
と、全体の情報の流れを制御する知識ベース管理マスタ
とを具備するものである。
識ベースと差分知識ベースを合成して派生知識ベースを
生成する知識ベース合成手段と、標準知識ベースと差分
知識ベースの構造を管理するデータ構造管理手段と、知
識ベースの構造を維持管理するための管理テーブル格納
手段と、知識ベースの実体を格納する実データ管理手段
と、全体の情報の流れを制御する知識ベース管理マスタ
とを具備するものである。
【００３３】また、前記管理テーブル格納手段は、標準
知識ベース格納メモリアドレスを生成する標準知識ベー
ス格納メモリアドレス生成手段と、差分メンバシップ関
数格納メモリアドレスを生成する差分メンバシップ関数
格納メモリアドレス生成手段と、差分ルール格納メモリ
アドレスを生成する差分ルール格納メモリアドレス生成
手段とを具備するものである。
知識ベース格納メモリアドレスを生成する標準知識ベー
ス格納メモリアドレス生成手段と、差分メンバシップ関
数格納メモリアドレスを生成する差分メンバシップ関数
格納メモリアドレス生成手段と、差分ルール格納メモリ
アドレスを生成する差分ルール格納メモリアドレス生成
手段とを具備するものである。
【００３４】また、前記管理テーブル格納手段は、全知
識ベースの構成情報を格納する知識ベース管理テーブル
と、各知識ベースを構成する標準知識ベースと差分知識
ベースの先頭アドレスを格納する知識ベースポインタ
と、実際の差分ルールを格納するアドレスを算出するた
めの差分ルールオフセットアドレス加算手段と、実際の
差分メンバシップ関数を格納するアドレスを算出するた
めの差分メンバシップ関数オフセットアドレス加算手段
とを具備するものである。
識ベースの構成情報を格納する知識ベース管理テーブル
と、各知識ベースを構成する標準知識ベースと差分知識
ベースの先頭アドレスを格納する知識ベースポインタ
と、実際の差分ルールを格納するアドレスを算出するた
めの差分ルールオフセットアドレス加算手段と、実際の
差分メンバシップ関数を格納するアドレスを算出するた
めの差分メンバシップ関数オフセットアドレス加算手段
とを具備するものである。
【００３５】また、前記管理テーブル格納手段における
標準知識ベース格納メモリアドレス生成手段は、標準知
識ベースの大分類を指定する大分類選択コード、個々の
標準知識ベースの先頭アドレスを生成するための標準知
識ベース選択コード、大分類選択コードから大分類先頭
アドレスを生成する大分類選択コードマッピングメモリ
と、標準知識ベース選択コードから個々の標準知識ベー
スの先頭アドレスを生成するための標準知識ベース選択
コードマッピングメモリと、大分類先頭アドレスと標準
知識ベース先頭アドレスとを加算して実アドレスを生成
する加算手段と、標準知識ベースアドレスを生成する標
準知識ベースポインタとを具備するものである。
標準知識ベース格納メモリアドレス生成手段は、標準知
識ベースの大分類を指定する大分類選択コード、個々の
標準知識ベースの先頭アドレスを生成するための標準知
識ベース選択コード、大分類選択コードから大分類先頭
アドレスを生成する大分類選択コードマッピングメモリ
と、標準知識ベース選択コードから個々の標準知識ベー
スの先頭アドレスを生成するための標準知識ベース選択
コードマッピングメモリと、大分類先頭アドレスと標準
知識ベース先頭アドレスとを加算して実アドレスを生成
する加算手段と、標準知識ベースアドレスを生成する標
準知識ベースポインタとを具備するものである。
【００３６】また、前記管理テーブル格納手段における
差分メンバシップ関数格納メモリアドレス生成手段は、
知識ベースポインタの先頭アドレスを格納する知識ベー
スポインタアドレス、知識ベースポインタの先頭アドレ
スから差分メンバシップ関数ポインタまでのオフセット
値を格納する差分メンバシップ関数ポインタオフセット
アドレス、知識ベースポインタの先頭アドレスと差分メ
ンバシップ関数ポインタオフセットアドレスから差分メ
ンバシップ関数ポインタアドレスを生成する加算手段
と、差分メンバシップ関数の先頭アドレスを格納する差
分メンバシップ関数ポインタと、差分メンバシップ関数
選択コードマッピングメモリを用いて差分メンバシップ
関数格納アドレスの下位アドレスを生成するための差分
メンバシップ関数選択コード、差分メンバシップ関数選
択コードから差分メンバシップ関数格納アドレスの下位
アドレスを生成する差分メンバシップ関数選択コードマ
ッピングメモリと、差分メンバシップ関数ポインタ出力
と差分メンバシップ関数下位アドレスから差分メンバシ
ップ関数格納アドレスを生成する差分メンバシップ関数
格納アドレス加算手段とを具備するものである。
差分メンバシップ関数格納メモリアドレス生成手段は、
知識ベースポインタの先頭アドレスを格納する知識ベー
スポインタアドレス、知識ベースポインタの先頭アドレ
スから差分メンバシップ関数ポインタまでのオフセット
値を格納する差分メンバシップ関数ポインタオフセット
アドレス、知識ベースポインタの先頭アドレスと差分メ
ンバシップ関数ポインタオフセットアドレスから差分メ
ンバシップ関数ポインタアドレスを生成する加算手段
と、差分メンバシップ関数の先頭アドレスを格納する差
分メンバシップ関数ポインタと、差分メンバシップ関数
選択コードマッピングメモリを用いて差分メンバシップ
関数格納アドレスの下位アドレスを生成するための差分
メンバシップ関数選択コード、差分メンバシップ関数選
択コードから差分メンバシップ関数格納アドレスの下位
アドレスを生成する差分メンバシップ関数選択コードマ
ッピングメモリと、差分メンバシップ関数ポインタ出力
と差分メンバシップ関数下位アドレスから差分メンバシ
ップ関数格納アドレスを生成する差分メンバシップ関数
格納アドレス加算手段とを具備するものである。
【００３７】また、前記管理テーブル格納手段における
差分ルール格納メモリアドレス生成手段は、知識ベース
ポインタの先頭アドレスを格納する知識ベースポインタ
アドレス、知識ベースポインタの先頭アドレスから差分
ルールポインタまでのオフセット値を格納する差分ルー
ルポインタオフセットアドレス、知識ベースポインタの
先頭アドレスと差分ルールポインタオフセットアドレス
から差分ルールポインタアドレスを生成する加算手段
と、差分ルールの先頭アドレスを格納する差分ルールポ
インタと、差分ルール選択コードマッピングメモリを用
いて差分ルール格納アドレスの下位アドレスを生成する
ための差分ルール選択コード、差分ルール選択コードか
ら差分ルール格納アドレスの下位アドレスを生成する差
分ルール選択コードマッピングメモリと、差分ルールポ
インタ出力と差分ルール下位アドレスから差分ルール格
納アドレスを生成する差分ルール格納アドレス加算手段
とを具備するものである。
差分ルール格納メモリアドレス生成手段は、知識ベース
ポインタの先頭アドレスを格納する知識ベースポインタ
アドレス、知識ベースポインタの先頭アドレスから差分
ルールポインタまでのオフセット値を格納する差分ルー
ルポインタオフセットアドレス、知識ベースポインタの
先頭アドレスと差分ルールポインタオフセットアドレス
から差分ルールポインタアドレスを生成する加算手段
と、差分ルールの先頭アドレスを格納する差分ルールポ
インタと、差分ルール選択コードマッピングメモリを用
いて差分ルール格納アドレスの下位アドレスを生成する
ための差分ルール選択コード、差分ルール選択コードか
ら差分ルール格納アドレスの下位アドレスを生成する差
分ルール選択コードマッピングメモリと、差分ルールポ
インタ出力と差分ルール下位アドレスから差分ルール格
納アドレスを生成する差分ルール格納アドレス加算手段
とを具備するものである。
【００３８】また、前記実データ管理手段は、標準知識
ベースを格納する標準知識ベース格納メモリと、差分メ
ンバシップ関数を格納する差分メンバシップ関数格納メ
モリと、差分ルールを格納する差分ルール格納メモリと
を具備するものである。
ベースを格納する標準知識ベース格納メモリと、差分メ
ンバシップ関数を格納する差分メンバシップ関数格納メ
モリと、差分ルールを格納する差分ルール格納メモリと
を具備するものである。
【００３９】また、前記知識ベース合成手段は、標準メ
ンバシップ関数内の差分メンバシップ関数と交換する部
分を消去する該当メンバシップ関数消去手段と、標準ル
ール内の差分ルールと交換する部分を消去する該当ルー
ル消去手段と、標準知識ベースに差分知識ベースの情報
を挿入する差分知識ベース挿入手段とを具備するもので
ある。
ンバシップ関数内の差分メンバシップ関数と交換する部
分を消去する該当メンバシップ関数消去手段と、標準ル
ール内の差分ルールと交換する部分を消去する該当ルー
ル消去手段と、標準知識ベースに差分知識ベースの情報
を挿入する差分知識ベース挿入手段とを具備するもので
ある。
【００４０】また、前記実行要求受付手段は、シーケン
サからの実行要求を先着順に受付先着順に出力するＦＩ
ＦＯ構造のバッファにより構成されているものである。
サからの実行要求を先着順に受付先着順に出力するＦＩ
ＦＯ構造のバッファにより構成されているものである。
【００４１】また、前記ファジィ制御実行管理手段は、
シーケンサＣＰＵとファジィ制御装置との間の情報交換
を実現するシーケンサＣＰＵインタフェースと、複数知
識ベース管理部への命令転送と複数知識ベース管理部の
状態監視を実現する複数知識ベース管理部インタフェー
スと、ファジィ制御実行部への命令転送とファジィ制御
実行部の状態監視を実現するファジィ制御実行部インタ
フェースと、実行要求受付部への命令転送と実行要求受
付部の状態監視を実現する実行要求受付部インタフェー
スとを具備するものである。
シーケンサＣＰＵとファジィ制御装置との間の情報交換
を実現するシーケンサＣＰＵインタフェースと、複数知
識ベース管理部への命令転送と複数知識ベース管理部の
状態監視を実現する複数知識ベース管理部インタフェー
スと、ファジィ制御実行部への命令転送とファジィ制御
実行部の状態監視を実現するファジィ制御実行部インタ
フェースと、実行要求受付部への命令転送と実行要求受
付部の状態監視を実現する実行要求受付部インタフェー
スとを具備するものである。
【００４２】また、前記実行用知識ベース格納手段は、
実際に実行される実行用知識ベースを格納する実行用知
識ベース格納メモリと、ファジィ制御実行管理部からの
命令受付とファジィ制御実行管理部への状態情報転送を
実現するファジィ制御実行管理部インタフェースと、複
数知識ベース管理部からの合成された実行用知識ベース
の転送を実現する複数知識ベース管理部インタフェース
とを具備するものである。
実際に実行される実行用知識ベースを格納する実行用知
識ベース格納メモリと、ファジィ制御実行管理部からの
命令受付とファジィ制御実行管理部への状態情報転送を
実現するファジィ制御実行管理部インタフェースと、複
数知識ベース管理部からの合成された実行用知識ベース
の転送を実現する複数知識ベース管理部インタフェース
とを具備するものである。
【００４３】また、前記ファジィ制御実行手段は、実際
に制御に使用する実行用知識ベースを格納する実行用知
識ベースメモリと、実行用知識ベースを用いて実際に推
論を行う推論エンジンと、制御対象システムとのデータ
の授受を行う入出力インタフェースとを具備するもので
ある。
に制御に使用する実行用知識ベースを格納する実行用知
識ベースメモリと、実行用知識ベースを用いて実際に推
論を行う推論エンジンと、制御対象システムとのデータ
の授受を行う入出力インタフェースとを具備するもので
ある。
【００４４】また、前記入出力インタフェース手段は、
制御対象と直結したインタフェースにより構成されてい
るものである。
制御対象と直結したインタフェースにより構成されてい
るものである。
【００４５】また、制御対象の状況に応じて複数の知識
ベースを使い分けるファジィ制御システムにおいて、シ
ーケンサＣＰＵの指示により、制御対象の状況に応じて
予め定められた制御知識ベース群を生成してファジィ制
御を実行するものである。
ベースを使い分けるファジィ制御システムにおいて、シ
ーケンサＣＰＵの指示により、制御対象の状況に応じて
予め定められた制御知識ベース群を生成してファジィ制
御を実行するものである。
【００４６】また、標準知識ベースと前記標準知識ベー
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが独立して構成されてい
るものである。
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが独立して構成されてい
るものである。
【００４７】また、標準知識ベースと前記標準知識ベー
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが独立して構成され、相
互間をパラレルバスにより接続されているものである。
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが独立して構成され、相
互間をパラレルバスにより接続されているものである。
【００４８】また、標準知識ベースと前記標準知識ベー
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが独立して構成され、相
互間をシリアルラインにより接続されているものであ
る。
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが独立して構成され、相
互間をシリアルラインにより接続されているものであ
る。
【００４９】また、標準知識ベースと前記標準知識ベー
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが一体的に構成されてい
るものである。
スから派生した派生知識ベース間の差分要素を抽出し、
前記一方の知識ベースに前記差分要素を関連付けて保存
するファジィ制御システムと、該保存された一方の知識
ベース及び差分要素を読み出し、他方の知識ベースを合
成するファジィ制御システムとが一体的に構成されてい
るものである。
【００５０】
【作用】この発明に係る知識ベース保存方法と合成方
法、及びその方法を用いたファジィ制御システムは、制
御対象の状況に応じて複数の知識ベースを使い分けるフ
ァジィ制御システムの知識ベース保存方法において、知
識ベース間の相互関係に着目して標準知識ベースと前記
標準知識ベースから派生した派生知識ベース間の差分要
素を抽出し、前記一方の知識ベースに前記差分要素を関
連付けて保存した後、該保存された一方の知識ベース及
び差分要素を読み出し、他方の知識ベースを合成する。
法、及びその方法を用いたファジィ制御システムは、制
御対象の状況に応じて複数の知識ベースを使い分けるフ
ァジィ制御システムの知識ベース保存方法において、知
識ベース間の相互関係に着目して標準知識ベースと前記
標準知識ベースから派生した派生知識ベース間の差分要
素を抽出し、前記一方の知識ベースに前記差分要素を関
連付けて保存した後、該保存された一方の知識ベース及
び差分要素を読み出し、他方の知識ベースを合成する。
【００５１】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明に係る知識ベース保存方法と合
成方法を示すフローチャートである。図において、知識
ベース間の相互関係に着目して標準知識ベースと該標準
知識ベースから派生した派生知識ベース間の差分要素を
抽出する（Ｓ１）。次に、標準知識ベース（或いは派生
知識ベース）に差分要素を関連付けて保存する（Ｓ
２）。その後、該保存された知識ベース及び差分要素を
読み出し（Ｓ３）、知識ベースを合成する（Ｓ４）もの
である。
する。図１は、この発明に係る知識ベース保存方法と合
成方法を示すフローチャートである。図において、知識
ベース間の相互関係に着目して標準知識ベースと該標準
知識ベースから派生した派生知識ベース間の差分要素を
抽出する（Ｓ１）。次に、標準知識ベース（或いは派生
知識ベース）に差分要素を関連付けて保存する（Ｓ
２）。その後、該保存された知識ベース及び差分要素を
読み出し（Ｓ３）、知識ベースを合成する（Ｓ４）もの
である。
【００５２】図２は、この発明に係るファジィ知識ベー
スの差分情報抽出手段を示す説明図である。図におい
て、１１は基準となる標準知識ベースの内容、１２は標
準知識ベースの内容１１に類似した派生知識ベースの内
容、１３は標準知識ベース１１と派生知識ベース１２と
の相違を抽出する差分情報抽出部、１４は差分情報抽出
部１３によって抽出された差分知識ベースの内容であ
る。
スの差分情報抽出手段を示す説明図である。図におい
て、１１は基準となる標準知識ベースの内容、１２は標
準知識ベースの内容１１に類似した派生知識ベースの内
容、１３は標準知識ベース１１と派生知識ベース１２と
の相違を抽出する差分情報抽出部、１４は差分情報抽出
部１３によって抽出された差分知識ベースの内容であ
る。
【００５３】図３は、この発明に係るファジィ知識ベー
スの知識ベース合成手段を示す説明図である。図におい
て、２１は基準となる標準知識ベースの内容、２２は差
分知識ベースの内容、２３は標準知識ベース１１と差分
知識ベース２２との内容を合成する知識ベース合成部、
２４は知識ベース合成部２３によって合成された派生知
識ベースの内容である。
スの知識ベース合成手段を示す説明図である。図におい
て、２１は基準となる標準知識ベースの内容、２２は差
分知識ベースの内容、２３は標準知識ベース１１と差分
知識ベース２２との内容を合成する知識ベース合成部、
２４は知識ベース合成部２３によって合成された派生知
識ベースの内容である。
【００５４】図４は、この発明に係るファジィ制御シス
テムの複数知識ベース管理装置の構成を示す説明図であ
る。図において、３１はユーザがファジィ知識ベースを
記述する知識ベースエディタ、３２はファジィ知識ベー
スの管理を行う知識ベース管理部、３３はファジィ知識
ベースを合成する知識ベース合成部、３４はユーザが作
成したファジィ知識ベースと標準知識ベースとの相違を
抽出する差分情報抽出部、３５はファジィ制御知識ベー
スの全体を管理する知識ベース管理マスタ部、３６はフ
ァジィ制御知識ベースのデータ構造を管理するデータ構
造管理部、３７はファジィ制御知識ベースの実データを
管理する実データ管理部、３８はデータ構造管理部３６
がデータ構造管理に使用する標準知識ベース管理テーブ
ル、３９はデータ構造管理部３６がデータ構造管理に使
用する差分メンバシップ関数管理テーブル、３Ａはデー
タ構造管理部３６がデータ構造管理に使用する差分ルー
ル管理テーブル、３Ｂは実データ管理部３７が実データ
の管理に使用する標準知識ベース格納メモリ、３Ｃは実
データ管理部３７が実データの管理に使用する差分メン
バシップ関数格納メモリ、３Ｄは実データ管理部３７が
実データの管理に使用する差分ルール格納メモリであ
る。
テムの複数知識ベース管理装置の構成を示す説明図であ
る。図において、３１はユーザがファジィ知識ベースを
記述する知識ベースエディタ、３２はファジィ知識ベー
スの管理を行う知識ベース管理部、３３はファジィ知識
ベースを合成する知識ベース合成部、３４はユーザが作
成したファジィ知識ベースと標準知識ベースとの相違を
抽出する差分情報抽出部、３５はファジィ制御知識ベー
スの全体を管理する知識ベース管理マスタ部、３６はフ
ァジィ制御知識ベースのデータ構造を管理するデータ構
造管理部、３７はファジィ制御知識ベースの実データを
管理する実データ管理部、３８はデータ構造管理部３６
がデータ構造管理に使用する標準知識ベース管理テーブ
ル、３９はデータ構造管理部３６がデータ構造管理に使
用する差分メンバシップ関数管理テーブル、３Ａはデー
タ構造管理部３６がデータ構造管理に使用する差分ルー
ル管理テーブル、３Ｂは実データ管理部３７が実データ
の管理に使用する標準知識ベース格納メモリ、３Ｃは実
データ管理部３７が実データの管理に使用する差分メン
バシップ関数格納メモリ、３Ｄは実データ管理部３７が
実データの管理に使用する差分ルール格納メモリであ
る。
【００５５】図５は、ファジィ知識ベース格納メモリの
物理的な構成を示す説明図である。図において、４１は
全メモリ空間の構造、４２は知識ベース管理テーブルの
構造、４３は知識ベースポインタ（実アドレスマッピン
グメモリ）の構造、４４は差分ルール格納メモリ、４５
は差分メンバシップ関数格納メモリ、４６は標準知識ベ
ース格納メモリ、４７は該当する派生知識ベースの差分
ルールオフセットアドレス、４８は該当する派生知識ベ
ースの差分ルールを格納するアドレスを生成するための
加算器、４９は該当する派生知識ベースの差分メンバシ
ップ関数オフセットアドレス、４Ａは該当する派生知識
ベースの差分メンバシップ関数を格納するアドレスを生
成するための加算器である。
物理的な構成を示す説明図である。図において、４１は
全メモリ空間の構造、４２は知識ベース管理テーブルの
構造、４３は知識ベースポインタ（実アドレスマッピン
グメモリ）の構造、４４は差分ルール格納メモリ、４５
は差分メンバシップ関数格納メモリ、４６は標準知識ベ
ース格納メモリ、４７は該当する派生知識ベースの差分
ルールオフセットアドレス、４８は該当する派生知識ベ
ースの差分ルールを格納するアドレスを生成するための
加算器、４９は該当する派生知識ベースの差分メンバシ
ップ関数オフセットアドレス、４Ａは該当する派生知識
ベースの差分メンバシップ関数を格納するアドレスを生
成するための加算器である。
【００５６】図６は、この発明に係るファジィ知識ベー
ス選択コードとそれによって選択された知識ベースのア
クセス手段を示す図である。図において、５１，５２，
５３，５４はファジィ知識ベース選択コードを示す。５
１は標準知識ベースの大分類選択コード、５２は大分類
の中での標準知識ベース選択コード、５３は派生知識ベ
ースのための差分ルール選択コード、５４は派生知識ベ
ースのための差分メンバシップ関数選択コード、５５は
標準知識ベース管理テーブル先頭アドレス生成部、５６
は標準知識ベース管理テーブルオフセットアドレス生成
部、５７は差分ルール管理テーブルオフセットアドレス
生成部、５８は差分メンバシップ関数管理テーブルオフ
セットアドレス生成部、５９は標準知識ベース格納アド
レス生成部、５Ａは差分知識ベース格納先頭アドレス生
成部、５Ｂは差分メンバシップ関数格納メモリ先頭アド
レス保持部、５Ｃは差分ルール格納メモリ先頭アドレス
保持部、５Ｄは差分ルール格納メモリオフセットアドレ
ス保持部、５Ｅは差分メンバシップ関数格納メモリオフ
セットアドレス保持部、５Ｆは差分ルール格納メモリ実
アドレス生成部、５Ｇは差分メンバシップ関数格納メモ
リ実アドレス生成部、５Ｈは標準知識ベース格納メモ
リ、５Ｉは差分ルール格納メモリ、５Ｊは差分メンバシ
ップ関数格納メモリである。
ス選択コードとそれによって選択された知識ベースのア
クセス手段を示す図である。図において、５１，５２，
５３，５４はファジィ知識ベース選択コードを示す。５
１は標準知識ベースの大分類選択コード、５２は大分類
の中での標準知識ベース選択コード、５３は派生知識ベ
ースのための差分ルール選択コード、５４は派生知識ベ
ースのための差分メンバシップ関数選択コード、５５は
標準知識ベース管理テーブル先頭アドレス生成部、５６
は標準知識ベース管理テーブルオフセットアドレス生成
部、５７は差分ルール管理テーブルオフセットアドレス
生成部、５８は差分メンバシップ関数管理テーブルオフ
セットアドレス生成部、５９は標準知識ベース格納アド
レス生成部、５Ａは差分知識ベース格納先頭アドレス生
成部、５Ｂは差分メンバシップ関数格納メモリ先頭アド
レス保持部、５Ｃは差分ルール格納メモリ先頭アドレス
保持部、５Ｄは差分ルール格納メモリオフセットアドレ
ス保持部、５Ｅは差分メンバシップ関数格納メモリオフ
セットアドレス保持部、５Ｆは差分ルール格納メモリ実
アドレス生成部、５Ｇは差分メンバシップ関数格納メモ
リ実アドレス生成部、５Ｈは標準知識ベース格納メモ
リ、５Ｉは差分ルール格納メモリ、５Ｊは差分メンバシ
ップ関数格納メモリである。
【００５７】図７は、標準知識ベース格納メモリアドレ
スを生成する手段を示す説明図である。図において、６
１は標準知識ベースの大分類選択コード、６２は大分類
の中での標準知識ベース選択コード、６３は大分類選択
コード６１から知識ベースポインタ（実アドレスマッピ
ングメモリ）の上位アドレスに相当する大分類アドレス
を生成するマッピングメモリＡ、６４は標準知識ベース
選択コード６２から知識ベースポインタの下位アドレス
を生成するマッピングメモリＢ、６５はマッピングメモ
リＡとマッピングメモリＢの出力を加算して知識ベース
ポインタのアドレスを生成する加算器Ａ、６６は標準知
識ベース格納アドレス、差分ルール格納アドレス、差分
メンバシップ関数格納アドレスを生成する標準知識ベー
スポインタ（実アドレスマッピングメモリ）、６７は知
識ベースポインタ６６により生成された標準知識ベース
格納アドレス、６８は知識ベースポインタのアドレスで
ある。
スを生成する手段を示す説明図である。図において、６
１は標準知識ベースの大分類選択コード、６２は大分類
の中での標準知識ベース選択コード、６３は大分類選択
コード６１から知識ベースポインタ（実アドレスマッピ
ングメモリ）の上位アドレスに相当する大分類アドレス
を生成するマッピングメモリＡ、６４は標準知識ベース
選択コード６２から知識ベースポインタの下位アドレス
を生成するマッピングメモリＢ、６５はマッピングメモ
リＡとマッピングメモリＢの出力を加算して知識ベース
ポインタのアドレスを生成する加算器Ａ、６６は標準知
識ベース格納アドレス、差分ルール格納アドレス、差分
メンバシップ関数格納アドレスを生成する標準知識ベー
スポインタ（実アドレスマッピングメモリ）、６７は知
識ベースポインタ６６により生成された標準知識ベース
格納アドレス、６８は知識ベースポインタのアドレスで
ある。
【００５８】図８は、差分ルール格納メモリアドレスと
差分メンバシップ関数格納メモリアドレスとを生成する
手段を示す説明図である。図において、７１は知識ベー
スポインタアドレス、７２は知識ベースポインタアドレ
ス７１から差分ルールポインタ格納アドレスまでのオフ
セット量を格納する差分ルールポインタオフセットアド
レス、７３は知識ベースポインタアドレス７１から差分
メンバシップ関数ポインタ格納アドレスまでのオフセッ
ト量を格納する差分メンバシップ関数ポインタオフセッ
トアドレス、７４は知識ベースポインタアドレス７１と
差分ルールポインタオフセットアドレス７２の出力を加
算して差分ルールポインタのアドレスを生成する加算器
Ｃ、７５は知識ベースポインタアドレス７１と差分メン
バシップ関数ポインタオフセットアドレス７３の出力を
加算して差分メンバシップ関数ポインタのアドレスを生
成する加算器Ｄである。
差分メンバシップ関数格納メモリアドレスとを生成する
手段を示す説明図である。図において、７１は知識ベー
スポインタアドレス、７２は知識ベースポインタアドレ
ス７１から差分ルールポインタ格納アドレスまでのオフ
セット量を格納する差分ルールポインタオフセットアド
レス、７３は知識ベースポインタアドレス７１から差分
メンバシップ関数ポインタ格納アドレスまでのオフセッ
ト量を格納する差分メンバシップ関数ポインタオフセッ
トアドレス、７４は知識ベースポインタアドレス７１と
差分ルールポインタオフセットアドレス７２の出力を加
算して差分ルールポインタのアドレスを生成する加算器
Ｃ、７５は知識ベースポインタアドレス７１と差分メン
バシップ関数ポインタオフセットアドレス７３の出力を
加算して差分メンバシップ関数ポインタのアドレスを生
成する加算器Ｄである。
【００５９】また、７６は差分ルール格納メモリの先頭
アドレスを生成する差分ルールポインタ、７７は差分メ
ンバシップ関数格納メモリの先頭アドレスを生成する差
分メンバシップ関数ポインタ、７８は差分ルール格納ア
ドレスの下位アドレスを生成するための差分ルール選択
コード、７９は差分メンバシップ関数格納アドレスの下
位アドレスを生成するための差分メンバシップ関数選択
コード、７Ａは差分ルール格納アドレスの下位アドレス
を生成するマッピングメモリＣ、７Ｂは差分メンバシッ
プ関数格納アドレスの下位アドレスを生成するマッピン
グメモリＤ、７Ｃは差分ルールポインタ７６が出力する
差分ルール格納メモリの先頭アドレスとマッピングメモ
リＣ（７Ａ）の出力を加算して差分ルール格納アドレス
を生成する加算器Ｅ、７Ｄは差分メンバシップ関数ポイ
ンタ７７が出力する差分メンバシップ関数格納メモリの
先頭アドレスとマッピングメモリＤ（７Ｂ）の出力を加
算して差分メンバシップ関数格納アドレスを生成する加
算器Ｆ、７Ｅは差分ルール格納アドレス、７Ｆは差分メ
ンバシップ関数格納アドレスである。
アドレスを生成する差分ルールポインタ、７７は差分メ
ンバシップ関数格納メモリの先頭アドレスを生成する差
分メンバシップ関数ポインタ、７８は差分ルール格納ア
ドレスの下位アドレスを生成するための差分ルール選択
コード、７９は差分メンバシップ関数格納アドレスの下
位アドレスを生成するための差分メンバシップ関数選択
コード、７Ａは差分ルール格納アドレスの下位アドレス
を生成するマッピングメモリＣ、７Ｂは差分メンバシッ
プ関数格納アドレスの下位アドレスを生成するマッピン
グメモリＤ、７Ｃは差分ルールポインタ７６が出力する
差分ルール格納メモリの先頭アドレスとマッピングメモ
リＣ（７Ａ）の出力を加算して差分ルール格納アドレス
を生成する加算器Ｅ、７Ｄは差分メンバシップ関数ポイ
ンタ７７が出力する差分メンバシップ関数格納メモリの
先頭アドレスとマッピングメモリＤ（７Ｂ）の出力を加
算して差分メンバシップ関数格納アドレスを生成する加
算器Ｆ、７Ｅは差分ルール格納アドレス、７Ｆは差分メ
ンバシップ関数格納アドレスである。
【００６０】図９は、この発明に係るファジィ制御シス
テムの複数知識ベース実行制御装置の構成を示す説明図
である。図において、８１はシーケンス制御全体を管理
するシーケンサＣＰＵ、８２はシーケンサＣＰＵ８１の
管理のもとでファジィ制御を実行するファジィ制御装
置、８３はシーケンサＣＰＵ８１からの実行要求を受付
る実行要求受付部、８４はシーケンサＣＰＵ８１と協調
をとりつつファジィ制御装置を管理するファジィ制御実
行制御部、８５はファジィ制御システムの複数知識ベー
ス実行制御装置内の複数知識ベース管理部、８６は知識
ベース管理部である。
テムの複数知識ベース実行制御装置の構成を示す説明図
である。図において、８１はシーケンス制御全体を管理
するシーケンサＣＰＵ、８２はシーケンサＣＰＵ８１の
管理のもとでファジィ制御を実行するファジィ制御装
置、８３はシーケンサＣＰＵ８１からの実行要求を受付
る実行要求受付部、８４はシーケンサＣＰＵ８１と協調
をとりつつファジィ制御装置を管理するファジィ制御実
行制御部、８５はファジィ制御システムの複数知識ベー
ス実行制御装置内の複数知識ベース管理部、８６は知識
ベース管理部である。
【００６１】また、８７は標準知識ベース管理テーブ
ル、８８は差分メンバシップ関数管理テーブル、８９は
差分ルール管理テーブル、８Ａは標準知識ベース格納メ
モリ、８Ｂは差分メンバシップ関数格納メモリ、８Ｃは
差分ルール格納メモリ、８Ｄは知識ベース合成部、８Ｅ
はファジィ制御システムの複数知識ベース実行制御装置
内のファジィ制御実行部、８Ｆは推論エンジン部、８Ｇ
は実行用知識ベース部、８Ｈは入出力インタフェース
部、８Ｉは制御対象である。
ル、８８は差分メンバシップ関数管理テーブル、８９は
差分ルール管理テーブル、８Ａは標準知識ベース格納メ
モリ、８Ｂは差分メンバシップ関数格納メモリ、８Ｃは
差分ルール格納メモリ、８Ｄは知識ベース合成部、８Ｅ
はファジィ制御システムの複数知識ベース実行制御装置
内のファジィ制御実行部、８Ｆは推論エンジン部、８Ｇ
は実行用知識ベース部、８Ｈは入出力インタフェース
部、８Ｉは制御対象である。
【００６２】図１０は、ファジィ制御システムの複数知
識ベース保存管理装置とファジィ制御システムの複数知
識ベース実行制御装置とを独立して構成し、その間のイ
ンタフェースをフロッピーディスクで実行する場合の構
成を示す説明図である。図において、９１は複数知識ベ
ース保存管理装置の表示装置、９２は複数知識ベース保
存管理装置の入力装置、９３はフロッピーディスク、９
４は複数知識ベース実行制御装置である。
識ベース保存管理装置とファジィ制御システムの複数知
識ベース実行制御装置とを独立して構成し、その間のイ
ンタフェースをフロッピーディスクで実行する場合の構
成を示す説明図である。図において、９１は複数知識ベ
ース保存管理装置の表示装置、９２は複数知識ベース保
存管理装置の入力装置、９３はフロッピーディスク、９
４は複数知識ベース実行制御装置である。
【００６３】図１１は、ファジィ制御システムの複数知
識ベース保存管理装置とファジィ制御システムの複数知
識ベース実行制御装置とを独立して構成し、その間のイ
ンタフェースを通信で実行する場合の構成を示す説明図
である。図において、１０１は複数知識ベース保存管理
装置の表示装置、１０２は複数知識ベース保存管理装置
の入力装置、１０３は通信路、１０４は複数知識ベース
実行制御装置である。
識ベース保存管理装置とファジィ制御システムの複数知
識ベース実行制御装置とを独立して構成し、その間のイ
ンタフェースを通信で実行する場合の構成を示す説明図
である。図において、１０１は複数知識ベース保存管理
装置の表示装置、１０２は複数知識ベース保存管理装置
の入力装置、１０３は通信路、１０４は複数知識ベース
実行制御装置である。
【００６４】図１２は、ファジィ制御システムの複数知
識ベース保存管理装置とファジィ制御システムの複数知
識ベース実行制御装置とを一体で構成した場合の構成を
示す説明図である。図において、１１１は表示装置、１
１２は入力装置、１１３は複数知識ベース保存管理実行
制御装置である。
識ベース保存管理装置とファジィ制御システムの複数知
識ベース実行制御装置とを一体で構成した場合の構成を
示す説明図である。図において、１１１は表示装置、１
１２は入力装置、１１３は複数知識ベース保存管理実行
制御装置である。
【００６５】次に、上記実施例の動作を （１）ファジィ制御システムの複数知識ベース保存管理
装置とファジィ制御システムの複数知識ベース実行制御
装置とに共通する複数知識ベースの操作の概念 （２）ファジィ制御システムの複数知識ベース保存管理
装置の動作 （３）ファジィ制御システムの複数知識ベース実行制御
装置の動作 （４）ファジィ制御システムの複数知識ベース保存管理
装置とファジィ制御システムの複数知識ベース実行制御
装置とのインタフェース の順序で図を用いて説明する。
装置とファジィ制御システムの複数知識ベース実行制御
装置とに共通する複数知識ベースの操作の概念 （２）ファジィ制御システムの複数知識ベース保存管理
装置の動作 （３）ファジィ制御システムの複数知識ベース実行制御
装置の動作 （４）ファジィ制御システムの複数知識ベース保存管理
装置とファジィ制御システムの複数知識ベース実行制御
装置とのインタフェース の順序で図を用いて説明する。
【００６６】（１）複数知識ベースの操作の概念 この発明では、複数存在する知識ベース間の類似性を抽
出し、知識ベースの保存管理に必要なメモリ容量を最少
化する。通常、ファジィ制御知識ベースの作成は、標準
的な知識ベースを確率した後それから派生させる形で作
成することが多い。差分情報抽出部１３は、基準となる
標準知識ベースの内容１１と標準知識ベースの内容１１
に類似した派生知識ベースの内容１２とを逐一比較して
相違する部分を抽出する。図２では、メンバシップ関数
１のラベル１Ｃとルール３の内容が変更されている。差
分情報抽出部１３は、この相違を検出し、差分知識ベー
ス１４として出力する。標準知識ベース１１、派生知識
ベース１２、差分知識ベース１４の内容は、相互に関係
づけられた形で複数知識ベース保存管理装置内に格納さ
れる。各知識ベースのデータ構造については後で詳述す
る。
出し、知識ベースの保存管理に必要なメモリ容量を最少
化する。通常、ファジィ制御知識ベースの作成は、標準
的な知識ベースを確率した後それから派生させる形で作
成することが多い。差分情報抽出部１３は、基準となる
標準知識ベースの内容１１と標準知識ベースの内容１１
に類似した派生知識ベースの内容１２とを逐一比較して
相違する部分を抽出する。図２では、メンバシップ関数
１のラベル１Ｃとルール３の内容が変更されている。差
分情報抽出部１３は、この相違を検出し、差分知識ベー
ス１４として出力する。標準知識ベース１１、派生知識
ベース１２、差分知識ベース１４の内容は、相互に関係
づけられた形で複数知識ベース保存管理装置内に格納さ
れる。各知識ベースのデータ構造については後で詳述す
る。
【００６７】以前に作成した派生知識ベースの編集、読
み出しなどを行う場合には、標準知識ベースと差分知識
ベースの形で格納された知識ベースから必要な派生知識
ベースを合成して作り上げる必要がある。図２は、この
知識ベース合成手段を示す説明図である。複数知識ベー
ス保存管理装置内の派生知識ベースは、標準知識ベース
を指定するコードと差分知識ベースを指定するコードと
の組としてコード化され管理される。従って、この管理
コードを指定して知識ベース合成を行うと必要な派生知
識ベースを得ることができる。
み出しなどを行う場合には、標準知識ベースと差分知識
ベースの形で格納された知識ベースから必要な派生知識
ベースを合成して作り上げる必要がある。図２は、この
知識ベース合成手段を示す説明図である。複数知識ベー
ス保存管理装置内の派生知識ベースは、標準知識ベース
を指定するコードと差分知識ベースを指定するコードと
の組としてコード化され管理される。従って、この管理
コードを指定して知識ベース合成を行うと必要な派生知
識ベースを得ることができる。
【００６８】図３では、標準知識ベース２１と差分知識
ベース２２が指定され知識ベース合成部２３に送られ
る。知識ベース合成部２３では差分知識ベース関数２２
の内容を標準知識ベース２１の該当する部分と交換する
ことにより、必要とする派生知識ベース２４を合成す
る。図３では差分メンバシップ関数１のラベルＮ１Ｃを
標準知識ベース２１のメンバシップ関数１のラベル１Ｃ
と、差分ルールを標準知識ベースのルール３と、各々交
換して派生知識ベース２４を合成している。
ベース２２が指定され知識ベース合成部２３に送られ
る。知識ベース合成部２３では差分知識ベース関数２２
の内容を標準知識ベース２１の該当する部分と交換する
ことにより、必要とする派生知識ベース２４を合成す
る。図３では差分メンバシップ関数１のラベルＮ１Ｃを
標準知識ベース２１のメンバシップ関数１のラベル１Ｃ
と、差分ルールを標準知識ベースのルール３と、各々交
換して派生知識ベース２４を合成している。
【００６９】（２）ファジィ制御システムの複数知識ベ
ース保存管理装置の動作 この発明に係るファジィ制御システムの複数知識ベース
管理装置の構成を図４に示す。ユーザが知識ベースの編
集作業を行う場合の流れに沿って動作を説明する。ユー
ザが編集作業を開始する場合、はじめに知識ベースエデ
ィタ３１を起動し、編集対象の知識ベースを被編集知識
ベースとして指定する。それを受けて被編集知識ベース
の入力要求が知識ベースエディタ３１から知識ベース管
理マスタ部３５に出力される。知識ベース管理マスタ部
３５は、知識ベース入力要求を受けて被編集知識ベース
の知識ベース選択コードを抽出し、データ構造管理部３
６に転送する。データ構造管理部３６は知識ベース選択
コードをもとに標準知識ベース管理テーブル３８をアク
セスし、標準知識ベース３Ｂ内の該当する標準知識ベー
スの格納アドレスを獲得すると同時にこの標準知識ベー
スから派生する差分知識ベースの情報を管理する差分メ
ンバシップ関数管理テーブル３９と差分ルール管理テー
ブル３Ａの先頭アドレスを獲得する。
ース保存管理装置の動作 この発明に係るファジィ制御システムの複数知識ベース
管理装置の構成を図４に示す。ユーザが知識ベースの編
集作業を行う場合の流れに沿って動作を説明する。ユー
ザが編集作業を開始する場合、はじめに知識ベースエデ
ィタ３１を起動し、編集対象の知識ベースを被編集知識
ベースとして指定する。それを受けて被編集知識ベース
の入力要求が知識ベースエディタ３１から知識ベース管
理マスタ部３５に出力される。知識ベース管理マスタ部
３５は、知識ベース入力要求を受けて被編集知識ベース
の知識ベース選択コードを抽出し、データ構造管理部３
６に転送する。データ構造管理部３６は知識ベース選択
コードをもとに標準知識ベース管理テーブル３８をアク
セスし、標準知識ベース３Ｂ内の該当する標準知識ベー
スの格納アドレスを獲得すると同時にこの標準知識ベー
スから派生する差分知識ベースの情報を管理する差分メ
ンバシップ関数管理テーブル３９と差分ルール管理テー
ブル３Ａの先頭アドレスを獲得する。
【００７０】次に、データ構造管理部３６は知識ベース
選択コードと差分メンバシップ関数管理テーブル３９を
アクセスし、差分メンバシップ関数３Ｃ内の該当する差
分メンバシップ関数の格納アドレスを獲得する。次に、
データ構造管理部３６は知識ベース選択コードと差分ル
ール管理テーブル３Ａの先頭アドレスとをもとに差分ル
ール管理テーブル３Ａをアクセスし、差分ルール３Ｄ内
の該当する差分ルールの格納アドレスを獲得する。
選択コードと差分メンバシップ関数管理テーブル３９を
アクセスし、差分メンバシップ関数３Ｃ内の該当する差
分メンバシップ関数の格納アドレスを獲得する。次に、
データ構造管理部３６は知識ベース選択コードと差分ル
ール管理テーブル３Ａの先頭アドレスとをもとに差分ル
ール管理テーブル３Ａをアクセスし、差分ルール３Ｄ内
の該当する差分ルールの格納アドレスを獲得する。
【００７１】以上により確定した標準知識ベース格納ア
ドレス、差分メンバシップ関数格納アドレス、差分ルー
ル格納アドレスは、データ構造管理部３６から知識ベー
ス管理マスタ部３５を介して実データ管理部３７へ転送
される。実データ管理部３７はこれらのアドレス情報を
もとに該当するデータを吸い上げ、知識ベース管理マス
タ部３５の管理のもとに知識ベース合成部３３に転送す
る。同時に、知識ベース管理マスタ部３５は標準知識ベ
ースの内容のみを差分情報抽出部３４に転送する。知識
ベース合成部３３では、先に図２を用いて説明した方法
で被編集知識ベースを合成し、知識ベースエディタ３１
に出力する。ユーザは、知識ベースエディタ３１上で被
編集知識ベースの編集作業を行った後、編集結果を編集
後知識ベースとして確定する。ユーザが編集後知識ベー
スを複数知識ベース保存管理装置内に格納しようとした
場合、知識ベースエディタ３１から知識ベース管理マス
タ部３５に対して知識ベース出力要求が出力される。知
識ベース管理マスタ部３５は知識ベース出力要求を受け
付けると知識ベースエディタ３１から編集後知識ベース
を差分情報抽出部３４へ出力させる。
ドレス、差分メンバシップ関数格納アドレス、差分ルー
ル格納アドレスは、データ構造管理部３６から知識ベー
ス管理マスタ部３５を介して実データ管理部３７へ転送
される。実データ管理部３７はこれらのアドレス情報を
もとに該当するデータを吸い上げ、知識ベース管理マス
タ部３５の管理のもとに知識ベース合成部３３に転送す
る。同時に、知識ベース管理マスタ部３５は標準知識ベ
ースの内容のみを差分情報抽出部３４に転送する。知識
ベース合成部３３では、先に図２を用いて説明した方法
で被編集知識ベースを合成し、知識ベースエディタ３１
に出力する。ユーザは、知識ベースエディタ３１上で被
編集知識ベースの編集作業を行った後、編集結果を編集
後知識ベースとして確定する。ユーザが編集後知識ベー
スを複数知識ベース保存管理装置内に格納しようとした
場合、知識ベースエディタ３１から知識ベース管理マス
タ部３５に対して知識ベース出力要求が出力される。知
識ベース管理マスタ部３５は知識ベース出力要求を受け
付けると知識ベースエディタ３１から編集後知識ベース
を差分情報抽出部３４へ出力させる。
【００７２】差分情報抽出部３４は、事前に知識ベース
管理マスタ部３５から転送された標準知識ベースの内容
と知識ベースエディタ３１から転送された編集後知識ベ
ースの内容を逐一比較し、差分情報を抽出し、差分メン
バシップ関数と差分ルールを作成、知識ベース管理マス
タ部３５に出力する。知識ベース管理マスタ部３５はこ
の差分メンバシップ関数と差分ルールを標準知識ベース
選択コードとともにデータ構造管理部３６と実データ管
理部３７に転送する。実データ管理部３７は、転送され
た差分メンバシップ関数と差分ルールを格納するアドレ
スを決定し、格納する。その後、実データ管理部３７
は、転送された差分メンバシップ関数と差分ルールを格
納したアドレスを知識ベース管理部３５を介してデータ
構造管理部３６に転送する。データ構造管理部３６は、
転送された差分メンバシップ関数と差分ルールを差分メ
ンバシップ関数管理テーブルと差分ルール管理テーブル
に登録する。
管理マスタ部３５から転送された標準知識ベースの内容
と知識ベースエディタ３１から転送された編集後知識ベ
ースの内容を逐一比較し、差分情報を抽出し、差分メン
バシップ関数と差分ルールを作成、知識ベース管理マス
タ部３５に出力する。知識ベース管理マスタ部３５はこ
の差分メンバシップ関数と差分ルールを標準知識ベース
選択コードとともにデータ構造管理部３６と実データ管
理部３７に転送する。実データ管理部３７は、転送され
た差分メンバシップ関数と差分ルールを格納するアドレ
スを決定し、格納する。その後、実データ管理部３７
は、転送された差分メンバシップ関数と差分ルールを格
納したアドレスを知識ベース管理部３５を介してデータ
構造管理部３６に転送する。データ構造管理部３６は、
転送された差分メンバシップ関数と差分ルールを差分メ
ンバシップ関数管理テーブルと差分ルール管理テーブル
に登録する。
【００７３】ファジィ知識ベース格納メモリの物理的な
構造を図５に示す。全メモリ空間４１は、知識ベース管
理テーブルメモリ４２、差分ルール格納メモリ４４、差
分メンバシップ関数格納メモリ４５、標準知識ベース格
納メモリ４６を含んでいる。これらのメモリ領域は、ポ
インタによって管理されているため連続的である必要は
ない。図５中央に知識ベース管理テーブルメモリ４２の
構造を示す。知識ベース管理テーブルメモリ４２は複数
の知識ベースポインタ４３からなる。各知識ベースポイ
ンタ４３の構造を図５左端に示す。知識ベースポインタ
（実アドレスマッピングメモリ）４３は、標準知識ベー
スメモリ単位で作成され、標準知識ベース格納メモリ４
６の先頭アドレス、差分メンバシップ関数格納メモリ４
５の先頭アドレス、差分ルール格納メモリ４４の先頭ア
ドレスを格納している。
構造を図５に示す。全メモリ空間４１は、知識ベース管
理テーブルメモリ４２、差分ルール格納メモリ４４、差
分メンバシップ関数格納メモリ４５、標準知識ベース格
納メモリ４６を含んでいる。これらのメモリ領域は、ポ
インタによって管理されているため連続的である必要は
ない。図５中央に知識ベース管理テーブルメモリ４２の
構造を示す。知識ベース管理テーブルメモリ４２は複数
の知識ベースポインタ４３からなる。各知識ベースポイ
ンタ４３の構造を図５左端に示す。知識ベースポインタ
（実アドレスマッピングメモリ）４３は、標準知識ベー
スメモリ単位で作成され、標準知識ベース格納メモリ４
６の先頭アドレス、差分メンバシップ関数格納メモリ４
５の先頭アドレス、差分ルール格納メモリ４４の先頭ア
ドレスを格納している。
【００７４】差分ルールと差分メンバシップ関数は、各
標準知識ベースに対して複数存在する。差分ルール格納
メモリ４４は、標準知識ベースに対応して存在し、関連
する総ての差分ルールを格納する。差分メンバシップ関
数格納メモリ４５は、標準知識ベースに対応して存在
し、関連する総ての差分メンバシップ関数を格納する。
該当する派生知識ベースの差分ルール格納アドレスは、
差分ルール格納メモリ先頭アドレスと差分ルールオフセ
ットアドレス４７を加算器４８で合成して生成される。
該当する派生知識ベースの差分メンバシップ関数格納ア
ドレスは、差分メンバシップ関数格納メモリ先頭アドレ
スと差分メンバシップ関数オフセットアドレス４８を加
算器４Ａで合成して生成される。
標準知識ベースに対して複数存在する。差分ルール格納
メモリ４４は、標準知識ベースに対応して存在し、関連
する総ての差分ルールを格納する。差分メンバシップ関
数格納メモリ４５は、標準知識ベースに対応して存在
し、関連する総ての差分メンバシップ関数を格納する。
該当する派生知識ベースの差分ルール格納アドレスは、
差分ルール格納メモリ先頭アドレスと差分ルールオフセ
ットアドレス４７を加算器４８で合成して生成される。
該当する派生知識ベースの差分メンバシップ関数格納ア
ドレスは、差分メンバシップ関数格納メモリ先頭アドレ
スと差分メンバシップ関数オフセットアドレス４８を加
算器４Ａで合成して生成される。
【００７５】この発明に係るファジィ知識ベース選択コ
ードとそれによって選択された知識ベースのアクセス手
段を図６に示す。知識ベース選択コードがデコードされ
て標準知識ベース５Ｈ、差分ルール５Ｉ、差分メンバシ
ップ関数５Ｊ内の該当する格納アドレスが生成されるま
での流れに沿って動作を説明する。５１，５２，５３，
５４はファジィ知識ベース選択コードを示す。図５に示
した知識ベース管理テーブル４２の先頭アドレス（上位
アドレス）が大分類選択コード５１によって指定され
る。
ードとそれによって選択された知識ベースのアクセス手
段を図６に示す。知識ベース選択コードがデコードされ
て標準知識ベース５Ｈ、差分ルール５Ｉ、差分メンバシ
ップ関数５Ｊ内の該当する格納アドレスが生成されるま
での流れに沿って動作を説明する。５１，５２，５３，
５４はファジィ知識ベース選択コードを示す。図５に示
した知識ベース管理テーブル４２の先頭アドレス（上位
アドレス）が大分類選択コード５１によって指定され
る。
【００７６】また、図５に示した標準知識ベースが複数
ある場合には、それらのいずれかを選択するために大分
類選択コード５１を用いる。図５に示した知識ベース管
理テーブル４２の先頭アドレスのオフセットアドレス
（下位アドレス）が標準知識ベース選択コード５２によ
って指定される。大分類選択コード５１は知識ベース管
理テーブル先頭アドレス生成部５５に転送されて知識ベ
ース管理テーブル先頭アドレスに変換された後、標準知
識ベース格納制御アドレス生成部５９に転送される。標
準知識ベース選択コード５２は知識ベース管理テーブル
オフセットアドレス生成部５６に転送されて知識ベース
管理テーブルオフセットアドレスに変換された後、標準
知識ベース格納先頭アドレス生成部５９に転送される。
標準知識ベース格納先頭アドレス生成部５９では、標準
知識ベース格納先頭アドレスと知識ベース管理テーブル
オフセットアドレスとを合成して該当する知識ベースポ
インタ４３の先頭アドレスを生成する。
ある場合には、それらのいずれかを選択するために大分
類選択コード５１を用いる。図５に示した知識ベース管
理テーブル４２の先頭アドレスのオフセットアドレス
（下位アドレス）が標準知識ベース選択コード５２によ
って指定される。大分類選択コード５１は知識ベース管
理テーブル先頭アドレス生成部５５に転送されて知識ベ
ース管理テーブル先頭アドレスに変換された後、標準知
識ベース格納制御アドレス生成部５９に転送される。標
準知識ベース選択コード５２は知識ベース管理テーブル
オフセットアドレス生成部５６に転送されて知識ベース
管理テーブルオフセットアドレスに変換された後、標準
知識ベース格納先頭アドレス生成部５９に転送される。
標準知識ベース格納先頭アドレス生成部５９では、標準
知識ベース格納先頭アドレスと知識ベース管理テーブル
オフセットアドレスとを合成して該当する知識ベースポ
インタ４３の先頭アドレスを生成する。
【００７７】次いで、該当する知識ベースポインタ４３
の先頭アドレスを差分知識ベース格納制御アドレス生成
部５Ａに転送すると同時に知識ベースポインタ４３の標
準知識ベース格納メモリ先頭アドレスを読み出して該当
する標準知識ベースの先頭アドレスを生成する。差分知
識ベース格納先頭アドレス生成部５Ａは該当する知識ベ
ースポインタ４３の先頭アドレスをもとに差分メンバシ
ップ関数格納メモリ先頭アドレスを生成し、差分メンバ
シップ関数格納メモリ先頭アドレス保持部５Ｂに転送す
る。差分知識ベース格納先頭アドレス生成部５Ａは該当
する知識ベースポインタ４３の先頭アドレスをもとに差
分ルール格納メモリ先頭アドレスを生成し、差分ルール
格納メモリ先頭アドレス保持部５Ｃに転送する。
の先頭アドレスを差分知識ベース格納制御アドレス生成
部５Ａに転送すると同時に知識ベースポインタ４３の標
準知識ベース格納メモリ先頭アドレスを読み出して該当
する標準知識ベースの先頭アドレスを生成する。差分知
識ベース格納先頭アドレス生成部５Ａは該当する知識ベ
ースポインタ４３の先頭アドレスをもとに差分メンバシ
ップ関数格納メモリ先頭アドレスを生成し、差分メンバ
シップ関数格納メモリ先頭アドレス保持部５Ｂに転送す
る。差分知識ベース格納先頭アドレス生成部５Ａは該当
する知識ベースポインタ４３の先頭アドレスをもとに差
分ルール格納メモリ先頭アドレスを生成し、差分ルール
格納メモリ先頭アドレス保持部５Ｃに転送する。
【００７８】差分ルール選択コード５３は差分ルール格
納メモリ内に格納された複数の差分ルールの中から該当
する差分ルールを選択するコードである。差分ルール選
択コード５３は差分ルール格納メモリオフセットアドレ
ス生成部５７に転送され、差分ルール格納メモリオフセ
ットアドレスに変換された後、差分ルール格納メモリオ
フセットアドレス保持部５Ｄに転送される。差分ルール
格納メモリ先頭アドレス保持部５Ｃと差分ルール格納メ
モリオフセットアドレス保持部５Ｄにデータが揃った段
階で差分ルール格納メモリ実アドレス生成部５Ｆに両デ
ータが転送され、差分ルール格納メモリ実アドレスが生
成される。
納メモリ内に格納された複数の差分ルールの中から該当
する差分ルールを選択するコードである。差分ルール選
択コード５３は差分ルール格納メモリオフセットアドレ
ス生成部５７に転送され、差分ルール格納メモリオフセ
ットアドレスに変換された後、差分ルール格納メモリオ
フセットアドレス保持部５Ｄに転送される。差分ルール
格納メモリ先頭アドレス保持部５Ｃと差分ルール格納メ
モリオフセットアドレス保持部５Ｄにデータが揃った段
階で差分ルール格納メモリ実アドレス生成部５Ｆに両デ
ータが転送され、差分ルール格納メモリ実アドレスが生
成される。
【００７９】この差分ルール格納メモリ実アドレスを用
いて差分ルール５Ｉから該当する差分ルールが読み出さ
れる。差分メンバシップ関数選択コード５４は差分メン
バシップ関数格納メモリ内に格納された複数の差分メン
バシップ関数の中から該当する差分メンバシップ関数を
選択するコードである。差分メンバシップ関数選択コー
ド５４は差分メンバシップ関数格納メモリオフセットア
ドレス生成部５８に転送され、差分メンバシップ関数格
納メモリオフセットアドレスに変換された後、差分メン
バシップ関数格納メモリオフセットアドレス保持部５Ｅ
に転送される。
いて差分ルール５Ｉから該当する差分ルールが読み出さ
れる。差分メンバシップ関数選択コード５４は差分メン
バシップ関数格納メモリ内に格納された複数の差分メン
バシップ関数の中から該当する差分メンバシップ関数を
選択するコードである。差分メンバシップ関数選択コー
ド５４は差分メンバシップ関数格納メモリオフセットア
ドレス生成部５８に転送され、差分メンバシップ関数格
納メモリオフセットアドレスに変換された後、差分メン
バシップ関数格納メモリオフセットアドレス保持部５Ｅ
に転送される。
【００８０】また、差分メンバシップ関数格納メモリ先
頭アドレス保持部５Ｂと差分メンバシップ関数格納メモ
リオフセットアドレス保持部５Ｅにデータが揃った段階
で差分メンバシップ関数格納メモリ実アドレス生成部５
Ｇに両データが転送され、差分メンバシップ関数格納メ
モリ実アドレスが生成される。この差分メンバシップ関
数格納メモリ実アドレスを用いて差分メンバシップ関数
５Ｊから該当する差分メンバシップ関数が読み出され
る。
頭アドレス保持部５Ｂと差分メンバシップ関数格納メモ
リオフセットアドレス保持部５Ｅにデータが揃った段階
で差分メンバシップ関数格納メモリ実アドレス生成部５
Ｇに両データが転送され、差分メンバシップ関数格納メ
モリ実アドレスが生成される。この差分メンバシップ関
数格納メモリ実アドレスを用いて差分メンバシップ関数
５Ｊから該当する差分メンバシップ関数が読み出され
る。
【００８１】標準知識ベース格納メモリアドレスを生成
する手段を図７に具体的に示す。標準知識ベースの大分
類選択コード６１はマッピングメモリＡ６３により知識
ベース管理テーブルの先頭アドレスに変換される。大分
類の中での標準知識ベース選択コード６２はマッピング
メモリＢ６４により知識ベース管理テーブルのオフセッ
トアドレスに変換される。マッピングメモリＡ６３とマ
ッピングメモリＢ６４の出力は加算器Ａ６５に転送さ
れ、そこで加算されて知識ベースポインタアドレスを生
成する。知識ベースポインタアドレスは、標準知識ベー
スポインタ６６に転送され、標準知識ベース格納アドレ
スに変換される。
する手段を図７に具体的に示す。標準知識ベースの大分
類選択コード６１はマッピングメモリＡ６３により知識
ベース管理テーブルの先頭アドレスに変換される。大分
類の中での標準知識ベース選択コード６２はマッピング
メモリＢ６４により知識ベース管理テーブルのオフセッ
トアドレスに変換される。マッピングメモリＡ６３とマ
ッピングメモリＢ６４の出力は加算器Ａ６５に転送さ
れ、そこで加算されて知識ベースポインタアドレスを生
成する。知識ベースポインタアドレスは、標準知識ベー
スポインタ６６に転送され、標準知識ベース格納アドレ
スに変換される。
【００８２】差分ルール格納メモリアドレスと差分メン
バシップ関数格納メモリアドレスとを生成する手段を図
８に示す。知識ベースポインタアドレス７１は図７に示
した加算器Ａ（６５）で生成されたアドレスである。差
分ルールポインタオフセットアドレス７２は知識ベース
ポインタアドレス７１から差分ルールポインタ格納アド
レスまでのオフセット量を格納している。加算器Ｃ（７
４）は知識ベースポインタアドレス７１と差分ルールポ
インタオフセットアドレス７２の出力を加算して差分ル
ールポインタのアドレスを生成する。差分ルールポイン
タ７６は差分ルールポインタのアドレスから差分ルール
格納メモリの先頭アドレスを生成する。
バシップ関数格納メモリアドレスとを生成する手段を図
８に示す。知識ベースポインタアドレス７１は図７に示
した加算器Ａ（６５）で生成されたアドレスである。差
分ルールポインタオフセットアドレス７２は知識ベース
ポインタアドレス７１から差分ルールポインタ格納アド
レスまでのオフセット量を格納している。加算器Ｃ（７
４）は知識ベースポインタアドレス７１と差分ルールポ
インタオフセットアドレス７２の出力を加算して差分ル
ールポインタのアドレスを生成する。差分ルールポイン
タ７６は差分ルールポインタのアドレスから差分ルール
格納メモリの先頭アドレスを生成する。
【００８３】差分ルール選択コード７８は差分ルール格
納アドレスの下位アドレスを生成するためのコードであ
り、マッピングメモリＣ（７Ａ）に転送され差分ルール
格納アドレスの下位アドレスに変換される。加算器Ｅ
（７Ｃ）は差分ルールポインタ７６が出力する差分ルー
ル格納メモリの先頭アドレスとマッピングメモリＣ（７
Ａ）の出力を加算して差分ルール格納アドレス７Ｅを生
成する。差分メンバシップ関数ポインタオフセットアド
レス７３は知識ベースポインタアドレス７１から差分メ
ンバシップ関数ポインタ格納アドレスまでのオフセット
量を格納している。加算器Ｄ（７５）は知識ベースポイ
ンタアドレス７１と差分メンバシップ関数ポインタオフ
セットアドレス７３の出力を加算して差分メンバシップ
関数ポインタのアドレスを生成する。
納アドレスの下位アドレスを生成するためのコードであ
り、マッピングメモリＣ（７Ａ）に転送され差分ルール
格納アドレスの下位アドレスに変換される。加算器Ｅ
（７Ｃ）は差分ルールポインタ７６が出力する差分ルー
ル格納メモリの先頭アドレスとマッピングメモリＣ（７
Ａ）の出力を加算して差分ルール格納アドレス７Ｅを生
成する。差分メンバシップ関数ポインタオフセットアド
レス７３は知識ベースポインタアドレス７１から差分メ
ンバシップ関数ポインタ格納アドレスまでのオフセット
量を格納している。加算器Ｄ（７５）は知識ベースポイ
ンタアドレス７１と差分メンバシップ関数ポインタオフ
セットアドレス７３の出力を加算して差分メンバシップ
関数ポインタのアドレスを生成する。
【００８４】差分メンバシップ関数ポインタ７７は差分
メンバシップ関数ポインタのアドレスから差分メンバシ
ップ関数格納メモリの先頭アドレスを生成する。差分メ
ンバシップ関数選択コード７９は差分メンバシップ関数
格納アドレスの下位アドレスを生成するためのコードで
あり、マッピングメモリＤ（７Ｂ）に転送されて差分メ
ンバシップ関数格納アドレスの下位アドレスに変換され
る。加算器Ｆ（７Ｄ）は差分メンバシップ関数ポインタ
７７が出力する差分メンバシップ関数格納メモリの先頭
アドレスとマッピングメモリＤ（７Ｂ）の出力を加算し
て差分メンバシップ関数格納アドレス７Ｆを生成する。
メンバシップ関数ポインタのアドレスから差分メンバシ
ップ関数格納メモリの先頭アドレスを生成する。差分メ
ンバシップ関数選択コード７９は差分メンバシップ関数
格納アドレスの下位アドレスを生成するためのコードで
あり、マッピングメモリＤ（７Ｂ）に転送されて差分メ
ンバシップ関数格納アドレスの下位アドレスに変換され
る。加算器Ｆ（７Ｄ）は差分メンバシップ関数ポインタ
７７が出力する差分メンバシップ関数格納メモリの先頭
アドレスとマッピングメモリＤ（７Ｂ）の出力を加算し
て差分メンバシップ関数格納アドレス７Ｆを生成する。
【００８５】（３）ファジィ制御システムの複数知識ベ
ース実行制御装置の動作 この発明に係るファジィ制御システムの複数知識ベース
実行制御装置の構成を図９に示す。シーケンス制御全体
の動作はシーケンサＣＰＵ８１が管理する。ファジィ制
御装置８２は、シーケンサＣＰＵ８１の管理のもとでフ
ァジィ制御を実行する。以下では、シーケンサＣＰＵ８
１からの指令を受けてファジィ制御装置８２が動作する
状態を順を追って説明する。ファジィ制御を実行する前
にシーケンサＣＰＵ８１からファジィ制御実行制御部８
４を介してファジィ制御システムの複数知識ベース実行
制御装置内の複数知識ベース管理部８５にファジィ制御
知識ベース群が転送される。
ース実行制御装置の動作 この発明に係るファジィ制御システムの複数知識ベース
実行制御装置の構成を図９に示す。シーケンス制御全体
の動作はシーケンサＣＰＵ８１が管理する。ファジィ制
御装置８２は、シーケンサＣＰＵ８１の管理のもとでフ
ァジィ制御を実行する。以下では、シーケンサＣＰＵ８
１からの指令を受けてファジィ制御装置８２が動作する
状態を順を追って説明する。ファジィ制御を実行する前
にシーケンサＣＰＵ８１からファジィ制御実行制御部８
４を介してファジィ制御システムの複数知識ベース実行
制御装置内の複数知識ベース管理部８５にファジィ制御
知識ベース群が転送される。
【００８６】ファジィ制御システムの複数知識ベース実
行制御装置内の複数知識ベース管理部８５は、制御上不
要な知識ベース合成手段を持たない点を除いて図３に示
した複数知識ベース管理装置と同様の機能、構成を持
つ。シーケンサＣＰＵから転送されてきたファジィ制御
知識ベースは知識ベース管理部８６の管理のもとに、標
準知識ベース管理テーブル８７、差分メンバシップ関数
管理テーブル８８、差分ルール管理テーブル８９、標準
知識ベース格納メモリ８Ａ、差分メンバシップ関数格納
メモリ８Ｂ、差分ルール格納メモリ８Ｃに格納される。
行制御装置内の複数知識ベース管理部８５は、制御上不
要な知識ベース合成手段を持たない点を除いて図３に示
した複数知識ベース管理装置と同様の機能、構成を持
つ。シーケンサＣＰＵから転送されてきたファジィ制御
知識ベースは知識ベース管理部８６の管理のもとに、標
準知識ベース管理テーブル８７、差分メンバシップ関数
管理テーブル８８、差分ルール管理テーブル８９、標準
知識ベース格納メモリ８Ａ、差分メンバシップ関数格納
メモリ８Ｂ、差分ルール格納メモリ８Ｃに格納される。
【００８７】ファジィ制御を開始する時点で、シーケン
サＣＰＵ８１は、実行要求受付部８３対して実行要求を
転送する。実行要求受付部８３は実行要求を順次受付け
るＦＩＦＯ構造のバッファで構成され、最初に受け付け
たものから順次ファジィ制御実行制御部８４に転送す
る。実行要求の内容は、図６に示した知識ベース選択コ
ード等である。
サＣＰＵ８１は、実行要求受付部８３対して実行要求を
転送する。実行要求受付部８３は実行要求を順次受付け
るＦＩＦＯ構造のバッファで構成され、最初に受け付け
たものから順次ファジィ制御実行制御部８４に転送す
る。実行要求の内容は、図６に示した知識ベース選択コ
ード等である。
【００８８】ファジィ制御実行制御部８４は、これを複
数知識ベース実行制御装置内の複数知識ベース管理部８
５に指令を出力し、知識ベース管理部８６の管理のもと
に知識ベース合成部８Ｄを用いて該当する派生知識ベー
スを生成させる。一方で、シーケンサＣＰＵ８１と協調
をとりつつファジィ制御装置を管理するため、ファジィ
制御実行制御部８４は、シーケンサＣＰＵ８１に対して
現在の実行状態と新しい知識ベースの準備状況を転送
し、シーケンサＣＰＵ８１からの知識ベース切替命令を
待つ。
数知識ベース実行制御装置内の複数知識ベース管理部８
５に指令を出力し、知識ベース管理部８６の管理のもと
に知識ベース合成部８Ｄを用いて該当する派生知識ベー
スを生成させる。一方で、シーケンサＣＰＵ８１と協調
をとりつつファジィ制御装置を管理するため、ファジィ
制御実行制御部８４は、シーケンサＣＰＵ８１に対して
現在の実行状態と新しい知識ベースの準備状況を転送
し、シーケンサＣＰＵ８１からの知識ベース切替命令を
待つ。
【００８９】シーケンサＣＰＵ８１は現在の実行状態と
新しい知識ベースの準備状況をもとに知識ベース切替時
期を判断し、ファジィ制御実行制御部８４に知識ベース
切替命令を出力する。ファジィ制御実行制御部８４はシ
ーケンサＣＰＵ８１からの知識ベース切替命令を受ける
と、知識ベース合成部８Ｄで合成された派生知識ベース
を実行用知識ベースとしてファジィ制御実行部８Ｅ内の
実行用知識ベース部８Ｇに転送する。推論エンジン部８
Ｆは実行用知識ベース部８Ｇから読み出した実行用知識
ベースと入出力インタフェース部８Ｈを介して得た制御
対象８Ｉからの情報を用いて、制御対象８Ｉのファジィ
制御を実行する。
新しい知識ベースの準備状況をもとに知識ベース切替時
期を判断し、ファジィ制御実行制御部８４に知識ベース
切替命令を出力する。ファジィ制御実行制御部８４はシ
ーケンサＣＰＵ８１からの知識ベース切替命令を受ける
と、知識ベース合成部８Ｄで合成された派生知識ベース
を実行用知識ベースとしてファジィ制御実行部８Ｅ内の
実行用知識ベース部８Ｇに転送する。推論エンジン部８
Ｆは実行用知識ベース部８Ｇから読み出した実行用知識
ベースと入出力インタフェース部８Ｈを介して得た制御
対象８Ｉからの情報を用いて、制御対象８Ｉのファジィ
制御を実行する。
【００９０】（４）複数知識ベース保存管理装置と複数
知識ベース実行制御装置とのインタフェース ファジィ制御システムの複数知識ベース保存管理装置と
ファジィ制御システムの複数知識ベース実行制御装置と
を独立して構成し、その間のインタフェースをフロッピ
ーディスクでとる場合の構成を図１０に示す。複数知識
ベース保存管理装置と複数知識ベース実行制御装置とが
離れて置かれる場合に適した構成である。複数知識ベー
ス保存管理装置上で、表示装置９１、入力装置９２を用
いて作成されたファジィ制御知識ベースは、フロッピー
ディスク９３やメモリカード等の外部記憶手段を用い
て、複数知識ベース実行制御装置９４に転送される。
知識ベース実行制御装置とのインタフェース ファジィ制御システムの複数知識ベース保存管理装置と
ファジィ制御システムの複数知識ベース実行制御装置と
を独立して構成し、その間のインタフェースをフロッピ
ーディスクでとる場合の構成を図１０に示す。複数知識
ベース保存管理装置と複数知識ベース実行制御装置とが
離れて置かれる場合に適した構成である。複数知識ベー
ス保存管理装置上で、表示装置９１、入力装置９２を用
いて作成されたファジィ制御知識ベースは、フロッピー
ディスク９３やメモリカード等の外部記憶手段を用い
て、複数知識ベース実行制御装置９４に転送される。
【００９１】ファジィ制御システムの複数知識ベース保
存管理装置とファジィ制御システムの複数知識ベース実
行制御装置とを独立して構成し、その間のインタフェー
スをパラレルバス或いはシリアルラインを用いた通信で
とる場合の構成図を図１１に示す。複数知識ベース保存
管理装置上で、表示装置１０１、入力装置１０２を用い
て作成されたファジィ制御知識ベースは、パラレルバス
或いはシリアルラインを用いた通信路１０３を介して、
複数知識ベース実行制御装置１０４に転送される。
存管理装置とファジィ制御システムの複数知識ベース実
行制御装置とを独立して構成し、その間のインタフェー
スをパラレルバス或いはシリアルラインを用いた通信で
とる場合の構成図を図１１に示す。複数知識ベース保存
管理装置上で、表示装置１０１、入力装置１０２を用い
て作成されたファジィ制御知識ベースは、パラレルバス
或いはシリアルラインを用いた通信路１０３を介して、
複数知識ベース実行制御装置１０４に転送される。
【００９２】ファジィ制御システムの複数知識ベース保
存管理装置とファジィ制御システムの複数知識ベース実
行制御装置とを一体で構成した場合の構成図を図１２に
示す。複数知識ベース保存管理実行制御装置１１３に表
示装置１１１、入力装置１１２を直接接続してファジィ
制御知識ベースを作成し、制御を実行する。
存管理装置とファジィ制御システムの複数知識ベース実
行制御装置とを一体で構成した場合の構成図を図１２に
示す。複数知識ベース保存管理実行制御装置１１３に表
示装置１１１、入力装置１１２を直接接続してファジィ
制御知識ベースを作成し、制御を実行する。
【００９３】上記の如く、上記各実施例においては、以
下の如き効果がある。第１に、知識ベース間の相互関係
に着目して複数の知識ベースを保存管理することによ
り、ファジィ制御システムにおける複数知識ベースを少
ないメモリ容量で保存管理できる。
下の如き効果がある。第１に、知識ベース間の相互関係
に着目して複数の知識ベースを保存管理することによ
り、ファジィ制御システムにおける複数知識ベースを少
ないメモリ容量で保存管理できる。
【００９４】第２に、必要な知識ベースを合成する知識
ベース合成手段、標準となる知識ベースとの差を抽出す
る差分情報抽出手段、知識ベースのデータ構造を管理す
るデータ構造管理手段、知識ベースの管理情報を格納す
る管理テーブル格納手段、実際の知識ベースデータを管
理する実データ管理手段、実際の知識ベースデータを格
納する実データ格納手段、上記各手段を統合して知識ベ
ースを管理する知識ベース管理手段を備えることによ
り、ファジィ制御システムの複数知識ベースを少ないメ
モリ容量で管理できる。
ベース合成手段、標準となる知識ベースとの差を抽出す
る差分情報抽出手段、知識ベースのデータ構造を管理す
るデータ構造管理手段、知識ベースの管理情報を格納す
る管理テーブル格納手段、実際の知識ベースデータを管
理する実データ管理手段、実際の知識ベースデータを格
納する実データ格納手段、上記各手段を統合して知識ベ
ースを管理する知識ベース管理手段を備えることによ
り、ファジィ制御システムの複数知識ベースを少ないメ
モリ容量で管理できる。
【００９５】第３に、該当メンバシップ関数消去器によ
り標準メンバシップ関数内の差分メンバシップ関数と交
換する部分を消去し、該当ルール消去器により標準ルー
ル内の差分ルールと交換する部分を消去した後、差分知
識ベース挿入器により標準知識ベースに差分知識ベース
の情報を挿入することにより容易に知識ベースを合成で
きる。
り標準メンバシップ関数内の差分メンバシップ関数と交
換する部分を消去し、該当ルール消去器により標準ルー
ル内の差分ルールと交換する部分を消去した後、差分知
識ベース挿入器により標準知識ベースに差分知識ベース
の情報を挿入することにより容易に知識ベースを合成で
きる。
【００９６】第４に、逐次比較器により標準知識ベース
と編集後知識ベースとを逐次比較し、差分抽出器により
標準知識ベースと編集後知識ベースとの相違点を抽出す
ることにより容易に差分情報を抽出できる。
と編集後知識ベースとを逐次比較し、差分抽出器により
標準知識ベースと編集後知識ベースとの相違点を抽出す
ることにより容易に差分情報を抽出できる。
【００９７】第５に、標準知識ベース管理テーブルによ
り標準となる知識ベース群の所在を管理し、差分メンバ
シップ関数管理テーブルにより差分メンバシップ関数群
の所在を管理し、差分ルール管理テーブルにより差分ル
ール群の所在を管理することにより知識ベースのデータ
構造を容易に管理できる。
り標準となる知識ベース群の所在を管理し、差分メンバ
シップ関数管理テーブルにより差分メンバシップ関数群
の所在を管理し、差分ルール管理テーブルにより差分ル
ール群の所在を管理することにより知識ベースのデータ
構造を容易に管理できる。
【００９８】第６に、知識ベース管理テーブルにより全
知識ベースの構成情報を格納し、知識ベースポインタに
より各知識ベースを構成する標準知識ベース、差分知識
ベースの先頭アドレスを格納し、差分ルールオフセット
アドレス加算器により実際の差分ルールを格納するアド
レスを算出し、差分メンバシップ関数オフセットアドレ
ス加算器により実際の差分メンバシップ関数を格納する
アドレスを算出することにより効率良く管理テーブルを
格納できる。
知識ベースの構成情報を格納し、知識ベースポインタに
より各知識ベースを構成する標準知識ベース、差分知識
ベースの先頭アドレスを格納し、差分ルールオフセット
アドレス加算器により実際の差分ルールを格納するアド
レスを算出し、差分メンバシップ関数オフセットアドレ
ス加算器により実際の差分メンバシップ関数を格納する
アドレスを算出することにより効率良く管理テーブルを
格納できる。
【００９９】第７に、大分類選択コードにより標準知識
ベースの大分類を指定し、標準知識ベース選択コードに
より個々の標準知識ベースの先頭アドレスを生成し、大
分類選択コードマッピングメモリにより大分類選択コー
ドから大分類先頭アドレスを生成し、標準知識ベース選
択コードマッピングメモリにより標準知識ベース選択コ
ードから個々の標準知識ベースの先頭アドレスを生成
し、加算器により大分類先頭アドレスと標準知識ベース
先頭アドレスとを加算して実アドレスを生成し、標準知
識ベースポインタにより標準知識ベース格納アドレスを
生成することにより標準知識ベース格納メモリアドレス
を容易に生成できる。
ベースの大分類を指定し、標準知識ベース選択コードに
より個々の標準知識ベースの先頭アドレスを生成し、大
分類選択コードマッピングメモリにより大分類選択コー
ドから大分類先頭アドレスを生成し、標準知識ベース選
択コードマッピングメモリにより標準知識ベース選択コ
ードから個々の標準知識ベースの先頭アドレスを生成
し、加算器により大分類先頭アドレスと標準知識ベース
先頭アドレスとを加算して実アドレスを生成し、標準知
識ベースポインタにより標準知識ベース格納アドレスを
生成することにより標準知識ベース格納メモリアドレス
を容易に生成できる。
【０１００】第８に、加算器により知識ベースポインタ
の先頭アドレスを格納する知識ベースポインタアドレス
と知識ベースポインタの先頭アドレスから差分メンバシ
ップ関数ポインタまでのオフセット値を格納する差分メ
ンバシップ関数ポインタオフセットアドレスとから差分
メンバシップ関数ポインタアドレスを生成して差分メン
バシップ関数ポインタに差分メンバシップ関数の先頭ア
ドレスを格納し、差分メンバシップ関数選択コードを用
いて差分メンバシップ関数選択コードマッピングメモリ
から差分メンバシップ関数格納アドレスの下位アドレス
を生成した後、差分メンバシップ関数格納アドレスの先
頭アドレスと下位アドレスを差分メンバシップ関数格納
アドレス加算器により加算して差分メンバシップ関数格
納アドレスを容易に生成できる。
の先頭アドレスを格納する知識ベースポインタアドレス
と知識ベースポインタの先頭アドレスから差分メンバシ
ップ関数ポインタまでのオフセット値を格納する差分メ
ンバシップ関数ポインタオフセットアドレスとから差分
メンバシップ関数ポインタアドレスを生成して差分メン
バシップ関数ポインタに差分メンバシップ関数の先頭ア
ドレスを格納し、差分メンバシップ関数選択コードを用
いて差分メンバシップ関数選択コードマッピングメモリ
から差分メンバシップ関数格納アドレスの下位アドレス
を生成した後、差分メンバシップ関数格納アドレスの先
頭アドレスと下位アドレスを差分メンバシップ関数格納
アドレス加算器により加算して差分メンバシップ関数格
納アドレスを容易に生成できる。
【０１０１】第９に、加算器により知識ベースポインタ
の先頭アドレスを格納する知識ベースポインタアドレス
と知識ベースポインタの先頭アドレスから差分ルールポ
インタまでのオフセット値を格納する差分ルールポイン
タオフセットアドレスとから差分ルールの先頭アドレス
を生成して差分ルールポインタに格納し、差分ルール選
択コードマッピングメモリを用いて差分ルール格納アド
レスの下位アドレスを生成した後、差分ルールポインタ
出力と差分ルール下位アドレスを差分ルール格納アドレ
ス加算器により加算して差分ルール格納アドレスを容易
に生成できる。
の先頭アドレスを格納する知識ベースポインタアドレス
と知識ベースポインタの先頭アドレスから差分ルールポ
インタまでのオフセット値を格納する差分ルールポイン
タオフセットアドレスとから差分ルールの先頭アドレス
を生成して差分ルールポインタに格納し、差分ルール選
択コードマッピングメモリを用いて差分ルール格納アド
レスの下位アドレスを生成した後、差分ルールポインタ
出力と差分ルール下位アドレスを差分ルール格納アドレ
ス加算器により加算して差分ルール格納アドレスを容易
に生成できる。
【０１０２】第１０に、標準知識ベース格納メモリに標
準知識ベースを格納し、差分メンバシップ関数格納メモ
リに差分メンバシップ関数を格納し、差分ルール格納メ
モリに差分ルールを格納することによりファジィ制御シ
ステムの複数の知識ベースの実データを容易に格納でき
る。
準知識ベースを格納し、差分メンバシップ関数格納メモ
リに差分メンバシップ関数を格納し、差分ルール格納メ
モリに差分ルールを格納することによりファジィ制御シ
ステムの複数の知識ベースの実データを容易に格納でき
る。
【０１０３】第１１に、知識ベース合成器により標準知
識ベースと差分知識ベースを合成して派生知識ベースを
生成し、差分情報抽出器により標準知識ベースと派生知
識ベースを比較して差分知識ベースを生成し、データ構
造管理器により標準知識ベースと差分知識ベースの構造
を管理し、管理テーブル格納器により知識ベースの構造
を維持管理し、実データ管理器により知識ベースの実体
を格納し、知識ベース管理マスタにより全体の情報の流
れを制御することによりファジィ制御システムの複数知
識ベースを容易に管理できる。
識ベースと差分知識ベースを合成して派生知識ベースを
生成し、差分情報抽出器により標準知識ベースと派生知
識ベースを比較して差分知識ベースを生成し、データ構
造管理器により標準知識ベースと差分知識ベースの構造
を管理し、管理テーブル格納器により知識ベースの構造
を維持管理し、実データ管理器により知識ベースの実体
を格納し、知識ベース管理マスタにより全体の情報の流
れを制御することによりファジィ制御システムの複数知
識ベースを容易に管理できる。
【０１０４】第１２に、知識ベース間の相違に着目して
複数の知識ベースを少ないメモリ容量で格納するととも
に、必要に応じて知識ベースを合成して使用することに
より複数知識ベースの実行を容易に制御できる。
複数の知識ベースを少ないメモリ容量で格納するととも
に、必要に応じて知識ベースを合成して使用することに
より複数知識ベースの実行を容易に制御できる。
【０１０５】第１３に、知識ベース管理手段により複数
の知識ベースを効率良く管理し、管理テーブル格納手段
により知識ベースの管理情報を格納し、実データ格納手
段により実際の知識ベースデータを管理し、知識ベース
合成手段により必要な知識ベースを合成し、実行要求受
付手段によりシーケンサからの実行要求を受け付け、フ
ァジィ制御実行管理手段によりシーケンサからの実行要
求に応じた実行用知識ベースの生成、選択、切替時期の
指示を行いファジィ制御の実行を管理し、実行用知識ベ
ース格納手段によりシーケンサからの要求に応じて生成
された実行用の知識ベースを格納し、ファジィ推論機能
を持つファジィ制御実行手段により実際にファジィ制御
を実行し、入出力インタフェース手段により制御対象と
の間の入出力を行うことにより、容易にファジィ制御の
最適化を行える。
の知識ベースを効率良く管理し、管理テーブル格納手段
により知識ベースの管理情報を格納し、実データ格納手
段により実際の知識ベースデータを管理し、知識ベース
合成手段により必要な知識ベースを合成し、実行要求受
付手段によりシーケンサからの実行要求を受け付け、フ
ァジィ制御実行管理手段によりシーケンサからの実行要
求に応じた実行用知識ベースの生成、選択、切替時期の
指示を行いファジィ制御の実行を管理し、実行用知識ベ
ース格納手段によりシーケンサからの要求に応じて生成
された実行用の知識ベースを格納し、ファジィ推論機能
を持つファジィ制御実行手段により実際にファジィ制御
を実行し、入出力インタフェース手段により制御対象と
の間の入出力を行うことにより、容易にファジィ制御の
最適化を行える。
【０１０６】第１４に、知識ベース管理テーブルにより
全知識ベースの構成情報を格納し、知識ベースポインタ
により各知識ベースを構成する標準知識ベースと差分知
識ベースの先頭アドレスを格納し、差分ルールオフセッ
トアドレス加算器により実際の差分ルールを格納するア
ドレスを算出し、差分メンバシップ関数オフセットアド
レス加算器により実際の差分メンバシップ関数を格納す
るアドレスを容易に算出できる。
全知識ベースの構成情報を格納し、知識ベースポインタ
により各知識ベースを構成する標準知識ベースと差分知
識ベースの先頭アドレスを格納し、差分ルールオフセッ
トアドレス加算器により実際の差分ルールを格納するア
ドレスを算出し、差分メンバシップ関数オフセットアド
レス加算器により実際の差分メンバシップ関数を格納す
るアドレスを容易に算出できる。
【０１０７】第１５に、大分類選択コードにより標準知
識ベースの大分類を指定し、標準知識ベース選択コード
により個々の標準知識ベースの先頭アドレスを生成し、
大分類選択コードマッピングメモリにより大分類選択コ
ードから大分類先頭アドレスを生成し、標準知識ベース
選択コードマッピングメモリにより標準知識ベース選択
コードから個々の標準知識ベースの先頭アドレスを生成
し、加算器により大分類先頭アドレスと標準知識ベース
先頭アドレスとを加算して実アドレスを生成し、標準知
識ベースポインタにより標準知識ベースアドレスを生成
することにより標準知識ベース格納メモリアドレスを容
易に生成できる。
識ベースの大分類を指定し、標準知識ベース選択コード
により個々の標準知識ベースの先頭アドレスを生成し、
大分類選択コードマッピングメモリにより大分類選択コ
ードから大分類先頭アドレスを生成し、標準知識ベース
選択コードマッピングメモリにより標準知識ベース選択
コードから個々の標準知識ベースの先頭アドレスを生成
し、加算器により大分類先頭アドレスと標準知識ベース
先頭アドレスとを加算して実アドレスを生成し、標準知
識ベースポインタにより標準知識ベースアドレスを生成
することにより標準知識ベース格納メモリアドレスを容
易に生成できる。
【０１０８】第１６に、加算器により知識ベースポイン
タの先頭アドレスを格納する知識ベースポインタアドレ
スと知識ベースポインタの先頭アドレスから差分メンバ
シップ関数ポインタまでのオフセット値を格納する差分
メンバシップ関数ポインタオフセットアドレスとから差
分メンバシップ関数ポインタアドレスを生成し差分メン
バシップ関数ポインタをアクセスして差分メンバシップ
関数の先頭アドレスを生成し、差分メンバシップ関数選
択コードにより差分メンバシップ関数選択コードマッピ
ングメモリを用いて差分メンバシップ関数格納アドレス
の下位アドレスを生成し、差分メンバシップ関数格納ア
ドレス加算器により差分メンバシップ関数ポインタ出力
と差分メンバシップ関数下位アドレスとから差分メンバ
シップ関数格納アドレスを容易生成できる。
タの先頭アドレスを格納する知識ベースポインタアドレ
スと知識ベースポインタの先頭アドレスから差分メンバ
シップ関数ポインタまでのオフセット値を格納する差分
メンバシップ関数ポインタオフセットアドレスとから差
分メンバシップ関数ポインタアドレスを生成し差分メン
バシップ関数ポインタをアクセスして差分メンバシップ
関数の先頭アドレスを生成し、差分メンバシップ関数選
択コードにより差分メンバシップ関数選択コードマッピ
ングメモリを用いて差分メンバシップ関数格納アドレス
の下位アドレスを生成し、差分メンバシップ関数格納ア
ドレス加算器により差分メンバシップ関数ポインタ出力
と差分メンバシップ関数下位アドレスとから差分メンバ
シップ関数格納アドレスを容易生成できる。
【０１０９】第１７に、加算器により知識ベースポイン
タの先頭アドレスを格納する知識ベースポインタアドレ
スと知識ベースポインタの先頭アドレスから差分ルール
ポインタまでのオフセット値を格納する差分ルールポイ
ンタオフセットアドレスとから差分ルールの先頭アドレ
スを生成して差分ルールポインタに格納し、差分ルール
選択コードにより差分ルール選択コードマッピングメモ
リを用いて差分ルール格納アドレスの下位アドレスを生
成し、差分ルール格納アドレス加算器により差分ルール
ポインタ出力と差分ルール下位アドレスとから差分ルー
ル格納メモリアドレスを容易に生成できる。
タの先頭アドレスを格納する知識ベースポインタアドレ
スと知識ベースポインタの先頭アドレスから差分ルール
ポインタまでのオフセット値を格納する差分ルールポイ
ンタオフセットアドレスとから差分ルールの先頭アドレ
スを生成して差分ルールポインタに格納し、差分ルール
選択コードにより差分ルール選択コードマッピングメモ
リを用いて差分ルール格納アドレスの下位アドレスを生
成し、差分ルール格納アドレス加算器により差分ルール
ポインタ出力と差分ルール下位アドレスとから差分ルー
ル格納メモリアドレスを容易に生成できる。
【０１１０】第１８に、標準知識ベース格納メモリによ
り標準知識ベースを格納し、差分メンバシップ関数格納
メモリにより差分メンバシップ関数を格納し、差分ルー
ル格納メモリにより差分ルールを格納することにより実
データを効率良く格納できる。
り標準知識ベースを格納し、差分メンバシップ関数格納
メモリにより差分メンバシップ関数を格納し、差分ルー
ル格納メモリにより差分ルールを格納することにより実
データを効率良く格納できる。
【０１１１】第１９に、該当メンバシップ関数消去器に
より標準メンバシップ関数内の差分メンバシップ関数と
交換する部分を消去し、該当ルール消去器により標準ル
ール内の差分ルールと交換する部分を消去し、差分知識
ベース挿入器により標準知識ベースに差分知識ベースの
情報を挿入することにより知識ベースを容易に合成でき
る。
より標準メンバシップ関数内の差分メンバシップ関数と
交換する部分を消去し、該当ルール消去器により標準ル
ール内の差分ルールと交換する部分を消去し、差分知識
ベース挿入器により標準知識ベースに差分知識ベースの
情報を挿入することにより知識ベースを容易に合成でき
る。
【０１１２】第２０に、知識ベース合成器により標準知
識ベースと差分知識ベースを合成して派生知識ベースを
生成し、データ構造管理器により標準知識ベースと差分
知識ベースの構造を管理し、管理テーブル格納器により
知識ベースの構造を維持管理し、実データ管理器により
知識ベースの実体を格納し、知識ベース管理マスタによ
り全体の情報の流れを制御することにより知識ベースを
容易に管理できる。
識ベースと差分知識ベースを合成して派生知識ベースを
生成し、データ構造管理器により標準知識ベースと差分
知識ベースの構造を管理し、管理テーブル格納器により
知識ベースの構造を維持管理し、実データ管理器により
知識ベースの実体を格納し、知識ベース管理マスタによ
り全体の情報の流れを制御することにより知識ベースを
容易に管理できる。
【０１１３】第２１に、シーケンサからの実行要求を先
着順に受け付け、先着順に出力するＦＩＦＯ構造のバッ
ファにより容易に実行要求を受け付けられる。
着順に受け付け、先着順に出力するＦＩＦＯ構造のバッ
ファにより容易に実行要求を受け付けられる。
【０１１４】第２２に、シーケンサＣＰＵインタフェー
スによりシーケンサＣＰＵとファジィ制御装置との間の
情報交換を実現し、複数知識ベース管理部インタフェー
スにより複数知識ベース管理部への命令転送と複数知識
ベース管理部の状態監視を実現し、ファジィ制御実行部
インタフェースによりファジィ制御実行部への命令転送
とファジィ制御実行部の状態監視を実現し、実行要求受
付部インタフェースにより実行要求受付部への命令転送
と実行要求受付部の状態監視を実現することによりファ
ジィ制御の実行を容易にできる。
スによりシーケンサＣＰＵとファジィ制御装置との間の
情報交換を実現し、複数知識ベース管理部インタフェー
スにより複数知識ベース管理部への命令転送と複数知識
ベース管理部の状態監視を実現し、ファジィ制御実行部
インタフェースによりファジィ制御実行部への命令転送
とファジィ制御実行部の状態監視を実現し、実行要求受
付部インタフェースにより実行要求受付部への命令転送
と実行要求受付部の状態監視を実現することによりファ
ジィ制御の実行を容易にできる。
【０１１５】第２３に、実行用知識ベース格納メモリに
より実際に実行される実行用知識ベースを格納し、ファ
ジィ制御実行管理部インタフェースによりファジィ制御
実行管理部からの命令受付とファジィ制御実行管理部へ
の状態情報転送を実現し、複数知識ベース管理部インタ
フェースにより複数知識ベース管理部からの合成された
実行用知識ベースの転送を実現することにより実行用知
識ベースを容易に格納できる。
より実際に実行される実行用知識ベースを格納し、ファ
ジィ制御実行管理部インタフェースによりファジィ制御
実行管理部からの命令受付とファジィ制御実行管理部へ
の状態情報転送を実現し、複数知識ベース管理部インタ
フェースにより複数知識ベース管理部からの合成された
実行用知識ベースの転送を実現することにより実行用知
識ベースを容易に格納できる。
【０１１６】第２４に、実行用知識ベースメモリにより
実際に制御に使用する実行用知識ベースを格納し、推論
エンジンにより実行用知識ベースを用いて実際に推論を
行い、入出力インタフェースにより制御対象システムと
のデータの授受を行うことによりファジィ制御を容易に
実行できる。
実際に制御に使用する実行用知識ベースを格納し、推論
エンジンにより実行用知識ベースを用いて実際に推論を
行い、入出力インタフェースにより制御対象システムと
のデータの授受を行うことによりファジィ制御を容易に
実行できる。
【０１１７】第２５に、制御対象と直結したインタフェ
ースにより制御対象との間の入出力インタフェースを容
易に実現できる。
ースにより制御対象との間の入出力インタフェースを容
易に実現できる。
【０１１８】第２６に、シーケンサＣＰＵの指示によ
り、制御対象の状況に応じて予め定められた制御知識ベ
ース群を選択して最適なファジィ制御を実現できる。
り、制御対象の状況に応じて予め定められた制御知識ベ
ース群を選択して最適なファジィ制御を実現できる。
【０１１９】第２７に、複数知識ベースを保存管理する
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを独立
した装置として構成することにより、全く独立した環境
で知識ベースの管理と制御の実行が行える。
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを独立
した装置として構成することにより、全く独立した環境
で知識ベースの管理と制御の実行が行える。
【０１２０】第２８に、複数知識ベースを保存管理する
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを独立
した装置として構成し、それらをパラレルバスによる通
信によって接続することにより、二次的な記憶媒体を介
することなくシリアルラインで結合した場合より高速に
データの転送ができるとともに知識ベースの管理と制御
の実行が容易に行える。
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを独立
した装置として構成し、それらをパラレルバスによる通
信によって接続することにより、二次的な記憶媒体を介
することなくシリアルラインで結合した場合より高速に
データの転送ができるとともに知識ベースの管理と制御
の実行が容易に行える。
【０１２１】第２９に、複数知識ベースを保存管理する
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを独立
した装置として構成し、それらをシリアルラインによる
通信によって接続することにより、二次的な記憶媒体を
介することなくシリアルラインで結合した場合より少な
い転送信号線での転送ができるとともに知識ベースの管
理と制御の実行が容易に行える。
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを独立
した装置として構成し、それらをシリアルラインによる
通信によって接続することにより、二次的な記憶媒体を
介することなくシリアルラインで結合した場合より少な
い転送信号線での転送ができるとともに知識ベースの管
理と制御の実行が容易に行える。
【０１２２】第３０に、複数知識ベースを保存管理する
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを一体
化した装置として構成することにより、知識ベースの管
理と制御の実行を一元的に行える。
複数知識ベース管理装置と、制御対象の状況に応じて予
め定められたファジィ制御知識ベース群を合成あるいは
選択して実行する複数知識ベース実行制御装置とを一体
化した装置として構成することにより、知識ベースの管
理と制御の実行を一元的に行える。
【０１２３】
【発明の効果】以上、説明した通り、この発明による知
識ベース保存方法と合成方法、及びその方法を用いたフ
ァジィ制御システムによれば、制御対象の状況に応じて
複数の知識ベースを使い分けるファジィ制御システムの
知識ベース保存方法において、知識ベース間の相互関係
に着目して標準知識ベースと前記標準知識ベースから派
生した派生知識ベース間の差分要素を抽出し、前記一方
の知識ベースに前記差分要素を関連付けて保存した後、
該保存された一方の知識ベース及び差分要素を読み出
し、他方の知識ベースを合成するため、制御対象の状況
に応じて複数の知識ベースを即座に使い分けることを可
能にすることにより、制御対象の状況に即座に安定した
状態で対応でき、複数知識ベースの保存管理を効率よく
実行できる。
識ベース保存方法と合成方法、及びその方法を用いたフ
ァジィ制御システムによれば、制御対象の状況に応じて
複数の知識ベースを使い分けるファジィ制御システムの
知識ベース保存方法において、知識ベース間の相互関係
に着目して標準知識ベースと前記標準知識ベースから派
生した派生知識ベース間の差分要素を抽出し、前記一方
の知識ベースに前記差分要素を関連付けて保存した後、
該保存された一方の知識ベース及び差分要素を読み出
し、他方の知識ベースを合成するため、制御対象の状況
に応じて複数の知識ベースを即座に使い分けることを可
能にすることにより、制御対象の状況に即座に安定した
状態で対応でき、複数知識ベースの保存管理を効率よく
実行できる。
【図１】この発明に係る知識ベース保存方法と合成方法
を示すフローチャートである。
を示すフローチャートである。
【図２】この発明に係るファジィ知識ベースの差分情報
抽出手段を示す説明図である。
抽出手段を示す説明図である。
【図３】この発明に係るファジィ知識ベースの知識ベー
ス合成手段を示す説明図である。
ス合成手段を示す説明図である。
【図４】この発明に係るファジィ制御システムの複数知
識ベース管理装置の構成を示す説明図である。
識ベース管理装置の構成を示す説明図である。
【図５】ファジィ知識ベース格納メモリの物理的な構造
を示す説明図である。
を示す説明図である。
【図６】この発明に係るファジィ知識ベース選択コード
とそれによって選択された知識ベースのアクセス手段を
示す説明図である。
とそれによって選択された知識ベースのアクセス手段を
示す説明図である。
【図７】標準知識ベース格納メモリアドレスを生成する
手段を示す説明図である。
手段を示す説明図である。
【図８】差分ルール格納メモリアドレスと差分メンバシ
ップ関数格納メモリアドレスとを生成する手段を示す説
明図である。
ップ関数格納メモリアドレスとを生成する手段を示す説
明図である。
【図９】この発明に係るファジィ制御システムの複数知
識ベース実行制御装置の構成を示す説明図である。
識ベース実行制御装置の構成を示す説明図である。
【図１０】ファジィ制御システムの複数知識ベース保存
管理装置とファジィ制御システムの複数知識ベース実行
制御装置とを独立して構成し、その間のインタフェース
をフロッピーディスクでとる場合の構成を示す説明図で
ある。
管理装置とファジィ制御システムの複数知識ベース実行
制御装置とを独立して構成し、その間のインタフェース
をフロッピーディスクでとる場合の構成を示す説明図で
ある。
【図１１】ファジィ制御システムの複数知識ベース保存
管理装置とファジィ制御システムの複数知識ベース実行
制御装置とを独立して構成し、その間のインタフェース
を通信でとる場合の構成を示す説明図である。
管理装置とファジィ制御システムの複数知識ベース実行
制御装置とを独立して構成し、その間のインタフェース
を通信でとる場合の構成を示す説明図である。
【図１２】ファジィ制御システムの複数知識ベース保存
管理装置とファジィ制御システムの複数知識ベース実行
制御装置とを一体化した場合の構成を示す説明図であ
る。
管理装置とファジィ制御システムの複数知識ベース実行
制御装置とを一体化した場合の構成を示す説明図であ
る。
【図１３】一般的なオペレーティングシステムのもとで
のファジィ知識ベースが格納される状態を示す説明図で
ある。
のファジィ知識ベースが格納される状態を示す説明図で
ある。
【図１４】一般的なファジィ制御用知識ベースの編集過
程を示す説明図である。
程を示す説明図である。
【図１５】自己調整ファジィ制御システムの構成を示す
説明図である。
説明図である。
３１ 知識ベースエディタ ３２ 知識ベース管理部 ３３ 知識ベース合成部 ３４ 差分情報抽出部 ３５ 知識ベース管理マスタ部 ３６ データ構造管理部 ３７ 実データ管理部 ３８ 標準知識ベース管理テーブル ３９ 差分メンバシップ関数管理テーブル ８１ シーケンサＣＰＵ ８２ ファジィ制御装置 ８３ 実行要求受付部 ８４ ファジィ制御実行制御部 ８５ 複数知識ベース管理部 ８６ 知識ベース管理部 ８７ 標準知識ベース管理テーブル ８８ 差分メンバシップ関数管理テーブル ８９ 差分ルール管理テーブル ８Ａ 標準知識ベース格納メモリ ８Ｂ 差分メンバシップ関数格納メモリ ８Ｃ 差分ルール格納メモリ ８Ｄ 知識ベース合成部 ８Ｅ ファジィ制御実行部 ８Ｆ 推論エンジン部 ８Ｇ 実行用知識ベース部 ８Ｈ 入出力インタフェース部 ８Ｉ 制御対象
Claims (32)
- 【請求項１】 制御対象の状況に応じて複数の知識ベー
スを使い分けるファジィ制御システムの知識ベース保存
方法において、標準知識ベースと前記標準知識ベースか
ら派生した派生知識ベース間の差分要素を抽出し、前記
一方の知識ベースに前記差分要素を関連付けて保存する
ことを特徴とする知識ベース保存方法。 - 【請求項２】 制御対象の状況に応じて複数の知識ベー
スを使い分けるファジィ制御システムの知識ベース合成
方法において、標準知識ベースと前記標準知識ベースか
ら派生した派生知識ベース間の差分要素を抽出し、前記
一方の知識ベースに前記差分要素を関連付けて保存した
後、該保存された一方の知識ベース及び差分要素を読み
出し、他方の知識ベースを合成することを特徴とする知
識ベース合成方法。 - 【請求項３】 制御対象の状況に応じて複数の知識ベー
スを使い分けるファジィ制御システムにおいて、複数の
知識ベースを保存管理するために必要な知識ベースを合
成する知識ベース合成手段と、標準となる知識ベースと
の差分要素を抽出する差分情報抽出手段と、知識ベース
のデータ構造を管理するデータ構造管理手段と、知識ベ
ースの管理情報を格納する管理テーブル格納手段と、実
際の知識ベースデータを管理する実データ管理手段と、
前記各手段を統合して知識ベースを管理する知識ベース
管理手段とを具備することを特徴とするファジィ制御シ
ステム。 - 【請求項４】 前記知識ベース合成手段は、標準メンバ
シップ関数内の差分メンバシップ関数と交換する部分を
消去する該当メンバシップ関数消去手段と、標準ルール
内の差分ルールと交換する部分を消去する該当ルール消
去手段と、標準知識ベースに差分知識ベースの情報を挿
入する差分知識ベース挿入手段とを具備することを特徴
とする請求項３記載のファジィ制御システム。 - 【請求項５】 前記差分情報抽出手段は、標準知識ベー
スと編集後知識ベースとを比較する比較手段と、標準知
識ベースと編集後知識ベースとの相違点を抽出する差分
抽出手段とを具備することを特徴とする請求項３記載の
ファジィ制御システム。 - 【請求項６】 前記データ構造管理手段は、標準となる
知識ベース群の所在を管理する標準知識ベース管理テー
ブルと、差分メンバシップ関数群の所在を管理する差分
メンバシップ関数管理テーブルと、差分ルール群の所在
を管理する差分ルール管理テーブルとを具備することを
特徴とする請求項３記載のファジィ制御システム。 - 【請求項７】 前記管理テーブル格納手段は、標準知識
ベース格納メモリアドレスを生成する標準知識ベース格
納メモリアドレス生成手段と、差分メンバシップ関数格
納メモリアドレスを生成する差分メンバシップ関数格納
メモリアドレス生成手段と、差分ルール格納メモリアド
レスを生成する差分ルール格納メモリアドレス生成手段
とを具備することを特徴とする請求項３記載のファジィ
制御システム。 - 【請求項８】 前記管理テーブル格納手段は、全知識ベ
ースの構成情報を格納する知識ベース管理テーブルと、
各知識ベースを構成する標準知識ベースと差分知識ベー
スの先頭アドレスを格納する知識ベースポインタと、実
際の差分ルールを格納するアドレスを算出するための差
分ルールオフセットアドレス加算手段と、実際の差分メ
ンバシップ関数を格納するアドレスを算出するための差
分メンバシップ関数オフセットアドレス加算手段とを具
備することを特徴とする請求項３記載のファジィ制御シ
ステム。 - 【請求項９】 前記管理テーブル格納手段における標準
知識ベース格納メモリアドレス生成手段は、標準知識ベ
ースの大分類を指定する大分類選択コード、個々の標準
知識ベースの先頭アドレスを生成するための標準知識ベ
ース選択コード、大分類選択コードから大分類先頭アド
レスを生成する大分類選択コードマッピングメモリと、
標準知識ベース選択コードから個々の標準知識ベースの
先頭アドレスを生成するための標準知識ベース選択コー
ドマッピングメモリと、大分類先頭アドレスと標準知識
ベース先頭アドレスとを加算して実アドレスを生成する
加算手段と、標準知識ベースアドレスを生成する標準知
識ベースポインタとを具備することを特徴とする請求項
７記載のファジィ制御システム。 - 【請求項１０】 前記管理テーブル格納手段における差
分メンバシップ関数格納メモリアドレス生成手段は、知
識ベースポインタの先頭アドレスを格納する知識ベース
ポインタアドレス、知識ベースポインタの先頭アドレス
から差分メンバシップ関数ポインタまでのオフセット値
を格納する差分メンバシップ関数ポインタオフセットア
ドレス、知識ベースポインタの先頭アドレスと差分メン
バシップ関数ポインタオフセットアドレスから差分メン
バシップ関数ポインタアドレスを生成する加算手段と、
差分メンバシップ関数の先頭アドレスを格納する差分メ
ンバシップ関数ポインタと、差分メンバシップ関数選択
コードマッピングメモリを用いて差分メンバシップ関数
格納アドレスの下位アドレスを生成するための差分メン
バシップ関数選択コード、差分メンバシップ関数選択コ
ードから差分メンバシップ関数格納アドレスの下位アド
レスを生成する差分メンバシップ関数選択コードマッピ
ングメモリと、差分メンバシップ関数ポインタ出力と差
分メンバシップ関数下位アドレスから差分メンバシップ
関数格納アドレスを生成する差分メンバシップ関数格納
アドレス加算手段とを具備することを特徴とする請求項
７記載のファジィ制御システム。 - 【請求項１１】 前記管理テーブル格納手段における差
分ルール格納メモリアドレス生成手段は、知識ベースポ
インタの先頭アドレスを格納する知識ベースポインタア
ドレス、知識ベースポインタの先頭アドレスから差分ル
ールポインタまでのオフセット値を格納する差分ルール
ポインタオフセットアドレス、知識ベースポインタの先
頭アドレスと差分ルールポインタオフセットアドレスか
ら差分ルールポインタアドレスを生成する加算手段と、
差分ルールの先頭アドレスを格納する差分ルールポイン
タと、差分ルール選択コードマッピングメモリを用いて
差分ルール格納アドレスの下位アドレスを生成するため
の差分ルール選択コード、差分ルール選択コードから差
分ルール格納アドレスの下位アドレスを生成する差分ル
ール選択コードマッピングメモリと、差分ルールポイン
タ出力と差分ルール下位アドレスから差分ルール格納ア
ドレスを生成する差分ルール格納アドレス加算手段とを
具備することを特徴とする請求項７記載のファジィ制御
システム。 - 【請求項１２】 前記実データ管理手段は、標準知識ベ
ースを格納する標準知識ベース格納メモリと、差分メン
バシップ関数を格納する差分メンバシップ関数格納メモ
リと、差分ルールを格納する差分ルール格納メモリとを
具備することを特徴とする請求項３記載のファジィ制御
システム。 - 【請求項１３】 前記知識ベース管理手段は、知識ベー
スと差分知識ベースを合成して派生知識ベースを生成す
る知識ベース合成手段と、標準知識ベースと派生知識ベ
ースを比較して差分知識ベースを生成する差分情報抽出
手段と、標準知識ベースと差分知識ベースの構造を管理
するデータ構造管理手段器と、知識ベースの構造を維持
管理するための管理テーブル格納手段と、知識ベースの
実体を格納する実データ管理手段と、全体の情報の流れ
を制御する知識ベース管理マスタとを具備することを特
徴とする請求項３記載のファジィ制御システム。 - 【請求項１４】 制御対象の状況に応じて複数の知識ベ
ースを使い分けるファジィ制御システムにおいて、複数
の知識ベースを実行するための知識ベース管理手段と、
知識ベースの管理情報を格納する管理テーブル格納手段
と、実際の知識ベースデータを管理する実データ格納手
段と、必要な知識ベースを合成する知識ベース合成手段
と、シーケンサからの実行要求を受け付けるための実行
要求受付手段と、シーケンサからの実行要求に応じた実
行用知識ベースの生成、選択、切替時期の指示を行いフ
ァジィ制御の実行を管理するファジィ制御実行管理手段
と、シーケンサからの要求に応じて生成された実行用の
知識ベースを格納する実行用知識ベース格納手段と、フ
ァジィ推論機能を持ち実際にファジィ制御を実行するフ
ァジィ制御実行手段と、制御対象との間の入出力インタ
フェース手段とを具備することを特徴とするファジィ制
御システム。 - 【請求項１５】 前記知識ベース管理手段は、標準知識
ベースと差分知識ベースを合成して派生知識ベースを生
成する知識ベース合成手段と、標準知識ベースと差分知
識ベースの構造を管理するデータ構造管理手段と、知識
ベースの構造を維持管理するための管理テーブル格納手
段と、知識ベースの実体を格納する実データ管理手段
と、全体の情報の流れを制御する知識ベース管理マスタ
とを具備することを特徴とする請求項１４記載のファジ
ィ制御システム。 - 【請求項１６】 前記管理テーブル格納手段は、標準知
識ベース格納メモリアドレスを生成する標準知識ベース
格納メモリアドレス生成手段と、差分メンバシップ関数
格納メモリアドレスを生成する差分メンバシップ関数格
納メモリアドレス生成手段と、差分ルール格納メモリア
ドレスを生成する差分ルール格納メモリアドレス生成手
段とを具備することを特徴とする請求項１４記載のファ
ジィ制御システム。 - 【請求項１７】 前記管理テーブル格納手段は、全知識
ベースの構成情報を格納する知識ベース管理テーブル
と、各知識ベースを構成する標準知識ベースと差分知識
ベースの先頭アドレスを格納する知識ベースポインタ
と、実際の差分ルールを格納するアドレスを算出するた
めの差分ルールオフセットアドレス加算手段と、実際の
差分メンバシップ関数を格納するアドレスを算出するた
めの差分メンバシップ関数オフセットアドレス加算手段
とを具備することを特徴とする請求項１４記載のファジ
ィ制御システム。 - 【請求項１８】 前記管理テーブル格納手段における標
準知識ベース格納メモリアドレス生成手段は、標準知識
ベースの大分類を指定する大分類選択コード、個々の標
準知識ベースの先頭アドレスを生成するための標準知識
ベース選択コード、大分類選択コードから大分類先頭ア
ドレスを生成する大分類選択コードマッピングメモリ
と、標準知識ベース選択コードから個々の標準知識ベー
スの先頭アドレスを生成するための標準知識ベース選択
コードマッピングメモリと、大分類先頭アドレスと標準
知識ベース先頭アドレスとを加算して実アドレスを生成
する加算手段と、標準知識ベースアドレスを生成する標
準知識ベースポインタとを具備することを特徴とする請
求項１５記載のファジィ制御システム。 - 【請求項１９】 前記管理テーブル格納手段における差
分メンバシップ関数格納メモリアドレス生成手段は、知
識ベースポインタの先頭アドレスを格納する知識ベース
ポインタアドレス、知識ベースポインタの先頭アドレス
から差分メンバシップ関数ポインタまでのオフセット値
を格納する差分メンバシップ関数ポインタオフセットア
ドレス、知識ベースポインタの先頭アドレスと差分メン
バシップ関数ポインタオフセットアドレスから差分メン
バシップ関数ポインタアドレスを生成する加算手段と、
差分メンバシップ関数の先頭アドレスを格納する差分メ
ンバシップ関数ポインタと、差分メンバシップ関数選択
コードマッピングメモリを用いて差分メンバシップ関数
格納アドレスの下位アドレスを生成するための差分メン
バシップ関数選択コード、差分メンバシップ関数選択コ
ードから差分メンバシップ関数格納アドレスの下位アド
レスを生成する差分メンバシップ関数選択コードマッピ
ングメモリと、差分メンバシップ関数ポインタ出力と差
分メンバシップ関数下位アドレスから差分メンバシップ
関数格納アドレスを生成する差分メンバシップ関数格納
アドレス加算手段とを具備することを特徴とする請求項
１５記載のファジィ制御システム。 - 【請求項２０】 前記管理テーブル格納手段における差
分ルール格納メモリアドレス生成手段は、知識ベースポ
インタの先頭アドレスを格納する知識ベースポインタア
ドレス、知識ベースポインタの先頭アドレスから差分ル
ールポインタまでのオフセット値を格納する差分ルール
ポインタオフセットアドレス、知識ベースポインタの先
頭アドレスと差分ルールポインタオフセットアドレスか
ら差分ルールポインタアドレスを生成する加算手段と、
差分ルールの先頭アドレスを格納する差分ルールポイン
タと、差分ルール選択コードマッピングメモリを用いて
差分ルール格納アドレスの下位アドレスを生成するため
の差分ルール選択コード、差分ルール選択コードから差
分ルール格納アドレスの下位アドレスを生成する差分ル
ール選択コードマッピングメモリと、差分ルールポイン
タ出力と差分ルール下位アドレスから差分ルール格納ア
ドレスを生成する差分ルール格納アドレス加算手段とを
具備することを特徴とする請求項１５記載のファジィ制
御システム。 - 【請求項２１】 前記実データ管理手段は、標準知識ベ
ースを格納する標準知識ベース格納メモリと、差分メン
バシップ関数を格納する差分メンバシップ関数格納メモ
リと、差分ルールを格納する差分ルール格納メモリとを
具備することを特徴とする請求項１４記載のファジィ制
御システム。 - 【請求項２２】 前記知識ベース合成手段は、標準メン
バシップ関数内の差分メンバシップ関数と交換する部分
を消去する該当メンバシップ関数消去手段と、標準ルー
ル内の差分ルールと交換する部分を消去する該当ルール
消去手段と、標準知識ベースに差分知識ベースの情報を
挿入する差分知識ベース挿入手段とを具備することを特
徴とする請求項１４記載のファジィ制御システム。 - 【請求項２３】 前記実行要求受付手段は、シーケンサ
からの実行要求を先着順に受付先着順に出力するＦＩＦ
Ｏ構造のバッファにより構成されていることを特徴とす
る請求項１４記載のファジィ制御システム。 - 【請求項２４】 前記ファジィ制御実行管理手段は、シ
ーケンサＣＰＵとファジィ制御装置との間の情報交換を
実現するシーケンサＣＰＵインタフェースと、複数知識
ベース管理部への命令転送と複数知識ベース管理部の状
態監視を実現する複数知識ベース管理部インタフェース
と、ファジィ制御実行部への命令転送とファジィ制御実
行部の状態監視を実現するファジィ制御実行部インタフ
ェースと、実行要求受付部への命令転送と実行要求受付
部の状態監視を実現する実行要求受付部インタフェース
とを具備することを特徴とする請求項１４記載のファジ
ィ制御システム。 - 【請求項２５】 前記実行用知識ベース格納手段は、実
際に実行される実行用知識ベースを格納する実行用知識
ベース格納メモリと、ファジィ制御実行管理部からの命
令受付とファジィ制御実行管理部への状態情報転送を実
現するファジィ制御実行管理部インタフェースと、複数
知識ベース管理部からの合成された実行用知識ベースの
転送を実現する複数知識ベース管理部インタフェースと
を具備することを特徴とする請求項１４記載のファジィ
制御システム。 - 【請求項２６】 前記ファジィ制御実行手段は、実際に
制御に使用する実行用知識ベースを格納する実行用知識
ベースメモリと、実行用知識ベースを用いて実際に推論
を行う推論エンジンと、制御対象システムとのデータの
授受を行う入出力インタフェースとを具備することを特
徴とする請求項１４記載のファジィ制御システム。 - 【請求項２７】 前記入出力インタフェース手段は、制
御対象と直結したインタフェースにより構成されている
ことを特徴とする請求項１４記載のファジィ制御システ
ム。 - 【請求項２８】 制御対象の状況に応じて複数の知識ベ
ースを使い分けるファジィ制御システムにおいて、シー
ケンサＣＰＵの指示により、制御対象の状況に応じて予
め定められた制御知識ベース群を生成してファジィ制御
を実行することを特徴とするファジィ制御システム。 - 【請求項２９】 標準知識ベースと前記標準知識ベース
から派生した派生知識ベース間の差分要素を抽出し、前
記一方の知識ベースに前記差分要素を関連付けて保存す
るファジィ制御システムと、該保存された一方の知識ベ
ース及び差分要素を読み出し、他方の知識ベースを合成
するファジィ制御システムとが独立して構成されている
ことを特徴とするファジィ制御システム。 - 【請求項３０】 標準知識ベースと前記標準知識ベース
から派生した派生知識ベース間の差分要素を抽出し、前
記一方の知識ベースに前記差分要素を関連付けて保存す
るファジィ制御システムと、該保存された一方の知識ベ
ース及び差分要素を読み出し、他方の知識ベースを合成
するファジィ制御システムとが独立して構成され、相互
間をパラレルバスにより接続されていることを特徴とす
るファジィ制御システム。 - 【請求項３１】 標準知識ベースと前記標準知識ベース
から派生した派生知識ベース間の差分要素を抽出し、前
記一方の知識ベースに前記差分要素を関連付けて保存す
るファジィ制御システムと、該保存された一方の知識ベ
ース及び差分要素を読み出し、他方の知識ベースを合成
するファジィ制御システムとが独立して構成され、相互
間をシリアルラインにより接続されていることを特徴と
するファジィ制御システム。 - 【請求項３２】 標準知識ベースと前記標準知識ベース
から派生した派生知識ベース間の差分要素を抽出し、前
記一方の知識ベースに前記差分要素を関連付けて保存す
るファジィ制御システムと、該保存された一方の知識ベ
ース及び差分要素を読み出し、他方の知識ベースを合成
するファジィ制御システムとが一体的に構成されている
ことを特徴とするファジィ制御システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4323171A JP2945223B2 (ja) | 1992-12-02 | 1992-12-02 | 知識ベース保存装置と合成装置、およびファジィ制御システム |
| EP93119375A EP0600473B1 (en) | 1992-12-02 | 1993-12-01 | Method for synthesizing a knowledge base and fuzzy control system using the same |
| DE69323834T DE69323834T2 (de) | 1992-12-02 | 1993-12-01 | Verfahren zur Synthetisierung einer Wissensbank und dieses gebrauchender Fuzzy-Kontroller |
| US08/663,606 US5694525A (en) | 1992-12-02 | 1996-06-14 | Method for filing and synthesizing of knowledge base and fuzzy control system using the same |
| HK98110068A HK1009300A1 (en) | 1992-12-02 | 1998-08-21 | Method for synthesizing a knowledge base and fuzzy control system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4323171A JP2945223B2 (ja) | 1992-12-02 | 1992-12-02 | 知識ベース保存装置と合成装置、およびファジィ制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175704A true JPH06175704A (ja) | 1994-06-24 |
| JP2945223B2 JP2945223B2 (ja) | 1999-09-06 |
Family
ID=18151874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4323171A Expired - Fee Related JP2945223B2 (ja) | 1992-12-02 | 1992-12-02 | 知識ベース保存装置と合成装置、およびファジィ制御システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5694525A (ja) |
| EP (1) | EP0600473B1 (ja) |
| JP (1) | JP2945223B2 (ja) |
| DE (1) | DE69323834T2 (ja) |
| HK (1) | HK1009300A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664794B2 (en) | 2000-02-14 | 2010-02-16 | Nice Systems Ltd. | Content-based storage management |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112301A (en) * | 1997-01-15 | 2000-08-29 | International Business Machines Corporation | System and method for customizing an operating system |
| US6067539A (en) * | 1998-03-02 | 2000-05-23 | Vigil, Inc. | Intelligent information retrieval system |
| US7669133B2 (en) * | 2001-04-16 | 2010-02-23 | Wellogix Technology Licensing, Llc | System and method for developing rules utilized in a knowledge management system |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287628A (ja) * | 1989-04-28 | 1990-11-27 | Omron Corp | メンバーシップ関数の解析装置 |
| JPH0387928A (ja) * | 1989-08-31 | 1991-04-12 | Omron Corp | ファジィ推論ルールのプログラミング装置 |
| JPH03102402A (ja) * | 1989-09-16 | 1991-04-26 | Sony Corp | フアジイ制御回路 |
| JPH0424703A (ja) * | 1990-05-15 | 1992-01-28 | Omron Corp | プログラマブルコントローラ |
| JPH04336329A (ja) * | 1991-05-13 | 1992-11-24 | Mitsubishi Electric Corp | エキスパートシステム |
| JPH04335433A (ja) * | 1991-05-10 | 1992-11-24 | Omron Corp | 前件部適合度演算装置および方法ならびにメンバーシップ関数圧縮装置および方法 |
| JPH06110694A (ja) * | 1992-09-29 | 1994-04-22 | Omron Corp | メンバシップ関数管理装置および実行命令作成装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2565310B2 (ja) * | 1986-08-28 | 1996-12-18 | 株式会社日立製作所 | 知識ベースからデータベースへの変換装置 |
| US5251285A (en) * | 1988-03-25 | 1993-10-05 | Hitachi, Ltd. | Method and system for process control with complex inference mechanism using qualitative and quantitative reasoning |
| JPH0774961B2 (ja) * | 1988-04-07 | 1995-08-09 | 株式会社日立製作所 | オートチユーニングｐｉｄ調節計 |
| US5084813A (en) * | 1988-04-20 | 1992-01-28 | Kabushiki Kaisha Toshiba | Rule based system for synthesizing a program suited for a target system in response to an input target system specification |
| JPH01286041A (ja) * | 1988-05-13 | 1989-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 知識ベースの多重制御方式 |
| US5165011A (en) * | 1988-09-22 | 1992-11-17 | Omron Tateisi Electronics Co. | System for switching a rule group |
| JPH02194437A (ja) * | 1989-01-24 | 1990-08-01 | Nippondenso Co Ltd | 知識ベースを用いた推論装置 |
| KR940006917B1 (ko) * | 1989-04-14 | 1994-07-29 | 오므론 가부시끼가이샤 | 퍼지 룰 생성 장치 |
| JPH03296140A (ja) * | 1990-04-13 | 1991-12-26 | Nec Corp | 知識情報処理システム |
| US5295061A (en) * | 1990-04-20 | 1994-03-15 | Sanyo Electric Co., Ltd. | Control parameter tuning unit and a method of tuning parameters for a control unit |
| JPH0452927A (ja) * | 1990-06-20 | 1992-02-20 | Fujitsu General Ltd | ファジィ制御装置 |
| JP3211241B2 (ja) * | 1990-07-27 | 2001-09-25 | オムロン株式会社 | 近似推論装置 |
| JPH0695879A (ja) * | 1992-05-05 | 1994-04-08 | Internatl Business Mach Corp <Ibm> | コンピュータシステム |
-
1992
- 1992-12-02 JP JP4323171A patent/JP2945223B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-01 EP EP93119375A patent/EP0600473B1/en not_active Expired - Lifetime
- 1993-12-01 DE DE69323834T patent/DE69323834T2/de not_active Expired - Fee Related
-
1996
- 1996-06-14 US US08/663,606 patent/US5694525A/en not_active Expired - Fee Related
-
1998
- 1998-08-21 HK HK98110068A patent/HK1009300A1/xx not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287628A (ja) * | 1989-04-28 | 1990-11-27 | Omron Corp | メンバーシップ関数の解析装置 |
| JPH0387928A (ja) * | 1989-08-31 | 1991-04-12 | Omron Corp | ファジィ推論ルールのプログラミング装置 |
| JPH03102402A (ja) * | 1989-09-16 | 1991-04-26 | Sony Corp | フアジイ制御回路 |
| JPH0424703A (ja) * | 1990-05-15 | 1992-01-28 | Omron Corp | プログラマブルコントローラ |
| JPH04335433A (ja) * | 1991-05-10 | 1992-11-24 | Omron Corp | 前件部適合度演算装置および方法ならびにメンバーシップ関数圧縮装置および方法 |
| JPH04336329A (ja) * | 1991-05-13 | 1992-11-24 | Mitsubishi Electric Corp | エキスパートシステム |
| JPH06110694A (ja) * | 1992-09-29 | 1994-04-22 | Omron Corp | メンバシップ関数管理装置および実行命令作成装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664794B2 (en) | 2000-02-14 | 2010-02-16 | Nice Systems Ltd. | Content-based storage management |
| US8195616B2 (en) | 2000-02-14 | 2012-06-05 | Nice Systems Ltd. | Content-based storage management |
Also Published As
| Publication number | Publication date |
|---|---|
| HK1009300A1 (en) | 1999-05-28 |
| DE69323834D1 (de) | 1999-04-15 |
| EP0600473B1 (en) | 1999-03-10 |
| US5694525A (en) | 1997-12-02 |
| JP2945223B2 (ja) | 1999-09-06 |
| EP0600473A1 (en) | 1994-06-08 |
| DE69323834T2 (de) | 1999-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760443B2 (ja) | 組立て指示作成システム | |
| WO2002065281A1 (en) | Method, system and computer program product for efficiently utilizing limited resources in a graphics device | |
| JPH06175704A (ja) | 知識ベース保存方法と合成方法、及びその方法を用いたファジィ制御システム | |
| Durán-Peña | A MIXED-INTEGER NONLINEAR PROGAMMING APPROACH FOR THE SYSTEMATIC SYNTHESIS OF ENGINEERING SYSTEMS (PROCESS SYNTHESIS, NONDIFFERENTIABLE OPTIMIZATION, HEAT INTEGRATION, OPERATIONS RESEARCH, COMPUTER-AIDED DESIGN) | |
| JP3046887B2 (ja) | Ｏｃｒデータエントリシステムにおける出力ファイル生成方式 | |
| JP2726746B2 (ja) | 図形情報管理方法およびシステム | |
| JP2002342079A (ja) | 制御プログラム作成装置 | |
| JP3000941B2 (ja) | 分散論理シミュレータ | |
| JPH0540720A (ja) | ネツトワーク構成情報生成装置 | |
| JP2724240B2 (ja) | ブロック図処理機能付きプログラム自動生成装置 | |
| JPH09135289A (ja) | 局データ引き継ぎ装置とその引き継ぎ方法 | |
| JP2506348B2 (ja) | コンピユ−タシステム | |
| JP3047400B2 (ja) | データ処理装置 | |
| JPH0962855A (ja) | 情報処理装置及び方法及び記憶媒体 | |
| JPH07175793A (ja) | 文字処理システム | |
| JPH04148480A (ja) | Ｃａｄデータの作図方式 | |
| JPH05307473A (ja) | プログラム自動生成装置 | |
| JPS63280317A (ja) | 用語ヘルプ方式 | |
| JPH023847A (ja) | ホスト連携ワークステーションセットアップ方式 | |
| JPH04348427A (ja) | 画面入出力支援システム | |
| JPH0477333B2 (ja) | ||
| JP2000251063A (ja) | 画像処理装置およびそのプログラム記録媒体 | |
| Hensel | A Flexible Interpreter and Management System for Control Engineering Purposes | |
| JPH04104341A (ja) | 文書管理装置 | |
| JPH02280240A (ja) | プログラムのファイル処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |