JPH06165567A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06165567A JPH06165567A JP43A JP33093292A JPH06165567A JP H06165567 A JPH06165567 A JP H06165567A JP 43 A JP43 A JP 43A JP 33093292 A JP33093292 A JP 33093292A JP H06165567 A JPH06165567 A JP H06165567A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000000737 periodic effect Effects 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/08—Arrangements for controlling the speed or torque of a single motor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/912—Pulse or frequency counter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 低消費電力と回路の簡素化を図りつつ、低電
源電圧まで効率よく動作できるようにした出力回路を備
えた半導体集積回路装置を提供する。 【構成】 内部で発生された周期的なパルス又は外部か
ら供給される周期的なパルスを受けて、電源電圧以上に
高くされた昇圧電圧を形成する昇圧回路を設け、プッシ
ュプル形態にされたＮＰＮ型の一対の出力トランジスタ
のうちの電源電圧側に設けられる出力トランジスタの駆
動電流を形成するＰＮＰ型の駆動トランジスタのエミッ
タに供給する。 【効果】 駆動トランジスタのエミッタ電圧が電源電圧
以上に高くできるから、この駆動トランジスタのベー
ス，エミッタ間電圧分だけ出力ダイナミックレンジを大
きくできる。
源電圧まで効率よく動作できるようにした出力回路を備
えた半導体集積回路装置を提供する。 【構成】 内部で発生された周期的なパルス又は外部か
ら供給される周期的なパルスを受けて、電源電圧以上に
高くされた昇圧電圧を形成する昇圧回路を設け、プッシ
ュプル形態にされたＮＰＮ型の一対の出力トランジスタ
のうちの電源電圧側に設けられる出力トランジスタの駆
動電流を形成するＰＮＰ型の駆動トランジスタのエミッ
タに供給する。 【効果】 駆動トランジスタのエミッタ電圧が電源電圧
以上に高くできるから、この駆動トランジスタのベー
ス，エミッタ間電圧分だけ出力ダイナミックレンジを大
きくできる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
に関し、例えばモータの回転制御を行うものに利用して
有効な技術に関するものである。
に関し、例えばモータの回転制御を行うものに利用して
有効な技術に関するものである。
【０００２】
【従来の技術】モータの回転制御を行う回路として、図
３に示すような回路がある。このようなモータの制御回
路に関しては、特開昭６３−２９４２９０号公報があ
る。同図において、Ｈ1 , Ｈ2 , Ｈ3 は、ホール素子で
あって、モータの回転位置検出を磁気的に行うものであ
る。ホール素子Ｈ1 , Ｈ2 , Ｈ3 からは、図４の（Ａ）
〜（Ｃ）に示すような回転位置検出信号ｕ，ｖ，ｗが得
られ、ホール増幅器２，３，４に供給される。
３に示すような回路がある。このようなモータの制御回
路に関しては、特開昭６３−２９４２９０号公報があ
る。同図において、Ｈ1 , Ｈ2 , Ｈ3 は、ホール素子で
あって、モータの回転位置検出を磁気的に行うものであ
る。ホール素子Ｈ1 , Ｈ2 , Ｈ3 からは、図４の（Ａ）
〜（Ｃ）に示すような回転位置検出信号ｕ，ｖ，ｗが得
られ、ホール増幅器２，３，４に供給される。
【０００３】ホール増幅器２〜４は、上記検出信号ｕ，
ｖ，ｗの増幅を行うとともに波形整形し、次段のマトリ
ックス（MATRIX) 回路５に供給する。マトリックス回路
５は、図５の（Ａ）〜（Ｃ）に示すようなハイレベル
Ｈ、ミドルレベルＭ及びロウレベルＬの３値にレベル変
化する相切り換え信号Ｕ，Ｖ，Ｗを次段の３差動回路９
に供給する。
ｖ，ｗの増幅を行うとともに波形整形し、次段のマトリ
ックス（MATRIX) 回路５に供給する。マトリックス回路
５は、図５の（Ａ）〜（Ｃ）に示すようなハイレベル
Ｈ、ミドルレベルＭ及びロウレベルＬの３値にレベル変
化する相切り換え信号Ｕ，Ｖ，Ｗを次段の３差動回路９
に供給する。
【０００４】３差動増幅回路９は、３個のＮＰＮトラン
ジスタＱ1 ，Ｑ2 , Ｑ3 で構成された第１の３差動回路
と、３個のＰＮＰトランジスタＱ4 , Ｑ5 , Ｑ6 で構成
された第２の３差動回路からなり、電流Ｉ01とＩ02が電
流制御回路８によって制御される。３差動回路９のう
ち、ＮＰＮトランジスタＱ1 , Ｑ2 , Ｑ3 は、相切り換
え信号Ｕ，Ｖ，ＷがハイレベルＨのとき、出力回路Ａ
１’，Ａ３’，Ａ５’を駆動し、ミドルレベルＭ、ロウ
レベルＬのときにはオフ状態にされる。また、ＰＮＰト
ランジスタＱ4 , Ｑ5 , Ｑ6 は、相切り換え信号Ｕ，
Ｖ，ＷがハイレベルＨ、ミドルレベルＭのときにはオフ
状態にされ、ロウレベルＬのときにはオン状態にされ
る。
ジスタＱ1 ，Ｑ2 , Ｑ3 で構成された第１の３差動回路
と、３個のＰＮＰトランジスタＱ4 , Ｑ5 , Ｑ6 で構成
された第２の３差動回路からなり、電流Ｉ01とＩ02が電
流制御回路８によって制御される。３差動回路９のう
ち、ＮＰＮトランジスタＱ1 , Ｑ2 , Ｑ3 は、相切り換
え信号Ｕ，Ｖ，ＷがハイレベルＨのとき、出力回路Ａ
１’，Ａ３’，Ａ５’を駆動し、ミドルレベルＭ、ロウ
レベルＬのときにはオフ状態にされる。また、ＰＮＰト
ランジスタＱ4 , Ｑ5 , Ｑ6 は、相切り換え信号Ｕ，
Ｖ，ＷがハイレベルＨ、ミドルレベルＭのときにはオフ
状態にされ、ロウレベルＬのときにはオン状態にされ
る。
【０００５】したがって、図４のｔ0 〜ｔ1 間において
は、トランジスタＱ1 とＱ5 がオン状態となり、トラン
ジスタＱ30とＱ31で構成された電源電圧ＶCC側の出力回
路Ａ１’と、接地側トランジスタＡ４’（Ａ２’のトラ
ンジスタＱ32とＱ33と同様な構成とされている。）とが
動作して、モータコイルＬ１とＬ２に駆動電流を流すよ
うにする。
は、トランジスタＱ1 とＱ5 がオン状態となり、トラン
ジスタＱ30とＱ31で構成された電源電圧ＶCC側の出力回
路Ａ１’と、接地側トランジスタＡ４’（Ａ２’のトラ
ンジスタＱ32とＱ33と同様な構成とされている。）とが
動作して、モータコイルＬ１とＬ２に駆動電流を流すよ
うにする。
【０００６】図４のｔ1 〜ｔ2 間においては、電源側出
力回路Ａ１’と接地側の出力回路Ａ６’が動作し、モー
タコイルＬ１とＬ３に駆動電流を流すようにする。以
下、トランジスタＱ1 〜Ｑ6 が相切り換え信号Ｕ，Ｖ，
Ｗのレベル変化に応じて動作し、電源側出力回路Ａ
１’、Ａ３’、Ａ５’と、接地側出力回路Ａ２’、Ａ
４’、Ａ６’を順次に駆動する。この結果、図４のｔ2
〜ｔ3 間においてはモータコイルＬ２とＬ３間に駆動電
流が流れ、ｔ3 〜ｔ4 間においてはモータコイルＬ２と
Ｌ１間に駆動電流が流れ、ｔ4 〜ｔ5 間においてはモー
タコイルＬ３とＬ１間に駆動電流が流れ、ｔ5 〜ｔ6 間
においてはモータコイルＬ３とＬ２間に駆動電流が流れ
る。
力回路Ａ１’と接地側の出力回路Ａ６’が動作し、モー
タコイルＬ１とＬ３に駆動電流を流すようにする。以
下、トランジスタＱ1 〜Ｑ6 が相切り換え信号Ｕ，Ｖ，
Ｗのレベル変化に応じて動作し、電源側出力回路Ａ
１’、Ａ３’、Ａ５’と、接地側出力回路Ａ２’、Ａ
４’、Ａ６’を順次に駆動する。この結果、図４のｔ2
〜ｔ3 間においてはモータコイルＬ２とＬ３間に駆動電
流が流れ、ｔ3 〜ｔ4 間においてはモータコイルＬ２と
Ｌ１間に駆動電流が流れ、ｔ4 〜ｔ5 間においてはモー
タコイルＬ３とＬ１間に駆動電流が流れ、ｔ5 〜ｔ6 間
においてはモータコイルＬ３とＬ２間に駆動電流が流れ
る。
【０００７】図３の回路では、電源電圧側の出力回路Ａ
１’のようにＰＮＰ型の駆動トランジスタと、その出力
信号を受けるＮＰＮの出力トランジスタから構成されて
いる。このため、出力回路の駆動能力は、トランジスタ
Ｑ30とＱ31の残り電圧（上側の飽和電圧）で制限されて
しまう。
１’のようにＰＮＰ型の駆動トランジスタと、その出力
信号を受けるＮＰＮの出力トランジスタから構成されて
いる。このため、出力回路の駆動能力は、トランジスタ
Ｑ30とＱ31の残り電圧（上側の飽和電圧）で制限されて
しまう。
【０００８】モータ回転制御回路は、フロッピーディス
クやハードディスク記憶装置に用いられ、小型化や携帯
化等のために電源電圧が５Ｖや３Ｖのような低電圧化さ
れる傾向にある。このように低電圧化に伴い、上記出力
回路の残り電圧が無視できなくなってきている。
クやハードディスク記憶装置に用いられ、小型化や携帯
化等のために電源電圧が５Ｖや３Ｖのような低電圧化さ
れる傾向にある。このように低電圧化に伴い、上記出力
回路の残り電圧が無視できなくなってきている。
【０００９】
【発明が解決しようとする課題】この発明の目的は、回
路の簡素化を図りつつ、低電源電圧まで効率よく動作で
きるようにした出力回路を備えた半導体集積回路装置を
提供することにある。この発明の他の目的は、回路の簡
素化及び低消費電力化を図りつつ、低電源電圧まで効率
よく動作できるようにした出力回路を備えた半導体集積
回路装置を提供することにある。この発明の前記ならび
にそのほかの目的と新規な特徴は、本明細書の記述およ
び添付図面から明らかになるであろう。
路の簡素化を図りつつ、低電源電圧まで効率よく動作で
きるようにした出力回路を備えた半導体集積回路装置を
提供することにある。この発明の他の目的は、回路の簡
素化及び低消費電力化を図りつつ、低電源電圧まで効率
よく動作できるようにした出力回路を備えた半導体集積
回路装置を提供することにある。この発明の前記ならび
にそのほかの目的と新規な特徴は、本明細書の記述およ
び添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、内部で発生された周期的な
パルス又は外部から供給される周期的なパルスを受け
て、電源電圧以上に高くされた昇圧電圧を形成する昇圧
回路を設け、プッシュプル形態にされたＮＰＮ型の一対
の出力トランジスタのうちの電源電圧側に設けられる出
力トランジスタの駆動電流を形成するＰＮＰ型の駆動ト
ランジスタのエミッタに供給する。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、内部で発生された周期的な
パルス又は外部から供給される周期的なパルスを受け
て、電源電圧以上に高くされた昇圧電圧を形成する昇圧
回路を設け、プッシュプル形態にされたＮＰＮ型の一対
の出力トランジスタのうちの電源電圧側に設けられる出
力トランジスタの駆動電流を形成するＰＮＰ型の駆動ト
ランジスタのエミッタに供給する。
【００１１】
【作用】上記した手段によれば、駆動トランジスタのエ
ミッタ電圧が電源電圧以上に高くできるから、この駆動
トランジスタのベース，エミッタ間電圧分だけ出力ダイ
ナミックレンジを大きくできる。
ミッタ電圧が電源電圧以上に高くできるから、この駆動
トランジスタのベース，エミッタ間電圧分だけ出力ダイ
ナミックレンジを大きくできる。
【００１２】
【実施例】図１には、この発明に係る半導体集積回路装
置を用いた３相スピンドルモータ駆動回路システムの一
実施例のブロック図が示されている。同図において、点
線で示された半導体集積回路装置ＩＣを構成する各回路
ブロックは、公知の半導体集積回路の製造技術により、
単結晶シリコンのような１個の半導体基板上において形
成される。
置を用いた３相スピンドルモータ駆動回路システムの一
実施例のブロック図が示されている。同図において、点
線で示された半導体集積回路装置ＩＣを構成する各回路
ブロックは、公知の半導体集積回路の製造技術により、
単結晶シリコンのような１個の半導体基板上において形
成される。
【００１３】同図において、前記同様にＨ1 , Ｈ2 , Ｈ
3 は、ホール素子であって、モータの回転位置検出を磁
気的に行うものである。各ホール素子Ｈ1 , Ｈ2 , Ｈ3
からは、図４の（Ａ），（Ｂ），（Ｃ）に示すような回
転位置検出信号ｕ，ｖ，ｗが得られ、ホール増幅器２，
３，４にそれぞれ供給される。
3 は、ホール素子であって、モータの回転位置検出を磁
気的に行うものである。各ホール素子Ｈ1 , Ｈ2 , Ｈ3
からは、図４の（Ａ），（Ｂ），（Ｃ）に示すような回
転位置検出信号ｕ，ｖ，ｗが得られ、ホール増幅器２，
３，４にそれぞれ供給される。
【００１４】ホール増幅器２，３，４は、上記検出信号
ｕ，ｖ，ｗの増幅を行うとともに波形整形し、次段のマ
トリックス（MATRIX) 回路５に供給する。マトリックス
回路５は、図５の（Ａ），（Ｂ），（Ｃ）に示すような
ハイレベルＨ、ミドルレベルＭ及びロウレベルＬの３値
にレベル変化する相切り換え信号Ｕ，Ｖ，Ｗを次段の３
差動回路６に供給する。
ｕ，ｖ，ｗの増幅を行うとともに波形整形し、次段のマ
トリックス（MATRIX) 回路５に供給する。マトリックス
回路５は、図５の（Ａ），（Ｂ），（Ｃ）に示すような
ハイレベルＨ、ミドルレベルＭ及びロウレベルＬの３値
にレベル変化する相切り換え信号Ｕ，Ｖ，Ｗを次段の３
差動回路６に供給する。
【００１５】回転数検出のためのＦＧ（周波数発電機）
信号はＦＧアンプ６に供給される。このＦＧアンプ６
は、上記入力されたＦＧ信号を増幅して速度ディスクリ
回路１５に入力する。速度ディスクリ回路１５では、上
記ＦＧ信号と、バッファアンプ７を通して入力された基
準周波数信号とを比較し、誤差信号を形成する。特に制
限されないが、この実施例においては、上記基準周波数
信号としてマイクロプロセッサＭＰＵ等のコントロール
ＩＣ１７により形成されたクロックパルスを利用するも
のである。これに代えて、半導体集積回路装置ＩＣに水
晶発振回路等の基準周波数発生回路を設けて、それを利
用するものであってもよい。
信号はＦＧアンプ６に供給される。このＦＧアンプ６
は、上記入力されたＦＧ信号を増幅して速度ディスクリ
回路１５に入力する。速度ディスクリ回路１５では、上
記ＦＧ信号と、バッファアンプ７を通して入力された基
準周波数信号とを比較し、誤差信号を形成する。特に制
限されないが、この実施例においては、上記基準周波数
信号としてマイクロプロセッサＭＰＵ等のコントロール
ＩＣ１７により形成されたクロックパルスを利用するも
のである。これに代えて、半導体集積回路装置ＩＣに水
晶発振回路等の基準周波数発生回路を設けて、それを利
用するものであってもよい。
【００１６】上記速度ディクリ回路１５は、誤差信号を
積分器で平滑して直流電圧として出力する。この直流化
された誤差信号は、制御アンプ８に供給されて３差動回
路に入力される。これにより、回数数に応じた誤差信号
により制御アンプ８がコントロールされ、モータの回転
数が一定に制御される。
積分器で平滑して直流電圧として出力する。この直流化
された誤差信号は、制御アンプ８に供給されて３差動回
路に入力される。これにより、回数数に応じた誤差信号
により制御アンプ８がコントロールされ、モータの回転
数が一定に制御される。
【００１７】３差動増幅回路は、前記同様に３個のＮＰ
ＮトランジスタＱ1 ，Ｑ2 , Ｑ3 で構成された第１の３
差動回路と、３個のＰＮＰトランジスタＱ4 , Ｑ5 , Ｑ
6 で構成された第２の３差動回路からなり、制御アンプ
８によって電流制御される。３差動回路のうち、ＮＰＮ
トランジスタＱ1 , Ｑ2 , Ｑ3 は、相切り換え信号Ｕ，
Ｖ，ＷがハイレベルＨのとき、出力回路Ａ１，Ａ３，Ａ
５を駆動し、ミドルレベルＭ、ロウレベルＬのときには
オフ状態にされる。また、ＰＮＰトランジスタＱ4 , Ｑ
5 , Ｑ6 は、相切り換え信号Ｕ，Ｖ，Ｗがハイレベル
Ｈ、ミドルレベルＭのときにはオフ状態にされ、ロウレ
ベルＬのときにはオン状態にされて出力回路Ａ２，Ａ
４，Ａ５を駆動する。これにより、前記同様にモータを
回転させるためのモークコイルＬ１，Ｌ２，Ｌ３の駆動
電流が形成される。
ＮトランジスタＱ1 ，Ｑ2 , Ｑ3 で構成された第１の３
差動回路と、３個のＰＮＰトランジスタＱ4 , Ｑ5 , Ｑ
6 で構成された第２の３差動回路からなり、制御アンプ
８によって電流制御される。３差動回路のうち、ＮＰＮ
トランジスタＱ1 , Ｑ2 , Ｑ3 は、相切り換え信号Ｕ，
Ｖ，ＷがハイレベルＨのとき、出力回路Ａ１，Ａ３，Ａ
５を駆動し、ミドルレベルＭ、ロウレベルＬのときには
オフ状態にされる。また、ＰＮＰトランジスタＱ4 , Ｑ
5 , Ｑ6 は、相切り換え信号Ｕ，Ｖ，Ｗがハイレベル
Ｈ、ミドルレベルＭのときにはオフ状態にされ、ロウレ
ベルＬのときにはオン状態にされて出力回路Ａ２，Ａ
４，Ａ５を駆動する。これにより、前記同様にモータを
回転させるためのモークコイルＬ１，Ｌ２，Ｌ３の駆動
電流が形成される。
【００１８】この実施例では、低電圧までの効率のよい
動作を可能にするため、昇圧回路１が設けられる。この
昇圧回路１は、上記基準周波数信号を受ける分周回路１
６により分周された周期的なパルス信号を用いて、電源
電圧Ｖcc以上に高くされた昇圧電圧を形成する。
動作を可能にするため、昇圧回路１が設けられる。この
昇圧回路１は、上記基準周波数信号を受ける分周回路１
６により分周された周期的なパルス信号を用いて、電源
電圧Ｖcc以上に高くされた昇圧電圧を形成する。
【００１９】昇圧回路１の動作は、次の通りである。分
周回路１６の出力信号がロウレベルのとき、トランジス
タＱ２０はオフ状態にされる。このトランジスタＱ２０
がオフ状態にされると、トランジスタＱ２１がオン状態
にされる。トランジスタＱ２１がオン状態にされると、
トランジスタＱ１６のコレクタ電流はトランジスタＱ２
１を通して消費され、トランジスタＱ１７とＱ１８はオ
フ状態にされる。上記トランジスタＱ２１のコレクタ電
流は、トランジスタＱ１９にも流れ、コンデンサＣ１を
トランジスタＱ２２を通して充電させる。このときのコ
ンデンサＣ１を充電する能力は、トランジスタＱ１５の
コレクタ電流に依存することになる。
周回路１６の出力信号がロウレベルのとき、トランジス
タＱ２０はオフ状態にされる。このトランジスタＱ２０
がオフ状態にされると、トランジスタＱ２１がオン状態
にされる。トランジスタＱ２１がオン状態にされると、
トランジスタＱ１６のコレクタ電流はトランジスタＱ２
１を通して消費され、トランジスタＱ１７とＱ１８はオ
フ状態にされる。上記トランジスタＱ２１のコレクタ電
流は、トランジスタＱ１９にも流れ、コンデンサＣ１を
トランジスタＱ２２を通して充電させる。このときのコ
ンデンサＣ１を充電する能力は、トランジスタＱ１５の
コレクタ電流に依存することになる。
【００２０】次に、分周回路１６の出力信号がハイレベ
ルのときには、トランジスタＱ２０がオン状態にされ、
トランジスタＱ２１がオフ状態にされる。このため、ト
ランジスタＱ１６のコレクタ電流は、トランジスタＱ１
７とＱ１８に流れることになる。上記トランジスタＱ２
１のオフ状態に応じてトランジスタＱ１９もオフ状態に
される。トランジスタＱ１７とＱ１８は、エミッタ面積
比が１：Ｎ（Ｎは１より大きい数で約２０程度）に設定
されており、トランジスタＱ１６のコレクタ電流を増幅
し、コンデンサＣ１に供給される。
ルのときには、トランジスタＱ２０がオン状態にされ、
トランジスタＱ２１がオフ状態にされる。このため、ト
ランジスタＱ１６のコレクタ電流は、トランジスタＱ１
７とＱ１８に流れることになる。上記トランジスタＱ２
１のオフ状態に応じてトランジスタＱ１９もオフ状態に
される。トランジスタＱ１７とＱ１８は、エミッタ面積
比が１：Ｎ（Ｎは１より大きい数で約２０程度）に設定
されており、トランジスタＱ１６のコレクタ電流を増幅
し、コンデンサＣ１に供給される。
【００２１】分周回路１６の出力信号がロウレベルのと
き、トランジスタＱ１８のエミッタ電位は、ＶCEQ21 ＋
ＶBEQ19 ≒１Ｖとなり、トランジスタＱ２２のエミッタ
電位はＶcc−ＶBEQ22 ≒４．３Ｖ（Ｖccが５Ｖのとき）
である。このため、コンデンサＣ１の両端の電位差は、
約３．３Ｖである。ここで、分周回路１６の出力信号が
上記のようにハイレベルに変化すると、トランジスタＱ
１８のエミッタ電位は、Ｖcc−（ＶCEQ16 ＋ＶBEQ18 ）
≒Ｖcc−１Ｖ＝４Ｖとなり、トランジスタＱ２２のエミ
ッタ電位は、次式（１）のようになる。
き、トランジスタＱ１８のエミッタ電位は、ＶCEQ21 ＋
ＶBEQ19 ≒１Ｖとなり、トランジスタＱ２２のエミッタ
電位はＶcc−ＶBEQ22 ≒４．３Ｖ（Ｖccが５Ｖのとき）
である。このため、コンデンサＣ１の両端の電位差は、
約３．３Ｖである。ここで、分周回路１６の出力信号が
上記のようにハイレベルに変化すると、トランジスタＱ
１８のエミッタ電位は、Ｖcc−（ＶCEQ16 ＋ＶBEQ18 ）
≒Ｖcc−１Ｖ＝４Ｖとなり、トランジスタＱ２２のエミ
ッタ電位は、次式（１）のようになる。
【００２２】 Vcc -( V CEQ16 +VBEQ18 ）＋〔 Vcc-VBEQ22 - (VCEQ16 +VBEQ18 ）〕 =２Ｖcc−２ＶCE(sat) −３ＶBE≒７．７Ｖ ・・・・・・・・・・（１） ただし、ＶCE(sat) ＝ＶCEQ16 ＝ＶCEQ21 であり、ＶBE
＝ＶBEQ18 ＝ＶBEQ19＝ＶBEQ22 及びＶcc＝５Ｖとし
た。つまり、トランジスタＱ２２のエミッタ電位約７．
７Ｖとなり、トランジスタＱ２２はカットオフされ、ダ
イオード形態のトランジスタＱ２３と、外付コンデンサ
Ｃ２により平滑されて、約７Ｖのような昇圧電圧が形成
される。この際、コンデンサＣ１を通した電流は、コン
デンサＣ２を充電するとともに、駆動段としてのＰＮＰ
トランジスタＱ８や、３差動回路を構成するＰＮＰトラ
ンジスタＱ４等のエミッタ電流としても消費される。
＝ＶBEQ18 ＝ＶBEQ19＝ＶBEQ22 及びＶcc＝５Ｖとし
た。つまり、トランジスタＱ２２のエミッタ電位約７．
７Ｖとなり、トランジスタＱ２２はカットオフされ、ダ
イオード形態のトランジスタＱ２３と、外付コンデンサ
Ｃ２により平滑されて、約７Ｖのような昇圧電圧が形成
される。この際、コンデンサＣ１を通した電流は、コン
デンサＣ２を充電するとともに、駆動段としてのＰＮＰ
トランジスタＱ８や、３差動回路を構成するＰＮＰトラ
ンジスタＱ４等のエミッタ電流としても消費される。
【００２３】図４の波形図に示すようなホール出力波形
が入力された場合について説明する。この説明において
は、ｔ0 〜ｔ1 の間を代表として例示的に説明する。他
の期間も、ほぼ同様であるので説明を省略する。ｔ0 〜
ｔ1 の期間においては、トランジスタＱ１とＱ５がオン
状態となり、トランジスタＱ７，Ｑ８，Ｑ１２で構成さ
れた電源側の出力回路Ａ１と、接地側の出力回路Ａ４
（出力回路Ａ２のトランジスタＱ９，Ｑ１０，Ｑ１１，
Ｑ１３と同様な構成である。）とが動作し、モータコイ
ルＬ１とＬ２に駆動電流を流す。
が入力された場合について説明する。この説明において
は、ｔ0 〜ｔ1 の間を代表として例示的に説明する。他
の期間も、ほぼ同様であるので説明を省略する。ｔ0 〜
ｔ1 の期間においては、トランジスタＱ１とＱ５がオン
状態となり、トランジスタＱ７，Ｑ８，Ｑ１２で構成さ
れた電源側の出力回路Ａ１と、接地側の出力回路Ａ４
（出力回路Ａ２のトランジスタＱ９，Ｑ１０，Ｑ１１，
Ｑ１３と同様な構成である。）とが動作し、モータコイ
ルＬ１とＬ２に駆動電流を流す。
【００２４】このとき、接地側の出力回路Ａ４における
出力トランジスタ（Ａ２のトランジスタＱ１３に相当す
る）のベース電流が、同じ回路Ａ４のトランジスタ（Ａ
２のトランジスタＱ１０に相当する）によって検出され
る。このトランジスタのコレクタ電流は、昇圧回路１の
トランジスタＱ１４に供給される。昇圧回路１では、ト
ランジスタＱ１４に対してトランジスタＱ１５及びＱ１
６とが電流ミラー形態にされており、上記電流供給能力
が上記出力回路Ａ４に流れる電流に対応して増減され
る。
出力トランジスタ（Ａ２のトランジスタＱ１３に相当す
る）のベース電流が、同じ回路Ａ４のトランジスタ（Ａ
２のトランジスタＱ１０に相当する）によって検出され
る。このトランジスタのコレクタ電流は、昇圧回路１の
トランジスタＱ１４に供給される。昇圧回路１では、ト
ランジスタＱ１４に対してトランジスタＱ１５及びＱ１
６とが電流ミラー形態にされており、上記電流供給能力
が上記出力回路Ａ４に流れる電流に対応して増減され
る。
【００２５】昇圧回路１の出力トランジスタＱ２３のエ
ミッタには、前記のように約７Ｖのように電源電圧Ｖcc
以上の高い昇圧電圧とされる。このため、トランジスタ
Ｑ７とＱ８のエミッタ電位が約７Ｖのような高い電圧に
されて飽和することがない。それ故、電源側の出力回路
Ａ１の飽和電圧は、出力トランジスタＱ１２のコレク
タ，エミッタ間の飽和電圧ＶCEQ12(sat)によって決定さ
れる。また、接地側の出力回路Ａ４の飽和電圧は、当然
のことながら出力回路Ａ２の出力トランジスタＱ１３の
飽和電圧ＶCEQ13(sat)と同様な出力トランジスタの飽和
電圧ＶCE(sat) により決定される。つまり、この実施例
にあっては、出力飽和電圧（ダイナミックレンジ）は、
出力トランジスタのコレクタ，エミッタ間飽和電圧のみ
によって決定される。
ミッタには、前記のように約７Ｖのように電源電圧Ｖcc
以上の高い昇圧電圧とされる。このため、トランジスタ
Ｑ７とＱ８のエミッタ電位が約７Ｖのような高い電圧に
されて飽和することがない。それ故、電源側の出力回路
Ａ１の飽和電圧は、出力トランジスタＱ１２のコレク
タ，エミッタ間の飽和電圧ＶCEQ12(sat)によって決定さ
れる。また、接地側の出力回路Ａ４の飽和電圧は、当然
のことながら出力回路Ａ２の出力トランジスタＱ１３の
飽和電圧ＶCEQ13(sat)と同様な出力トランジスタの飽和
電圧ＶCE(sat) により決定される。つまり、この実施例
にあっては、出力飽和電圧（ダイナミックレンジ）は、
出力トランジスタのコレクタ，エミッタ間飽和電圧のみ
によって決定される。
【００２６】一般にモータを起動させるためには、定常
回転時に比較して、１０倍程度の起動電流が必要とな
る。例えば、モータ定常回転時で無負荷の電流を５０ｍ
Ａ程度とすると、起動電流が０．５Ａ程度も必要とされ
る。起動電流が０．５Ａであるとすると、当然のように
出力回路Ａ１〜Ａ６の出力トランジスタにも０．５Ａの
電流を流す必要がある。上記出力トランジスタのパワー
電流増幅率ｈFEを５０とすると、０．５／５０＝１０ｍ
Ａものベース電流が必要とされる。つまり、出力トラン
ジスタを駆動する駆動トランジスタＱ８（プリドライバ
ー段）等には、少なくとも１０ｍＡ以上を必要とする。
回転時に比較して、１０倍程度の起動電流が必要とな
る。例えば、モータ定常回転時で無負荷の電流を５０ｍ
Ａ程度とすると、起動電流が０．５Ａ程度も必要とされ
る。起動電流が０．５Ａであるとすると、当然のように
出力回路Ａ１〜Ａ６の出力トランジスタにも０．５Ａの
電流を流す必要がある。上記出力トランジスタのパワー
電流増幅率ｈFEを５０とすると、０．５／５０＝１０ｍ
Ａものベース電流が必要とされる。つまり、出力トラン
ジスタを駆動する駆動トランジスタＱ８（プリドライバ
ー段）等には、少なくとも１０ｍＡ以上を必要とする。
【００２７】したがって、起動時に昇圧回路１において
は、少なくとも１０ｍＡの出力電流を確保する必要があ
る。ところが、実際には昇圧回路１には、上記のような
プリドライバー段の電流とともに、外付けコンデンサＣ
２に充電する電流も必要であり、トランジスタＱ２３か
ら供給されるべき最小の電流は約１０ｍＡ×２＝２０ｍ
Ａとなる。
は、少なくとも１０ｍＡの出力電流を確保する必要があ
る。ところが、実際には昇圧回路１には、上記のような
プリドライバー段の電流とともに、外付けコンデンサＣ
２に充電する電流も必要であり、トランジスタＱ２３か
ら供給されるべき最小の電流は約１０ｍＡ×２＝２０ｍ
Ａとなる。
【００２８】一方、モータの定常回転時無負荷の場合を
考えると、出力トランジスタが飽和していない状態であ
り、この時の電流は約（５０ｍＡ／ｈFE）×２＝（５０
／２００）×２＝０．５ｍＡとなる。つまり、昇圧回路
１における必要な電流は、起動電流を想定すると、最小
２０ｍＡ流す必要があり、定常回転時と比較して数十倍
のバイアス電流が必要となる。このため、昇圧回路１の
動作電流を固定に設定すると、半導体集積回路装置の消
費電流が大きくなってしまう。
考えると、出力トランジスタが飽和していない状態であ
り、この時の電流は約（５０ｍＡ／ｈFE）×２＝（５０
／２００）×２＝０．５ｍＡとなる。つまり、昇圧回路
１における必要な電流は、起動電流を想定すると、最小
２０ｍＡ流す必要があり、定常回転時と比較して数十倍
のバイアス電流が必要となる。このため、昇圧回路１の
動作電流を固定に設定すると、半導体集積回路装置の消
費電流が大きくなってしまう。
【００２９】この実施例では、出力トランジスタＱ１３
等に流れる電流を、そのベース側に設けられたトランジ
スタＱ１０により検出し、その電流量に比例した電流を
昇圧回路１のバイアス電流とすることにより、上記の欠
点を無くすことができる。つまり、起動時の消費電力
は、出力トランジスタに流れる電流によってほぼ決定さ
れるため、昇圧回路１により消費される電力は大きな問
題とならない。一方、定常回転時には、昇圧回路１自身
に流れる電流が少ないため、他の回路ブロックにおいて
流れるバイアス電流に比較して無視でき、消費電力のア
ップにはならず、低消費電力化を図ることができる。
等に流れる電流を、そのベース側に設けられたトランジ
スタＱ１０により検出し、その電流量に比例した電流を
昇圧回路１のバイアス電流とすることにより、上記の欠
点を無くすことができる。つまり、起動時の消費電力
は、出力トランジスタに流れる電流によってほぼ決定さ
れるため、昇圧回路１により消費される電力は大きな問
題とならない。一方、定常回転時には、昇圧回路１自身
に流れる電流が少ないため、他の回路ブロックにおいて
流れるバイアス電流に比較して無視でき、消費電力のア
ップにはならず、低消費電力化を図ることができる。
【００３０】昇圧回路１は、３相モータドライバでの各
相のドライバの電流を各相で検出し、１つのバイアス源
に流すことにより、１つの回路で構成することができ
る。つまり、各相は１２０°通電のため、１周期でいず
れかがオン状態になっていることにより、昇圧回路１の
バイアス電流の各相度のバラツキはない。
相のドライバの電流を各相で検出し、１つのバイアス源
に流すことにより、１つの回路で構成することができ
る。つまり、各相は１２０°通電のため、１周期でいず
れかがオン状態になっていることにより、昇圧回路１の
バイアス電流の各相度のバラツキはない。
【００３１】図２には、この発明の他の一実施例のブロ
ック図が示されている。この実施例では、入力電圧とし
て３入力源Ｖin1 、Ｖin2 、Ｖin3 があり、入力バッフ
ァ１０、１１、１２を介してロジック回路１３に入力さ
れる。ロジック回路１３は、入力信号に応じてパワー増
幅器Ａ１０、Ａ１１、Ａ１２のいずれかを動作させるよ
うにするものである。これは、上記３入力源Ｖin1 、Ｖ
in2 、Ｖin3 がホール素子からの入力信号である考えて
もよい。
ック図が示されている。この実施例では、入力電圧とし
て３入力源Ｖin1 、Ｖin2 、Ｖin3 があり、入力バッフ
ァ１０、１１、１２を介してロジック回路１３に入力さ
れる。ロジック回路１３は、入力信号に応じてパワー増
幅器Ａ１０、Ａ１１、Ａ１２のいずれかを動作させるよ
うにするものである。これは、上記３入力源Ｖin1 、Ｖ
in2 、Ｖin3 がホール素子からの入力信号である考えて
もよい。
【００３２】この実施例のパワー増幅器Ａ１０〜Ａ１２
においても、前記説明したと同様な昇圧回路１により形
成された昇圧電圧が供給される。上記パワー増幅器Ａ１
０〜Ａ１２に流す電流は、マイクロプロセッサ等からな
るコントロールＩＣ１７により制御される。この制御電
圧Ｖｃは、入力バッファ１４を通して上記パワー増幅器
Ａ１０〜Ａ１２の制御入力に供給される。
においても、前記説明したと同様な昇圧回路１により形
成された昇圧電圧が供給される。上記パワー増幅器Ａ１
０〜Ａ１２に流す電流は、マイクロプロセッサ等からな
るコントロールＩＣ１７により制御される。この制御電
圧Ｖｃは、入力バッファ１４を通して上記パワー増幅器
Ａ１０〜Ａ１２の制御入力に供給される。
【００３３】昇圧回路１での消費電流を必要最小に設定
するため、コントロールＩＣからの制御信号により、昇
圧回路１のバイアス電流が制御される。すなわち、マイ
クロプロセッサ等のコントロールＩＣ１７は、上記制御
電圧Ｖｃに対応した制御信号を形成して、昇圧回路１の
バイアス電流も設定する。これにより、パワー増幅器Ａ
１０〜Ａ１２の出力電流に比例して、昇圧回路１のバイ
アス電流が変化して図１の実施例と実質的に同様な電流
制御が行われる。
するため、コントロールＩＣからの制御信号により、昇
圧回路１のバイアス電流が制御される。すなわち、マイ
クロプロセッサ等のコントロールＩＣ１７は、上記制御
電圧Ｖｃに対応した制御信号を形成して、昇圧回路１の
バイアス電流も設定する。これにより、パワー増幅器Ａ
１０〜Ａ１２の出力電流に比例して、昇圧回路１のバイ
アス電流が変化して図１の実施例と実質的に同様な電流
制御が行われる。
【００３４】この際、マイクロプロセッサ等のコントロ
ールＩＣ１７からの制御信号としては、モータのオン／
オフ信号、基準クロック信号、その他の昇圧回路１によ
り形成された昇圧出力電圧をモニターした信号に基づい
たもの等の各種の機能を設けるようにしてもよい。
ールＩＣ１７からの制御信号としては、モータのオン／
オフ信号、基準クロック信号、その他の昇圧回路１によ
り形成された昇圧出力電圧をモニターした信号に基づい
たもの等の各種の機能を設けるようにしてもよい。
【００３５】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 内部で発生された周期的なパルス又は外部から
供給される周期的なパルスを受けて、電源電圧以上に高
くされた昇圧電圧を形成する昇圧回路を設け、プッシュ
プル形態にされたＮＰＮ型の一対の出力トランジスタの
うちの電源電圧側に設けられる出力トランジスタの駆動
電流を形成するＰＮＰ型の駆動トランジスタのエミッタ
に供給することにより、駆動トランジスタのエミッタ電
圧が電源電圧以上に高くできるから、この駆動トランジ
スタのベース，エミッタ間電圧分だけ出力ダイナミック
レンジを大きくできるという効果が得られる。
記の通りである。すなわち、 （１） 内部で発生された周期的なパルス又は外部から
供給される周期的なパルスを受けて、電源電圧以上に高
くされた昇圧電圧を形成する昇圧回路を設け、プッシュ
プル形態にされたＮＰＮ型の一対の出力トランジスタの
うちの電源電圧側に設けられる出力トランジスタの駆動
電流を形成するＰＮＰ型の駆動トランジスタのエミッタ
に供給することにより、駆動トランジスタのエミッタ電
圧が電源電圧以上に高くできるから、この駆動トランジ
スタのベース，エミッタ間電圧分だけ出力ダイナミック
レンジを大きくできるという効果が得られる。
【００３６】（２） 上記昇圧回路として、出力トラン
ジスタ又は駆動トランジスタに流れる電流に対応して、
その電流供給能力を制御することよって無駄な電流消費
が抑えられるから、低消費電力を図ることかできるとい
う効果が得られる。
ジスタ又は駆動トランジスタに流れる電流に対応して、
その電流供給能力を制御することよって無駄な電流消費
が抑えられるから、低消費電力を図ることかできるとい
う効果が得られる。
【００３７】（３） 複数からなる出力トランジスタに
対して、１つの昇圧回路により共通に昇圧電圧を供給す
る構成を採ることにより、外付部品及び外付端子を最小
にできるので回路の簡素化を図ることができるという効
果が得られる。
対して、１つの昇圧回路により共通に昇圧電圧を供給す
る構成を採ることにより、外付部品及び外付端子を最小
にできるので回路の簡素化を図ることができるという効
果が得られる。
【００３８】（４） 上記昇圧回路に用いられる周期的
なパルスとして、外部に設けられる制御回路のクロック
パルスを共用することにより、回路の簡素化を図ること
ができるという効果が得られる。
なパルスとして、外部に設けられる制御回路のクロック
パルスを共用することにより、回路の簡素化を図ること
ができるという効果が得られる。
【００３９】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、昇圧
回路の具体的構成は、前記のような周期的なパルスとブ
ートストラップ容量を用いた回路であれば何であっても
よい。前記実施例では、主として３相ブラシレスモータ
用の駆動用の半導体集積回路装置に適用した場合につい
て説明したが、フロッピーディスクドイブ用のステッピ
ングモータ、ハードディスクドライバ用の各種モータ、
あるいはビディオテープレコーダ用のモーク等の駆動用
のもの等、パワー増幅回路を備えた半導体集積回路装置
に広く利用できる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、昇圧
回路の具体的構成は、前記のような周期的なパルスとブ
ートストラップ容量を用いた回路であれば何であっても
よい。前記実施例では、主として３相ブラシレスモータ
用の駆動用の半導体集積回路装置に適用した場合につい
て説明したが、フロッピーディスクドイブ用のステッピ
ングモータ、ハードディスクドライバ用の各種モータ、
あるいはビディオテープレコーダ用のモーク等の駆動用
のもの等、パワー増幅回路を備えた半導体集積回路装置
に広く利用できる。
【００４０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、周期的なパルスを受けて、
電源電圧以上に高くされた昇圧電圧を形成する昇圧回路
を設け、プッシュプル形態にされたＮＰＮ型の一対の出
力トランジスタのうちの電源電圧側に設けられる出力ト
ランジスタの駆動電流を形成するＰＮＰ型の駆動トラン
ジスタのエミッタに供給することにより、駆動トランジ
スタのエミッタ電圧が電源電圧以上に高くできるから、
この駆動トランジスタのベース，エミッタ間電圧分だけ
出力ダイナミックレンジを大きくできる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、周期的なパルスを受けて、
電源電圧以上に高くされた昇圧電圧を形成する昇圧回路
を設け、プッシュプル形態にされたＮＰＮ型の一対の出
力トランジスタのうちの電源電圧側に設けられる出力ト
ランジスタの駆動電流を形成するＰＮＰ型の駆動トラン
ジスタのエミッタに供給することにより、駆動トランジ
スタのエミッタ電圧が電源電圧以上に高くできるから、
この駆動トランジスタのベース，エミッタ間電圧分だけ
出力ダイナミックレンジを大きくできる。
【図１】この発明に係る半導体集積回路装置を用いた３
相スピンドルモータ駆動回路システムの一実施例を示す
ブロック図である。
相スピンドルモータ駆動回路システムの一実施例を示す
ブロック図である。
【図２】この発明に係る半導体集積回路装置の他の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図３】従来の３相スピンドルモータ駆動回路システム
の一例を示すブロック図である。
の一例を示すブロック図である。
【図４】３相スピンドルモータ駆動回路システムにおけ
るホール素子の波形図である。
るホール素子の波形図である。
【図５】３相スピンドルモータ駆動回路システムにおけ
る通電波形図である。
る通電波形図である。
１…昇圧回路、２〜４…ホールアンプ、５…マトリック
ス回路、６…ＦＧアンプ、７…バッファアンプ、８…電
流制御アンプ、９…３差動回路、１０〜１２，１４…入
力バッファ、１３…ロジック回路、１５…速度ディスク
リ、１６…分周回路、１７…コントロールＩＣ、Ａ１〜
Ａ６，Ａ１’〜Ａ６’…出力回路、Ａ１０〜Ａ１２…パ
ワー増幅器、Ｌ１〜Ｌ３…モータコイル、Ｃ１，Ｃ２…
コンデンサ。
ス回路、６…ＦＧアンプ、７…バッファアンプ、８…電
流制御アンプ、９…３差動回路、１０〜１２，１４…入
力バッファ、１３…ロジック回路、１５…速度ディスク
リ、１６…分周回路、１７…コントロールＩＣ、Ａ１〜
Ａ６，Ａ１’〜Ａ６’…出力回路、Ａ１０〜Ａ１２…パ
ワー増幅器、Ｌ１〜Ｌ３…モータコイル、Ｃ１，Ｃ２…
コンデンサ。
Claims (5)
- 【請求項１】 プッシュプル形態にされたＮＰＮ型の一
対の出力トランジスタと、上記一対の出力トランジスタ
のうち電源電圧側に設けられる出力トランジスタの駆動
電流を形成するＰＮＰ型の駆動トランジスタと、内部で
発生された周期的なパルス又は外部から供給される周期
的なパルスを受けて、上記電源電圧以上に高くされた昇
圧電圧を形成して上記駆動トランジスタのエミッタに供
給する昇圧回路とを備えてなることを特徴とする半導体
集積回路装置。 - 【請求項２】 上記昇圧回路は、出力トランジスタ又は
駆動トランジスタに流れる電流に対応して、その電流供
給能力が制御されるものであることを特徴とする請求項
１の半導体集積回路装置。 - 【請求項３】 上記一対からなる出力トランジスタは複
数組設けられ、上記昇圧回路は１つの回路から構成さ
れ、上記複数組の出力トランジスタに対応して設けられ
る複数の駆動トランジスタに対して共通に昇圧電圧を供
給するものであり、出力トランジスタ又は駆動トランジ
スタに流れる電流に対応して、その電流供給能力が制御
されるものであることを特徴とする請求項２の半導体集
積回路装置。 - 【請求項４】 上記昇圧回路は、外部に設けられた制御
回路により電流供給能力が制御されることを特徴とする
請求項１の半導体集積回路装置。 - 【請求項５】 上記昇圧回路に用いられる周期的なパル
スは、外部に設けられる制御回路のクロックパルスが共
用されるものであることを特徴とする請求項１、請求項
２、請求項３又は請求項４の半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06165567A (ja) | 1992-11-17 | 1992-11-17 | 半導体集積回路装置 |
| TW082109238A TW249308B (ja) | 1992-11-17 | 1993-11-04 | |
| KR1019930023358A KR100292607B1 (ko) | 1992-11-17 | 1993-11-05 | 반도체집적회로장치 |
| US08/152,670 US5428281A (en) | 1992-11-17 | 1993-11-16 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06165567A (ja) | 1992-11-17 | 1992-11-17 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06165567A true JPH06165567A (ja) | 1994-06-10 |
Family
ID=18238054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06165567A (ja) | 1992-11-17 | 1992-11-17 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5428281A (ja) |
| JP (1) | JPH06165567A (ja) |
| KR (1) | KR100292607B1 (ja) |
| TW (1) | TW249308B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3652083B2 (ja) * | 1997-10-08 | 2005-05-25 | 多摩川精機株式会社 | サーボモータ駆動方法 |
| JP3673964B2 (ja) | 2000-03-29 | 2005-07-20 | 株式会社ルネサステクノロジ | ブラシレスモータ駆動制御用半導体集積回路およびブラシレスモータ駆動制御装置 |
| JP2002187092A (ja) * | 2000-12-21 | 2002-07-02 | Japan Science & Technology Corp | 送り装置 |
| JP3731070B2 (ja) * | 2002-11-14 | 2006-01-05 | ダイキン工業株式会社 | 空気調和機の室内機および空気調和機の室内機の組立方法 |
| JP2005114477A (ja) * | 2003-10-06 | 2005-04-28 | Rohm Co Ltd | 負荷駆動回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63294290A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 制御回路 |
| JPH01117685A (ja) * | 1987-10-29 | 1989-05-10 | Mitsubishi Electric Corp | 集積回路化モータ速度制御，駆動回路 |
| US4870332A (en) * | 1988-07-08 | 1989-09-26 | Xebec | Voltage-boosting motor controller |
| JPH0288491U (ja) * | 1988-12-20 | 1990-07-12 | ||
| DE4031398A1 (de) * | 1990-10-04 | 1992-04-09 | Digital Equipment Int | Verfahren und schaltung zur regelung der drehgeschwindigkeit eines gleichstrommotors |
| JP3298902B2 (ja) * | 1991-06-07 | 2002-07-08 | 日本電産株式会社 | Ｄｃモータの運転方法と運転回路 |
-
1992
- 1992-11-17 JP JP43A patent/JPH06165567A/ja active Pending
-
1993
- 1993-11-04 TW TW082109238A patent/TW249308B/zh active
- 1993-11-05 KR KR1019930023358A patent/KR100292607B1/ko not_active IP Right Cessation
- 1993-11-16 US US08/152,670 patent/US5428281A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012790A (ko) | 1994-06-24 |
| KR100292607B1 (ko) | 2001-10-24 |
| TW249308B (ja) | 1995-06-11 |
| US5428281A (en) | 1995-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818179A (en) | Brushless motor drive circuit including a linear amplifier for sending an output signal based upon the detected back electromotive force voltage | |
| JP3329541B2 (ja) | モータ制御装置とモータ制御方法 | |
| JPH0216117B2 (ja) | ||
| JPH06165576A (ja) | ブラシレスモータの駆動回路 | |
| JP4641751B2 (ja) | ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置 | |
| JPH06165567A (ja) | 半導体集積回路装置 | |
| US6137329A (en) | Load voltage slew-rate controller | |
| EP0858152A2 (en) | Electronically commutated motor | |
| JP3242258B2 (ja) | モータ駆動制御装置 | |
| JP3065098B2 (ja) | ブラシレス直流モータ駆動回路 | |
| JPH0733595Y2 (ja) | ブラシレスモ−タの誘起電圧検出回路 | |
| US7049770B2 (en) | Current control circuit and motor drive circuit that can accurately and easily control a drive current | |
| JPH07298671A (ja) | ブラシレスモータの駆動装置 | |
| JP3539604B2 (ja) | モータ駆動回路 | |
| JP2837050B2 (ja) | モータ駆動回路 | |
| JP3300637B2 (ja) | ブラシレス直流モータ | |
| JP3249579B2 (ja) | モータ駆動回路 | |
| JP2001197768A (ja) | モータ駆動装置 | |
| JP2001025276A (ja) | モータ駆動制御装置 | |
| JPH0628959Y2 (ja) | ブラシレスモ−タ | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JPH0898584A (ja) | モータ駆動制御回路 | |
| JPH0727836Y2 (ja) | モ−タ駆動回路 | |
| JPH0630589A (ja) | 直流ブラシレスモータの駆動装置 | |
| JPH06169590A (ja) | モータ駆動回路 |