JPH06161767A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【目的】 情報処理システムが立ち上がる前にＭＰＵで
実行すべき命令の真性を検査し、ＭＰＵの暴走を未然に
防止してその信頼性向上を図る。 【構成】 電源投入と同時に命令展開指示生成回路１４
から命令展開開始指示１ｂ（ＯＮ）が出され、命令格納
ＲＯＭ１１からの命令がＲＡＭ１２に書き込まれる。命
令展開中は、垂直パリティチェック回路１５にて命令格
納ＲＯＭ１１の内容が逐次チェックされ、命令展開終了
指示１ｂ（ＯＦＦ）が出された時点でチェック結果１ｌ
を出力する。結果が良好であればＭＰＵ１０が展開され
たＲＡＭ１２の内容で命令を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ
（以下ＭＰＵ）を用いた情報処理システムに関し、特
に、初期化時にはＭＰＵへの命令を格納するＲＯＭの内
容が高速のＲＡＭ上に展開され、この展開された命令に
基づいて通常動作状態となる情報処理システムに関す
る。

【０００２】

【従来の技術】ＭＰＵを用いた情報処理システムでは、
ＭＰＵの処理クロックの高速化に伴い、周辺装置である
命令やデータを記憶するメモリ、レジスタ等の動作速度
がその性能向上の鍵を握っている。そのなかで、ＭＰＵ
の命令を格納するＲＯＭにも高速メモリと同様の高速性
が求められているが、高速メモリと同等の速度を持つこ
の種のＲＯＭの使用は一般的でなかった。

【０００３】また、昨今では、情報処理システムの保守
性向上のため、ＭＰＵを動作させるためのマイクロプロ
グラムは、システム保守装置側からダウンロードされる
手法が一般的となっている。しかし、その際にも、命令
をＲＯＭにだけ格納することは不可能であり、速度の比
較的遅い命令格納ＲＯＭと高速なＲＡＭとを併有し、シ
ステム立ち上げ時にマイクロプログラムにより命令格納
ＲＯＭの内容を読み出してＲＡＭへ書き込み、ＲＡＭ側
にアクセスする手法が採られている。

【０００４】図２はこの種の従来の情報処理システムの
要部構成図であり、電源投入等によりシステム立ち上げ
指示信号２ａがＯＮになると、ＭＰＵ２０が初期化され
る。このとき、命令格納ＲＯＭ２１及びＲＡＭ２２のｏ
ｅ端子に導かれるＲＯＭ空間指示信号２ｂをＯＮとな
し、命令アドレスを使って命令格納ＲＯＭ２１の”０”
番地から命令読出を開始する。命令格納ＲＯＭ２１の”
０”番地には、任意の番地の内容を読み出してＲＡＭ２
２へ書込を行うマイクロプログラムが格納されている。

【０００５】このマイクロプログラムの実行により、Ｍ
ＰＵ２０は、データアクセス指示信号２ｃと格納ＲＯＭ
空間指示信号２ｂとにより命令格納ＲＯＭ２１の内容を
データバス２ｅに読み出す。同時にＲＡＭ書込指示信号
２ｄを出力してライトパルス生成回路２３を駆動し、生
成された命令格納用ライトパルス２ｆをＲＡＭのｗｅ端
子に出力する。更に、ＲＯＭ空間指示信号２ｂをＯＦＦ
となし、データアクセス指示信号２ｃによりデータバス
２３を介してＲＡＭ２２に書込を行う。これをマイクロ
プログラムで与えられた任意のアドレス範囲を繰り返す
ことにより命令格納ＲＯＭ２１からＲＡＭ２２への展開
を行っている。

【０００６】なお、命令読出応答回路２４及びデータ応
答回路２５では、格納ＲＯＭ空間指示信号２ｂを受ける
と、命令読出指示２ｉ及びデータアクセス指示２ｇに対
する命令読出応答２ｊ及びデータアクセス応答２ｈの返
却タイミングを命令格納ＲＯＭ２１の読出時間に合わせ
て遅らせている。

【０００７】

【発明が解決しようとする課題】上記従来の情報処理シ
ステムでは、専用のハードウエアを必要としない利点が
ある反面、命令移送専用のマイクロプログラムを常駐さ
せ、初期化時にはその都度これを実行させなければなら
ず、初期化に多大な時間を要する欠点があった。また、
命令格納ＲＯＭ２１に格納された内容（データ、命令
等）については、別途パリティチェック回路等を設けな
い限りチェックできず、その信頼性の点での問題もあっ
た。例えば、命令格納ＲＯＭ２１の内容が不良（故障）
していた場合、ＭＰＵ２０が暴走して他のシステムに障
害を誘発する可能性があった。

【０００８】本発明はかかる欠点等を解消し得るシステ
ムを提供するものである。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、ＭＰＵと、このＭＰＵを制御する命令
を格納してなる命令格納ＲＯＭと、前記命令を含むデー
タを書換え自在に格納するＲＡＭとを有し、電源投入に
よる初期化時には前記ＭＰＵから出力される命令アドレ
スに基づいて前記命令格納ＲＯＭの内容が前記ＲＡＭに
展開され、展開された命令及びデータにより前記ＭＰＵ
の制御を開始する情報処理システムにおいて、電源投入
と同時に前記命令展開の開始を指示するとともに、前記
ＭＰＵから出力される命令アドレスと予め設定された命
令展開終了アドレスとを比較して一致したときに命令展
開終了を指示する命令展開指示手段と、命令展開指示中
に前記命令格納ＲＯＭから出力される命令に対してその
真性を逐次検査し、命令展開終了と同時に検査結果を出
力する第一の検査手段とを設け、前記ＭＰＵの制御開始
前に前記命令の異常の有無を検出するようにした。

【００１０】上記目的を達成する本発明の情報処理シス
テムは、更に、命令展開中で且つ前記検査手段が検査中
のときは前記ＭＰＵからの読出要求に対してＮＯＰ（命
令実行を行わずに次の命令アドレスを出力する）命令で
応答し、命令展開終了後はこのＮＯＰ命令を前記ＲＡＭ
の内容に切り換える命令読出応答切換手段を設けた。な
お、前記命令読出応答切換手段は、ＮＯＰ命令出力中は
前記命令格納ＲＯＭの読出タイミングで応答し、他方、
前記ＲＡＭの内容への切換後は該ＲＡＭの読出タイミン
グで応答するタイミング制御回路を有している。

【００１１】上記目的を達成する本発明の情報処理シス
テムは、更に、電源投入以外の初期化事由を検出する手
段と、該初期化事由検出時に前記ＭＰＵに送られる前記
ＲＡＭの内容の真性を逐次検査する第二の検査手段とを
設け、検査結果が良好なときに命令展開指示を行わずに
前記ＭＰＵの制御を開始するようにした。

【００１２】上記目的を達成する本発明の情報処理シス
テムは、更に、前記命令格納ＲＯＭの容量がＬワード
で、１ワードがＭビットのデータからなり、前記ＲＡＭ
の容量がＫワードで、１ワードがＮビットのデータから
なり（Ｌ，Ｍ，Ｋ，Ｎは自然数）、且つ Ｌ×Ｍ≧Ｋ×
（Ｎ÷Ｍ）の関係式が成立するときに、√（Ｍ÷Ｎ）ビ
ットの展開用カウンタを設け、この展開カウンタを介し
て展開すべき命令の読出と書込を行うようにした。

【００１３】

【実施例】次に、図面を参照して本発明の実施例を説明
する。

【００１４】図１は本発明の一実施例に係る情報処理シ
ステムの構成図であり、１０はＭＰＵ、１１は命令格納
ＲＯＭ、１２はＲＡＭ、１３はライトパルス生成回路、
１４は命令展開指示生成回路、１５は垂直パリティチェ
ック回路、１６は命令読出応答回路、１７はＮＯＰ命令
選択回路、１８は命令展開リセットアドレス判別回路、
１９はバッファ回路を表す。

【００１５】また、１ａはシステム立ち上げ指示信号、
１ｂは命令展開指示信号、１ｃは垂直パリティチェック
指示信号、１ｄは命令アドレス、１ｅは命令読出指示信
号、１ｆは命令読出応答信号、１ｇ，１ｈはデータバ
ス、１ｉは命令展開終了アドレス、１ｊはリセット要求
信号、１ｋは命令展開リセット指示信号、１ｌは命令異
常検出信号、１ｍはＲＡＭ書込指示信号、１ｎはシステ
ム立ち上げ以外の指示信号を表す。

【００１６】以下、システムの初期化時の動作につい
て、電源投入時（システム立ち上げ時）とそれ以外の場
合に分けて説明する。

【００１７】（システム立ち上げ時）システム立ち上げ
（電源投入）時、システム立ち上げ指示信号１ａにより
命令展開指示回路１４を駆動して命令展開指示信号１ｂ
をＯＮとなし、同時に垂直パリティチェック指示信号１
ｃを出力する。

【００１８】システム立ち上げ指示信号１ａがＯＮにな
ると、ＭＰＵ１０及び垂直パリティチェック回路１５が
初期化される。ＭＰＵ１０は、初期化後、命令アドレス
１ｄを使って命令格納ＲＯＭ１１の”０”番地からの命
令読出を開始する。命令読出は、命令読出指示信号１ｅ
により指示され、命令読出応答回路１６からその応答信
号１ｆが生成されてＭＰＵ１０に返却される。

【００１９】命令読出応答回路１６は、命令展開指示信
号１ｂを受けると命令応答返却タイミングを命令格納Ｒ
ＯＭ１１の読出時間に合わせて遅らせる。命令格納ＲＯ
Ｍ１１は、命令展開指示信号１ｂにより命令アドレス１
ｄによる内容をデータバス１ｇへ出力する。ＲＡＭ１２
は命令展開指示信号１ｂをｏｅ端子で受けることで出力
を抑止するとともに、ライトパルス生成回路１３から生
成される命令格納用ライトパルスをｗｅ端子で受けるこ
とで、データバス１ｇ上に存する命令格納ＲＯＭ１１か
らの出力データを順次取り込む。同じく、垂直パリティ
チェック回路１５は、垂直パリティチェック指示信号１
ｃを受けて命令格納用ライトパルスによりデータバス１
ｇのデータを排他的論理和を取りながら順次垂直パリテ
ィチェックしていく。

【００２０】ＮＯＰ（何の処理も実行せずに次の命令実
行を行う）命令選択回路１８は、垂直パリティチェック
指示信号１ｃがＯＮで且つ命令読出指示信号１ｄもＯＮ
となっているときは、ＭＰＵ１０からのＮＯＰ命令とな
り得る命令コードを発生させ、データバス１ｇの内容を
ＭＰＵ１０のデータバス１ｈに出力する。

【００２１】これによりＭＰＵ１０は、命令格納ＲＯＭ
１１から読出を行った命令がＮＯＰ命令であったと判断
し、命令アドレス１ｄを＋１して次の命令読出を開始す
る。以上を命令展開終了アドレス１ｉと一致するまで繰
り返す。

【００２２】ＭＰＵ１０からの命令アドレス１ｄが命令
展開終了アドレス１ｉと一致したことを命令展開リセッ
ト判別回路１８が検出すると、リセット要求信号１ｊを
命令展開指示生成回路１４に出力する。命令展開指示生
成回路１４には外部から命令展開リセット指示信号１ｋ
が入力されており、このリセット要求信号１ｊを受ける
ことで、命令展開指示信号１ｂと垂直パリティチェック
指示信号１ｃをリセット（ＯＦＦ）する。

【００２３】命令展開指示信号１ｂがＯＦＦになると、
命令格納ＲＯＭ１１は出力を禁止し、逆にＲＡＭ１２は
出力を開始する。このとき、命令格納ＲＯＭ１１の内容
をＲＡＭ１２へ格納する必要がなくなるので、ライトパ
ルス生成回路１３はＲＡＭ１２へのライトパルス生成を
抑止する。また、命令読出応答回路１６は、命令格納Ｒ
ＯＭ１１の読み出しに合わせた応答タイミングを解除し
てＲＡＭ１２の応答タイミング（高速タイミング）に切
り換える。

【００２４】他方、垂直パリティチェック回路１５で
は、垂直パリティチェック指示信号１ｃがＯＦＦになる
と、垂直パリティ結果を判別し、奇数パリティエラーが
あれば命令異常検出信号１ｌをＯＮして命令格納ＲＯＭ
１１の内容が異常であったことを外部処理装置に通知す
る。このときは外部処理装置は警報を生成し、ＭＰＵ１
０の動作を停止させる等の措置をとる。

【００２５】また、ＮＯＰ命令選択回路１７は、固定的
なＮＯＰ命令のコードでなく、データバス１ｇの内容を
ＭＰＵ１０へ読み出すよう選択する。これにより通常動
作が可能となる。

【００２６】以上のように、命令格納ＲＯＭ１１の垂直
パリティチェックをマイクロプログラムの実行以前に検
出することにより、ＭＰＵ１０の誤動作や暴走が未然に
防止され、システムの信頼性が確保される効果がある。

【００２７】（システムリセット以外の初期化時）本実
施例の情報処理システムに対してマイクロプログラムの
変更が保守装置（図示省略）より指示されると、ＭＰＵ
１０はＲＡＭ書込指示信号１ｍとＲＡＭ書込用バッファ
１９とを使ってＲＡＭ１２に対してデータ書込を行う。
その際、ＲＡＭ１２の最終アドレスに書き込まれている
垂直パリティデータも同時に書き換える。

【００２８】また、システム内で本情報処理システム以
外のシステムが何かの障害を検出し、再立ち上げの処理
を必要としたとき、システム立ち上げ指示以外の初期化
指示信号１ｎにより、命令展開指示信号１ｂをＯＦＦの
まま垂直パリティチェック指示信号１ｃを出力（ＯＮ）
する。このように、システム立ち上げ以外の初期化指示
信号１ｎがＯＮとなると、ＭＰＵ１０及び垂直パリティ
チェック回路１５は、前述のシステムリセット時と同
様、初期化される。

【００２９】ＭＰＵ１０は、初期化後、命令アドレス１
ｄを使って’０’番地から命令読出を開始し、ＲＡＭデ
ータの垂直パリティチェックが開始される。但し、この
ときは命令展開指示信号１ｂが出力されないから命令格
納ＲＯＭ１１の出力はなされず、ＲＡＭ１２の内容がデ
ータバス１ｇ、１ｈに出力される。また、命令読出応答
回路１６も命令格納ＲＯＭ１１の読出タイミングでは無
く、ＲＡＭ１２の読出タイミングでＭＰＵ１０への応答
信号１ｆを生成する。

【００３０】このように、システムリセット以外の初期
化時には、命令格納ＲＯＭ１１の内容の展開は行われ
ず、ＲＡＭデータの垂直パリティチェックのみを行うの
で、命令格納ＲＯＭ１１の読出時間とＲＡＭ１２への書
込時間分、初期化時間を短縮することができる。また、
保守装置からのマイクロプログラム変更が不要となるの
で、この点でも初期化時間の短縮化が図れる。

【００３１】なお、命令格納ＲＯＭ１１の容量がＬワー
ドで、１ワードがＭビットのデータからなり、他方、Ｒ
ＡＭ１２の容量がＫワードで、１ワードがＮビットのデ
ータからなり（Ｌ，Ｍ，Ｋ，Ｎは自然数）、且つ、Ｌ×
Ｍ≧Ｋ×（Ｎ÷Ｍ）の関係式が成立する場合は、√（Ｍ
÷Ｎ）ビットの展開用カウンタをシステム内に設け、こ
の展開カウンタを介して展開すべき命令の読出と書込を
行うことで命令格納ＲＯＭ１１の個数を削減することが
できる。

【００３２】

【発明の効果】以上の説明から明かなように、本発明の
情報処理システムでは、命令格納ＲＯＭの垂直パリティ
チェックをマイクロプログラムの実行以前に行うように
したので、ＭＰＵ１０の暴走等が未然防止され、システ
ムの信頼性が従来に比べて格段に向上する効果がある。

【００３３】また、電源投入時以外には命令格納ＲＯＭ
からＲＡＭへの展開を行わず、パリティチェックのみを
行うようにしたので初期化時間が短縮され、更に、命令
格納ＲＯＭとＲＡＭとの間で所定の関係式が成立すると
きは展開カウンタを設けることで命令格納ＲＯＭの個数
を削減できるので、コスト的にも有利となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る情報処理システムのブ
ロック図である。

【図２】従来の情報処理システムのブロック図である。

【符号の説明】

１０・・・マイクロプロセッサ（ＭＰＵ） １１・・・命令格納ＲＯＭ １２・・・ＲＡＭ １３・・・ライトパルス生成回路 １４・・・命令展開指示生成回路 １５・・・垂直パリティチェック回路 １６・・・命令読出応答回路 １７・・・ＮＯＰ命令選択回路 １８・・・命令展開リセットアドレス判別回路 １９・・・バッファ回路 １ａ・・・システム立ち上げ指示信号 １ｂ・・・命令展開指示信号 １ｃ・・・垂直パリティチェック指示信号 １ｄ・・・命令アドレス １ｅ・・・命令読出指示信号 １ｆ・・・命令読出応答信号 １ｇ、１ｈ・・・データバス １ｉ・・・命令展開終了アドレス １ｊ・・・リセット要求信号 １ｋ・・・命令展開リセット指示信号 １ｌ・・・命令異常検出信号 １ｍ・・・ＲＡＭ書込指示信号 １ｎ・・・システム立ち上げ以外の指示信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサと、このマイクロプ
   ロセッサを制御する命令を格納してなる命令格納ＲＯＭ
   と、前記命令を含むデータを書換え自在に格納するＲＡ
   Ｍとを有し、電源投入による初期化時には前記マイクロ
   プロセッサから出力される命令アドレスに基づいて前記
   命令格納ＲＯＭの内容が前記ＲＡＭに展開され、展開さ
   れた命令及びデータにより前記マイクロプロセッサの制
   御を開始する情報処理システムにおいて、 電源投入と同時に前記命令展開の開始を指示するととも
   に、前記マイクロプロセッサから出力される命令アドレ
   スと予め設定された命令展開終了アドレスとを比較して
   一致したときに命令展開終了を指示する命令展開指示手
   段と、 命令展開指示中に前記命令格納ＲＯＭから出力される命
   令に対してその真性を逐次検査し、命令展開終了と同時
   に検査結果を出力する第一の検査手段とを設け、前記マ
   イクロプロセッサの制御開始前に前記命令の異常の有無
   を検出するようにしたことを特徴とする情報処理システ
   ム。
2. 【請求項２】 請求項１記載の情報処理システムにおい
   て、命令展開中で且つ前記検査手段が検査中のときは前
   記マイクロプロセッサからの読出要求に対してＮＯＰ
   （命令実行を行わずに次の命令アドレスを出力する）命
   令で応答し、命令展開終了後はこのＮＯＰ命令を前記Ｒ
   ＡＭの内容に切り換える命令読出応答切換手段を設けた
   ことを特徴とする情報処理システム。
3. 【請求項３】 前記命令読出応答切換手段は、ＮＯＰ命
   令出力中は前記命令格納ＲＯＭの読出タイミングで応答
   し、他方、前記ＲＡＭの内容への切換後は該ＲＡＭの読
   出タイミングで応答するタイミング制御回路を有するこ
   とを特徴とする請求項２記載の情報処理システム。
4. 【請求項４】 請求項１記載の情報処理システムにおい
   て、電源投入以外の初期化事由を検出する手段と、該初
   期化事由検出時に前記マイクロプロセッサに送られる前
   記ＲＡＭの内容の真性を逐次検査する第二の検査手段と
   を設け、検査結果が良好なときに前記マイクロプロセッ
   サの制御を開始するようにしたことを特徴とする情報処
   理システム。
5. 【請求項５】 請求項１項記載の情報処理システムにお
   いて、前記命令格納ＲＯＭの容量がＬワードで、１ワー
   ドがＭビットのデータからなり、前記ＲＡＭの容量がＫ
   ワードで、１ワードがＮビットのデータからなり（Ｌ，
   Ｍ，Ｋ，Ｎは自然数）、且つ、Ｌ×Ｍ≧Ｋ×（Ｎ÷Ｍ）
   の関係式が成立するときに、√（Ｍ÷Ｎ）ビットの展開
   用カウンタを設け、この展開カウンタを介して展開すべ
   き命令の読出と書込を行うようにしたことを特徴とする
   情報処理システム。