JPH0520186A - キヤツシユタグｒａｍの自己診断方式 - Google Patents
キヤツシユタグｒａｍの自己診断方式Info
- Publication number
- JPH0520186A JPH0520186A JP3168136A JP16813691A JPH0520186A JP H0520186 A JPH0520186 A JP H0520186A JP 3168136 A JP3168136 A JP 3168136A JP 16813691 A JP16813691 A JP 16813691A JP H0520186 A JPH0520186 A JP H0520186A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- cache
- cache tag
- tag ram
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】本発明はキャッシュＲＡＭコントローラに内蔵
されていないキャッシュタグＲＡＭをハードウエアによ
って自己診断を行うことに関するものである。 【構成】本発明のキャッシュタグＲＡＭの自己診断方式
はマイクロプロセッサと、マイクロプロセッサのアクセ
スを検出する検出手段、アドレスラインをハイインピー
ダンスに制御する禁止手段と、キャッシュタグＲＡＭの
診断を行う生成手段と、その生成手段からのエラー情報
を検出するエラー検出手段と、その情報を通知する通知
手段とから構成されている。 【効果】本発明は、キャッシュコントローラの内部に内
蔵されていないキャッシュタグＲＡＭを、ハードウエア
によって自己診断が行うことができるので、システムの
信頼性の向上が図れる。
されていないキャッシュタグＲＡＭをハードウエアによ
って自己診断を行うことに関するものである。 【構成】本発明のキャッシュタグＲＡＭの自己診断方式
はマイクロプロセッサと、マイクロプロセッサのアクセ
スを検出する検出手段、アドレスラインをハイインピー
ダンスに制御する禁止手段と、キャッシュタグＲＡＭの
診断を行う生成手段と、その生成手段からのエラー情報
を検出するエラー検出手段と、その情報を通知する通知
手段とから構成されている。 【効果】本発明は、キャッシュコントローラの内部に内
蔵されていないキャッシュタグＲＡＭを、ハードウエア
によって自己診断が行うことができるので、システムの
信頼性の向上が図れる。
Description
【０００１】
【産業上の利用分野】本発明はキャッシュＲＡＭコント
ローラに内蔵されていないキャッシュタグＲＡＭをハー
ドウエアによってメモリチェックを行うキャッシュタグ
ＲＡＭの自己診断方式に関するものである。
ローラに内蔵されていないキャッシュタグＲＡＭをハー
ドウエアによってメモリチェックを行うキャッシュタグ
ＲＡＭの自己診断方式に関するものである。
【０００２】
【従来の技術と課題】従来のキャッシュタグＲＡＭの診
断方式については、通常キャッシュタグＲＡＭはキャッ
シュＲＡＭコントローラに内蔵されており、コントロー
ラ自身が診断機能を行っているものである。この方式で
はコストが高く、スピード、容量等で拡張性がない。ま
た、外部にキャッシュタグＲＡＭを有している場合、こ
れまで適切な診断方法で自己診断を行っていないために
システムの信頼性が低下するという問題点があった。
断方式については、通常キャッシュタグＲＡＭはキャッ
シュＲＡＭコントローラに内蔵されており、コントロー
ラ自身が診断機能を行っているものである。この方式で
はコストが高く、スピード、容量等で拡張性がない。ま
た、外部にキャッシュタグＲＡＭを有している場合、こ
れまで適切な診断方法で自己診断を行っていないために
システムの信頼性が低下するという問題点があった。
【０００３】
【課題を解決するための手段】本発明はこの点に鑑みて
成されたものであり、マイクロプロセッサを有し、キャ
ッシュＲＡＭコントローラに内蔵されていないキャッシ
ュタグＲＡＭの自己診断方式において、タグアドレス情
報およびバリッド情報が格納されているキャッシュタグ
ＲＡＭと、電源投入後もしくはリセットスイッチ後前記
マイクロプロセッサから出力されるアクセス開始信号を
検出する検出手段と、前記マイクロプロセッサのアドレ
スラインをハイインピーダンス化するための禁止手段
と、キャッシュタグＲＡＭを診断するための制御信号を
生成する生成手段と、前記生成手段によってキャッシュ
タグＲＡＭの診断を行いエラーの有無を検出するエラー
検出手段と、前記エラー検出手段によるエラー情報を前
記マイクロプロセッサに通知する通知手段とから構成さ
れたキャッシュタグＲＡＭの自己診断方式に関するもの
である。
成されたものであり、マイクロプロセッサを有し、キャ
ッシュＲＡＭコントローラに内蔵されていないキャッシ
ュタグＲＡＭの自己診断方式において、タグアドレス情
報およびバリッド情報が格納されているキャッシュタグ
ＲＡＭと、電源投入後もしくはリセットスイッチ後前記
マイクロプロセッサから出力されるアクセス開始信号を
検出する検出手段と、前記マイクロプロセッサのアドレ
スラインをハイインピーダンス化するための禁止手段
と、キャッシュタグＲＡＭを診断するための制御信号を
生成する生成手段と、前記生成手段によってキャッシュ
タグＲＡＭの診断を行いエラーの有無を検出するエラー
検出手段と、前記エラー検出手段によるエラー情報を前
記マイクロプロセッサに通知する通知手段とから構成さ
れたキャッシュタグＲＡＭの自己診断方式に関するもの
である。
【０００４】
【作用】上記のように構成されたキャッシュＲＡＭコン
トローラに内蔵されていないキャッシュタグＲＡＭの自
己診断方式において、システムに電源が投入されるかま
たはリセットスイッチが押下されると、マイクロプロセ
ッサから出力されるアクセス開始信号を検出した後にＢ
ＯＦＦ＃信号によってマイクロプロセッサをホールト状
態にする。次に、キャッシュＲＡＭコントローラが独自
にキャッシュＲＡＭコントローラの外部に搭載されたキ
ャッシュタグアドレス情報及びバリッド情報が格納され
ているキャッシュタグＲＡＭをハードウエアによってメ
モリチェックの自己診断を行い、キャッシュタグＲＡＭ
が正常に動作しているかどうかメモリチェックが行われ
る。もし異常が発見されたならばキャッシュタグＲＡＭ
をシステムから切離し、キャッシュシステムなしで動作
が行われるために故障時間に影響されることなくシステ
ムの信頼性を向上させている。
トローラに内蔵されていないキャッシュタグＲＡＭの自
己診断方式において、システムに電源が投入されるかま
たはリセットスイッチが押下されると、マイクロプロセ
ッサから出力されるアクセス開始信号を検出した後にＢ
ＯＦＦ＃信号によってマイクロプロセッサをホールト状
態にする。次に、キャッシュＲＡＭコントローラが独自
にキャッシュＲＡＭコントローラの外部に搭載されたキ
ャッシュタグアドレス情報及びバリッド情報が格納され
ているキャッシュタグＲＡＭをハードウエアによってメ
モリチェックの自己診断を行い、キャッシュタグＲＡＭ
が正常に動作しているかどうかメモリチェックが行われ
る。もし異常が発見されたならばキャッシュタグＲＡＭ
をシステムから切離し、キャッシュシステムなしで動作
が行われるために故障時間に影響されることなくシステ
ムの信頼性を向上させている。
【０００５】
【実施例】以下、本発明の実施例について図を用いて説
明を行う。図１は本発明の一実施例を示すキャッシュタ
グＲＡＭの自己診断方式を示すブロック図であり、図２
は本発明の一実施例を示すキャッシュタグＲＡＭの自己
診断方式が行われるパーソナルコンピュータのブロック
図であり、図３は本発明の一実施例を示すキャッシュタ
グＲＡＭの自己診断方式を示すタイミングチャート図で
ある。
明を行う。図１は本発明の一実施例を示すキャッシュタ
グＲＡＭの自己診断方式を示すブロック図であり、図２
は本発明の一実施例を示すキャッシュタグＲＡＭの自己
診断方式が行われるパーソナルコンピュータのブロック
図であり、図３は本発明の一実施例を示すキャッシュタ
グＲＡＭの自己診断方式を示すタイミングチャート図で
ある。
【０００６】図１において、キャッシュタグＲＡＭの自
己診断方式はマイクロプロセッサ３０、システムに電源
が投入されるかまたはリセットスイッチが押下される
と、マイクロプロセッサ３０から出力されるアクセス開
始信号を検出する検出手段２０と、マイクロプロセッサ
から出力されるアクセス開始信号を検出した後にＢＯＦ
Ｆ＃信号によってマイクロプロセッサをホールト状態に
するためにマイクロプロセッサのアドレスラインをハイ
インピーダンスに制御する禁止手段１０と、マイクロプ
ロセッサ３０が切り離されている状態でキャッシュＲＡ
Ｍコントローラ４０がキャッシュタグＲＡＭ８０の診断
をハードウエアによってメモリチェックの自己診断を行
う生成手段５０と、そのときにエラーの有無を検出する
エラー検出手段６０と、エラー情報をマイクロプロセッ
サに通知する通知手段７０とから構成されている。図２
において、本発明のキャッシュタグＲＡＭの自己診断方
式が行われるパーソナルコンピュータはマイクロプロセ
ッサ３０、キャッシュＲＡＭコントローラ４０、キャッ
シュタグＲＡＭ８０と、キャッシュデータメモリ１３０
と、Ｉ／Ｏコントローラ１６０と、メインメモリ１５０
と、バッファ１４０とから構成されている。図３におい
て、ＣＬＯＣＫ信号は本パーソナルコンピュータを駆動
させるための信号であり、ＡＤＳ＃信号は電源投入後、
マイクロプロセッサ３０から出力されるアクセス信号を
検出するためのクロック信号であり、ＢＯＦＦ＃信号は
ＡＤＳ＃信号を検出した後にマイクロプロセッサ３０を
ホールトするための信号であり、ＡＤＤＲＥＳＳ信号は
マイクロプロセッサ３０からキャッシュデータメモリ１
３０とメインメモリ１５０をアクセスするときの信号で
あり、ＡＤＤＲＥＳＳ ＯＵＴＰＵＴ ＥＮＡＢＬＥ信
号は前述のキャッシュタグＲＡＭ８０にアクセスするこ
とが認められる信号であり、ＣＨＥＣＫＡＤＤＲＥＳＳ
はキャッシュタグＲＡＭ８０をチェックするためのアド
レス信号であり、ＴＡＧ ＲＡＭ ＷＲＩＴＥ信号はキ
ャッシュタグＲＡＭ８０にデータが書き込まれている信
号であり、ＴＡＧ ＲＡＭ ＯＵＴＰＵＴ ＥＮＡＢＬ
Ｅ信号はキャッシュタグＲＡＭ８０にリードアクセスす
ることが認められる信号であり、ＴＡＧ ＲＡＭ ＥＲ
ＲＯＲ信号はキャッシュタグＲＡＭ８０にエラーが発生
したことを示す信号であり、ＣＨＥＣＫ ＤＡＴＡ信号
はチェックを行うためのデータ信号であり、ＣＨＥＣＫ
ＲＥＡＤ ＤＡＴＡ信号は前述キャッシュタグＲＡＭ
８０に書き込まれたデータを読出し、書き込まれた値と
同じであるかどうかチェックを行うためのデータ信号で
ある。図１乃至図３にもとづいて動作説明を行う。本パ
ーソナルコンピュータに電源が投入されたり、またはリ
セットスイッチが押下されると、マイクロプロセッサ３
０からＡＤＳ＃信号が出力され、そのＡＤＳ＃信号が図
１における検出手段２０によって検出されると、ＢＯＦ
Ｆ＃信号がマイクロプロセッサに通知されることによっ
てアドレスラインをハイインピーダンスにするための制
御信号が禁止手段１０によってマイクロプロセッサ３０
に送られる。マイクロプロセッサ３０は前記制御信号を
受け取るとクロックに同期してアドレスラインをハイイ
ンピーダンスにしてアイドル状態のままで前記制御信号
が不活性化されるまで処理が中断される。
己診断方式はマイクロプロセッサ３０、システムに電源
が投入されるかまたはリセットスイッチが押下される
と、マイクロプロセッサ３０から出力されるアクセス開
始信号を検出する検出手段２０と、マイクロプロセッサ
から出力されるアクセス開始信号を検出した後にＢＯＦ
Ｆ＃信号によってマイクロプロセッサをホールト状態に
するためにマイクロプロセッサのアドレスラインをハイ
インピーダンスに制御する禁止手段１０と、マイクロプ
ロセッサ３０が切り離されている状態でキャッシュＲＡ
Ｍコントローラ４０がキャッシュタグＲＡＭ８０の診断
をハードウエアによってメモリチェックの自己診断を行
う生成手段５０と、そのときにエラーの有無を検出する
エラー検出手段６０と、エラー情報をマイクロプロセッ
サに通知する通知手段７０とから構成されている。図２
において、本発明のキャッシュタグＲＡＭの自己診断方
式が行われるパーソナルコンピュータはマイクロプロセ
ッサ３０、キャッシュＲＡＭコントローラ４０、キャッ
シュタグＲＡＭ８０と、キャッシュデータメモリ１３０
と、Ｉ／Ｏコントローラ１６０と、メインメモリ１５０
と、バッファ１４０とから構成されている。図３におい
て、ＣＬＯＣＫ信号は本パーソナルコンピュータを駆動
させるための信号であり、ＡＤＳ＃信号は電源投入後、
マイクロプロセッサ３０から出力されるアクセス信号を
検出するためのクロック信号であり、ＢＯＦＦ＃信号は
ＡＤＳ＃信号を検出した後にマイクロプロセッサ３０を
ホールトするための信号であり、ＡＤＤＲＥＳＳ信号は
マイクロプロセッサ３０からキャッシュデータメモリ１
３０とメインメモリ１５０をアクセスするときの信号で
あり、ＡＤＤＲＥＳＳ ＯＵＴＰＵＴ ＥＮＡＢＬＥ信
号は前述のキャッシュタグＲＡＭ８０にアクセスするこ
とが認められる信号であり、ＣＨＥＣＫＡＤＤＲＥＳＳ
はキャッシュタグＲＡＭ８０をチェックするためのアド
レス信号であり、ＴＡＧ ＲＡＭ ＷＲＩＴＥ信号はキ
ャッシュタグＲＡＭ８０にデータが書き込まれている信
号であり、ＴＡＧ ＲＡＭ ＯＵＴＰＵＴ ＥＮＡＢＬ
Ｅ信号はキャッシュタグＲＡＭ８０にリードアクセスす
ることが認められる信号であり、ＴＡＧ ＲＡＭ ＥＲ
ＲＯＲ信号はキャッシュタグＲＡＭ８０にエラーが発生
したことを示す信号であり、ＣＨＥＣＫ ＤＡＴＡ信号
はチェックを行うためのデータ信号であり、ＣＨＥＣＫ
ＲＥＡＤ ＤＡＴＡ信号は前述キャッシュタグＲＡＭ
８０に書き込まれたデータを読出し、書き込まれた値と
同じであるかどうかチェックを行うためのデータ信号で
ある。図１乃至図３にもとづいて動作説明を行う。本パ
ーソナルコンピュータに電源が投入されたり、またはリ
セットスイッチが押下されると、マイクロプロセッサ３
０からＡＤＳ＃信号が出力され、そのＡＤＳ＃信号が図
１における検出手段２０によって検出されると、ＢＯＦ
Ｆ＃信号がマイクロプロセッサに通知されることによっ
てアドレスラインをハイインピーダンスにするための制
御信号が禁止手段１０によってマイクロプロセッサ３０
に送られる。マイクロプロセッサ３０は前記制御信号を
受け取るとクロックに同期してアドレスラインをハイイ
ンピーダンスにしてアイドル状態のままで前記制御信号
が不活性化されるまで処理が中断される。
【０００７】このようにマイクロプロセッサ３０が切り
離されたことによって、キャッシュＲＡＭコントローラ
４０が独自にキャッシュタグＲＡＭ８０の診断に必要な
前記制御信号を生成し、キャッシュタグＲＡＭ８０の診
断に求められているアドレス情報およびデータ情報、バ
リッド情報の初期値そしてキャッシュタグＲＡＭ８０の
制御に必要な制御信号をメモリチェックを行うためにハ
ードウエアによる生成手段５０によって診断処理が行わ
れる。前記の制御は全てマイクロプロセッサのクロック
に同期して制御され、１つのキャッシュタグＲＡＭ８０
のセルの診断は２つのクロックを必要とする。その２つ
のクロックのうち前のクロックでキャッシュタグＲＡＭ
８０へチェックされるべき情報を書込み、後のクロック
で書き込まれた情報を読み出すように制御される。次に
読み出されたデータはキャッシュＲＡＭコントローラ４
０内に保持されている書込みデータとエラー検出手段６
０によって比較され、正常かどうか判断される。正常な
らば次のステップへ移行する。異常ならばエラー信号を
生成し、マイクロプロセッサ３０が認識できるようにキ
ャッシュＲＡＭコントローラ４０より出力し、Ｉ／Ｏコ
ントローラ１６０を介して通知手段７０によってマイク
ロプロセッサに通知される。また異常ならば次のステッ
プへは移行せず、キャッシュＲＡＭコントローラ４０が
無いものとしてシステムが動作する。
離されたことによって、キャッシュＲＡＭコントローラ
４０が独自にキャッシュタグＲＡＭ８０の診断に必要な
前記制御信号を生成し、キャッシュタグＲＡＭ８０の診
断に求められているアドレス情報およびデータ情報、バ
リッド情報の初期値そしてキャッシュタグＲＡＭ８０の
制御に必要な制御信号をメモリチェックを行うためにハ
ードウエアによる生成手段５０によって診断処理が行わ
れる。前記の制御は全てマイクロプロセッサのクロック
に同期して制御され、１つのキャッシュタグＲＡＭ８０
のセルの診断は２つのクロックを必要とする。その２つ
のクロックのうち前のクロックでキャッシュタグＲＡＭ
８０へチェックされるべき情報を書込み、後のクロック
で書き込まれた情報を読み出すように制御される。次に
読み出されたデータはキャッシュＲＡＭコントローラ４
０内に保持されている書込みデータとエラー検出手段６
０によって比較され、正常かどうか判断される。正常な
らば次のステップへ移行する。異常ならばエラー信号を
生成し、マイクロプロセッサ３０が認識できるようにキ
ャッシュＲＡＭコントローラ４０より出力し、Ｉ／Ｏコ
ントローラ１６０を介して通知手段７０によってマイク
ロプロセッサに通知される。また異常ならば次のステッ
プへは移行せず、キャッシュＲＡＭコントローラ４０が
無いものとしてシステムが動作する。
【０００８】正常ならばチェックすべきセルアドレスを
インクリメントして前記の動作を繰り返す。以上のよう
に全てのチェックすべきセルアドレスが終了したならば
アドレスを初期値に再設定し、チェックデータ情報を更
新する。同様にキャッシュタグＲＡＭ８０をチェックす
る。チェックデータの更新がｍ回終了したならば全ての
制御が終了となる。全ての診断の制御が終了したならば
マイクロプロセッサ３０にアドレスラインをハイインピ
ーダンスから活性化するように制御信号を不活性化させ
る。マイクロプロセッサ３０は前記信号を受け取ると最
初のアクセスのアドレスよりリスタートして通常の処理
を実施する。
インクリメントして前記の動作を繰り返す。以上のよう
に全てのチェックすべきセルアドレスが終了したならば
アドレスを初期値に再設定し、チェックデータ情報を更
新する。同様にキャッシュタグＲＡＭ８０をチェックす
る。チェックデータの更新がｍ回終了したならば全ての
制御が終了となる。全ての診断の制御が終了したならば
マイクロプロセッサ３０にアドレスラインをハイインピ
ーダンスから活性化するように制御信号を不活性化させ
る。マイクロプロセッサ３０は前記信号を受け取ると最
初のアクセスのアドレスよりリスタートして通常の処理
を実施する。
【０００９】
【発明の効果】本発明はキャッシュコントローラの内部
に内蔵されていないキャッシュタグＲＡＭを、ハードウ
エアによって自己診断が行うことができるので、システ
ムの信頼性の向上が図れる。また、キャッシュタグＲＡ
Ｍにエラーが発生したときには、キャッシュコントロー
ラが無いものとしてシステムが動作できる。
に内蔵されていないキャッシュタグＲＡＭを、ハードウ
エアによって自己診断が行うことができるので、システ
ムの信頼性の向上が図れる。また、キャッシュタグＲＡ
Ｍにエラーが発生したときには、キャッシュコントロー
ラが無いものとしてシステムが動作できる。
【図１】図１は本発明の一実施例を示すキャッシュタグ
ＲＡＭの自己診断方式を示すブロック図である。
ＲＡＭの自己診断方式を示すブロック図である。
【図２】図２は本発明の一実施例を示すキャッシュタグ
ＲＡＭの自己診断方式が行われるパーソナルコンピュー
タのブロック図である。
ＲＡＭの自己診断方式が行われるパーソナルコンピュー
タのブロック図である。
【図３】図３は本発明の一実施例を示すキャッシュタグ
ＲＡＭの自己診断方式を示すタイミングチャート図であ
る。
ＲＡＭの自己診断方式を示すタイミングチャート図であ
る。
１０ 禁止手段 ２０ 検出手段 ３０ マイクロプロセッサ ４０ キャッシュＲＡＭコントローラ ５０ 生成手段 ６０ エラー検出手段 ７０ 通知手段 ８０ キャッシュタグＲＡＭ
Claims (1)
- 【特許請求の範囲】 【請求項１】マイクロプロセッサを有し、キャッシュＲ
ＡＭコントローラに内蔵されていないキャッシュタグＲ
ＡＭの自己診断方式において、タグアドレス情報および
バリッド情報が格納されているキャッシュタグＲＡＭ
と、電源投入またはリセットスイッチ後前記マイクロプ
ロセッサから出力されるアクセス開始信号を検出する検
出手段と、前記マイクロプロセッサのアドレスラインを
ハイインピーダンス化するための禁止手段と、キャッシ
ュタグＲＡＭを診断するための制御信号を生成する生成
手段と、前記生成手段によってキャッシュタグＲＡＭの
診断を行いエラーの有無を検出するエラー検出手段と、
前記エラー検出手段によるエラー情報を前記マイクロプ
ロセッサに通知する通知手段とから構成されたことを特
徴とするキャッシュタグＲＡＭの自己診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168136A JPH0520186A (ja) | 1991-07-09 | 1991-07-09 | キヤツシユタグｒａｍの自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3168136A JPH0520186A (ja) | 1991-07-09 | 1991-07-09 | キヤツシユタグｒａｍの自己診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520186A true JPH0520186A (ja) | 1993-01-29 |
Family
ID=15862505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3168136A Pending JPH0520186A (ja) | 1991-07-09 | 1991-07-09 | キヤツシユタグｒａｍの自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520186A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7640403B2 (en) | 2002-08-30 | 2009-12-29 | Ricoh Company, Ltd. | Image processing apparatus in which an external application is executed from a storage device |
-
1991
- 1991-07-09 JP JP3168136A patent/JPH0520186A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7640403B2 (en) | 2002-08-30 | 2009-12-29 | Ricoh Company, Ltd. | Image processing apparatus in which an external application is executed from a storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101529396B (zh) | 存储器设备以及更新调整方法 | |
| US6557077B1 (en) | Transportable memory apparatus and associated methods of initializing a computer system having the same | |
| US5237687A (en) | Microprogram load unit having alternative backup memory sources | |
| JP4886558B2 (ja) | 情報処理装置 | |
| JPH0520186A (ja) | キヤツシユタグｒａｍの自己診断方式 | |
| JPH06161890A (ja) | キャッシュタグｒａｍの自己診断方式 | |
| JPH06348535A (ja) | 異常発生履歴記憶装置 | |
| JP2000146765A (ja) | 車両用電子制御装置 | |
| JPS6259396B2 (ja) | ||
| JPH08220198A (ja) | 電池バックアップメモリユニットおよびバックアップ機能試験方法 | |
| JPH05289951A (ja) | 電子ディスク装置 | |
| JP3262094B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JP2767820B2 (ja) | 異常監視部の診断装置 | |
| JPH11222365A (ja) | エレベータ制御装置 | |
| JPH04239355A (ja) | 電子ディスク装置 | |
| JPH02118844A (ja) | 制御装置の再起動制御方式 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPH06251170A (ja) | マイコンの暴走停止装置 | |
| JPH0749816A (ja) | 情報処理装置 | |
| JPH0358216A (ja) | 磁気ディスク制御装置 | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 | |
| JP2001243113A (ja) | 記憶装置 | |
| JPH0528052A (ja) | メモリアクセス制御異常回復方法 | |
| JPH07200417A (ja) | メモリエラー検出装置 | |
| JPH06161767A (ja) | 情報処理システム |