JPH06151747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06151747A JPH06151747A JP4292831A JP29283192A JPH06151747A JP H06151747 A JPH06151747 A JP H06151747A JP 4292831 A JP4292831 A JP 4292831A JP 29283192 A JP29283192 A JP 29283192A JP H06151747 A JPH06151747 A JP H06151747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- spacer
- silicon oxide
- cylindrical electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 42
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 42
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】スタックト・キャパシタを有するＤＲＡＭにお
いて筒状電極（ノード電極）を安定に形成すること。 【構成】ノード電極を形成するため、酸化シリコからな
る断面台形状支持体１１１ａに被着した多結晶シリコン
膜１１３の表面に酸化シリコン膜を形成し、異方性エッ
チングによりスペーサ１１４ａにする。このスペーサ１
１４ａをマスクとして、多結晶シリコン膜１１３の不要
部分を除去し、次に酸化シリコン膜（１１１ａ，１１４
ａ）を除去し、底部電極１１０ａと筒状電極１１３ａか
らなる下部電極を形成する。また同様に多結晶シリコン
膜３酸化シリコ膜スペーサの形成を繰り返すことにより
多重筒状電極を形成する。 【効果】筒状電極の側面となる多結晶シリコン膜をエッ
チング雰囲気にさらすことなく確実に形成出来る。また
同工程の繰り返しにより多重の円筒型電極の形成が容易
である。
いて筒状電極（ノード電極）を安定に形成すること。 【構成】ノード電極を形成するため、酸化シリコからな
る断面台形状支持体１１１ａに被着した多結晶シリコン
膜１１３の表面に酸化シリコン膜を形成し、異方性エッ
チングによりスペーサ１１４ａにする。このスペーサ１
１４ａをマスクとして、多結晶シリコン膜１１３の不要
部分を除去し、次に酸化シリコン膜（１１１ａ，１１４
ａ）を除去し、底部電極１１０ａと筒状電極１１３ａか
らなる下部電極を形成する。また同様に多結晶シリコン
膜３酸化シリコ膜スペーサの形成を繰り返すことにより
多重筒状電極を形成する。 【効果】筒状電極の側面となる多結晶シリコン膜をエッ
チング雰囲気にさらすことなく確実に形成出来る。また
同工程の繰り返しにより多重の円筒型電極の形成が容易
である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、ＤＲＡＭのスタックト・キャパシタなど
に利用される筒状電極の形成方法に関する。
に関し、特に、ＤＲＡＭのスタックト・キャパシタなど
に利用される筒状電極の形成方法に関する。
【０００２】
【従来の技術】従来、多結晶シリコンなどで筒状電極を
形成する場合、酸化シリコン膜などからなる断面台形状
支持体を多結晶シリコン膜などで被覆したのち異方性エ
ッチングによりエッチングすることにより形成してい
た。このような技術について、例えば、１９９１シンポ
ジウム・オン・ＶＬＳＩ・テクノロジー，テクニカル・
ダイジェスト（１９９１ ＳＹＭＰＯＳＩＵＭ ＯＮ
ＶＬＳＩ ＴＥＣＮＯＬＯＧＹ，Ｔｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔ）誌の第１１頁に記載された内容に準して
説明すると、まず、図１３（ａ）に示すように半導体チ
ップの所定の層間絶縁膜８に窒化シリコン膜９を堆積
し、コンタクトホールＣを形成後多結晶シリコン膜およ
び酸化シリコン膜を順次に堆積した後、断面台形状にパ
ターニングして底部電極１０ａおよび台形状酸化シリコ
ン膜１１ａからなる断面台形状支持体を形成し、次に多
結晶シリコン膜１３を被着し、次に異方性エッチングを
行い多結晶シリコン膜１３を垂直方向に所定厚さ除去し
て図１３（ｂ）に示すように筒状電極１３ａを形成す
る。次に図１３（ｃ）に示すように、断面台形状酸化シ
リコン膜１１ａを除去する。スタックト・キャパシタ
は、図１２（ｄ）に示すように、キャパシタ絶縁膜１５
を（酸化シリコン膜、窒化シリコン膜またはそれらの複
合膜など）を形成し、多結晶シリコン膜１６などからな
る上部電極を形成する。
形成する場合、酸化シリコン膜などからなる断面台形状
支持体を多結晶シリコン膜などで被覆したのち異方性エ
ッチングによりエッチングすることにより形成してい
た。このような技術について、例えば、１９９１シンポ
ジウム・オン・ＶＬＳＩ・テクノロジー，テクニカル・
ダイジェスト（１９９１ ＳＹＭＰＯＳＩＵＭ ＯＮ
ＶＬＳＩ ＴＥＣＮＯＬＯＧＹ，Ｔｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔ）誌の第１１頁に記載された内容に準して
説明すると、まず、図１３（ａ）に示すように半導体チ
ップの所定の層間絶縁膜８に窒化シリコン膜９を堆積
し、コンタクトホールＣを形成後多結晶シリコン膜およ
び酸化シリコン膜を順次に堆積した後、断面台形状にパ
ターニングして底部電極１０ａおよび台形状酸化シリコ
ン膜１１ａからなる断面台形状支持体を形成し、次に多
結晶シリコン膜１３を被着し、次に異方性エッチングを
行い多結晶シリコン膜１３を垂直方向に所定厚さ除去し
て図１３（ｂ）に示すように筒状電極１３ａを形成す
る。次に図１３（ｃ）に示すように、断面台形状酸化シ
リコン膜１１ａを除去する。スタックト・キャパシタ
は、図１２（ｄ）に示すように、キャパシタ絶縁膜１５
を（酸化シリコン膜、窒化シリコン膜またはそれらの複
合膜など）を形成し、多結晶シリコン膜１６などからな
る上部電極を形成する。
【０００３】
【発明が解決しようとする課題】この従来の筒状電極の
形成方法では多結晶シリコン膜の異方性エッチング時
に、下地の断面台形状支持体の側面部でもエッチングが
ある程度進行するので筒状電極が薄くなって機械的強度
が弱くなったり最悪の場合は全く形成できなくなるとい
う問題点があった。
形成方法では多結晶シリコン膜の異方性エッチング時
に、下地の断面台形状支持体の側面部でもエッチングが
ある程度進行するので筒状電極が薄くなって機械的強度
が弱くなったり最悪の場合は全く形成できなくなるとい
う問題点があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体チップの表面に少なくとも側面の主要
部が絶縁性の断面台形状支持体を形成する第１工程と、
導電膜（または半導体膜）および絶縁膜を順次に堆積し
前記絶縁膜の異方性エッチングを行なって前記断面台形
状支持体の側面を前記導電膜（または半導体膜）を介し
て被覆するスペーサを形成する第２工程と、前記スペー
サをマスクとして前記導電膜（または半導体膜）をエッ
チングを行ない筒状電極を形成する第３工程とを有して
いる。
造方法は、半導体チップの表面に少なくとも側面の主要
部が絶縁性の断面台形状支持体を形成する第１工程と、
導電膜（または半導体膜）および絶縁膜を順次に堆積し
前記絶縁膜の異方性エッチングを行なって前記断面台形
状支持体の側面を前記導電膜（または半導体膜）を介し
て被覆するスペーサを形成する第２工程と、前記スペー
サをマスクとして前記導電膜（または半導体膜）をエッ
チングを行ない筒状電極を形成する第３工程とを有して
いる。
【０００５】この場合、前記半導体チップの表面に他の
導電膜（または半導体膜）および他の絶縁膜を順次に被
着して前記他の絶縁膜をパターニングして断面台形状支
持体を形成してもよいし、前記半導体チップの表面に他
の導電膜（または半導体膜）および他の絶縁膜を順次に
被着し前記他の絶縁膜をパターニングし、前記パターニ
ングされた他の絶縁膜をマスクとして前記他の導電膜
（または半導体膜）をパターニングして台形状支持体を
形成してもよい。
導電膜（または半導体膜）および他の絶縁膜を順次に被
着して前記他の絶縁膜をパターニングして断面台形状支
持体を形成してもよいし、前記半導体チップの表面に他
の導電膜（または半導体膜）および他の絶縁膜を順次に
被着し前記他の絶縁膜をパターニングし、前記パターニ
ングされた他の絶縁膜をマスクとして前記他の導電膜
（または半導体膜）をパターニングして台形状支持体を
形成してもよい。
【０００６】更に、前記第２の工程をｎ（但し、ｎはｎ
≧１なる自然数）回繰り返すことによってｎ重の筒状電
極を形成することができる。
≧１なる自然数）回繰り返すことによってｎ重の筒状電
極を形成することができる。
【０００７】更にまた、前記第２の工程の後にスペーサ
を含む絶縁膜を除去する第４工程を追加し、更に前記第
２工程および第４工程をｎ回繰り返し行なうことによっ
て（２ｎ＋１）重の筒状電極を形成することができる。
を含む絶縁膜を除去する第４工程を追加し、更に前記第
２工程および第４工程をｎ回繰り返し行なうことによっ
て（２ｎ＋１）重の筒状電極を形成することができる。
【０００８】
【作用】筒状電極形成の異方性エッチング時に導電膜の
側面はスペーサで覆われているので筒状電極の厚さが減
少することが防止される。
側面はスペーサで覆われているので筒状電極の厚さが減
少することが防止される。
【０００９】
【実施例】次に、図１ないし図４を参照して本発明の第
１の実施例について説明する。本実施例はビット線の上
方にスタックト・キャパシタを有するＤＲＡＭの製造に
本発明を適用したものである。
１の実施例について説明する。本実施例はビット線の上
方にスタックト・キャパシタを有するＤＲＡＭの製造に
本発明を適用したものである。
【００１０】まず、平面図（図１（ａ））および図１
（ａ）のＡ−Ａ線断面図（図７（ｂ））に示すように、
Ｐ型シリコン基板１０１の表面に選択酸化法により素子
分離酸化膜１０２を４００ナノメータ厚で形成し、能動
領域を区画する。次に、能動領域の表面にゲート酸化膜
１０３を形成し、ワード線１０４を多結晶シリコン膜
（３００ナノメータ厚）を用いて形成し、次に、イオン
注入によりｎ+ 型拡散層１０５を形成する。次に、酸化
シリコンを主成分とする層間絶縁膜１０６を形成し、コ
ンタクトホールＣ１を開口し、多結晶シリコン膜及びタ
ングステンシリサイド膜から成るポリサイド構造のビッ
ト線１０７を形成する。次に酸化シリコンを主成分とす
る層間絶縁膜１０８を形成し、その上に厚さ１００ナノ
メータの窒化シリコン膜１０９を形成し、次に、ｎ+ 型
拡散層１０５に達するコンタクトホールＣ２を開口す
る。次に、図２に示すように、下地の多結晶シリコン膜
１１０を厚さ１００ナノメータ形成し、次に下地の酸化
シリコン膜１１１を厚さ７００ナノメータ形成する。こ
の後、ノード電極（キャパシタの下部電極）を形成する
ため、フォトリソグラフィー技術により図３に示すよう
に平面形状が６角形のフォトレジスト膜１１２を０．５
μｍ間隔で形成する。なお、ＤＲＡＭセルのサイズは、
１．２５μｍ×２．５μｍでありワード線およびビット
線の幅は０．５μｍ、間隔は、１．０μｍである。次
に、フォトレジスト膜１１２をマスクとして酸化シリコ
ン膜１１１をエッチングして断面台形状支持体１１１ａ
を形成する。次に、図４（ａ）に示すように、フォトレ
ジスト膜１１２を除去した後、多結晶シリコン膜１１３
を厚さ１００ナノメータ（下地の酸化シリコン膜１１１
より薄くする）形成し、次に酸化シリコン膜を厚さ１０
０ナノメータ形成し、例えばＣＦ4 ガスによる異方性エ
ッチングを行い多結晶シリコン膜を介して断面台形状支
持体１１１ａの側面に被着されたスペーサ１１４ａとし
て残す。次に、スペーサ１１４ａを保護膜として多結晶
シリコン膜１１３および１１０の不要部分を除去し（酸
化シリコンに対して選択性のあるエッチング手段、例え
ばＨＢｒによるプラズマエッチングを用いる。）筒状電
極１１３ａおよび底部電極１１０ａを形成する。
（ａ）のＡ−Ａ線断面図（図７（ｂ））に示すように、
Ｐ型シリコン基板１０１の表面に選択酸化法により素子
分離酸化膜１０２を４００ナノメータ厚で形成し、能動
領域を区画する。次に、能動領域の表面にゲート酸化膜
１０３を形成し、ワード線１０４を多結晶シリコン膜
（３００ナノメータ厚）を用いて形成し、次に、イオン
注入によりｎ+ 型拡散層１０５を形成する。次に、酸化
シリコンを主成分とする層間絶縁膜１０６を形成し、コ
ンタクトホールＣ１を開口し、多結晶シリコン膜及びタ
ングステンシリサイド膜から成るポリサイド構造のビッ
ト線１０７を形成する。次に酸化シリコンを主成分とす
る層間絶縁膜１０８を形成し、その上に厚さ１００ナノ
メータの窒化シリコン膜１０９を形成し、次に、ｎ+ 型
拡散層１０５に達するコンタクトホールＣ２を開口す
る。次に、図２に示すように、下地の多結晶シリコン膜
１１０を厚さ１００ナノメータ形成し、次に下地の酸化
シリコン膜１１１を厚さ７００ナノメータ形成する。こ
の後、ノード電極（キャパシタの下部電極）を形成する
ため、フォトリソグラフィー技術により図３に示すよう
に平面形状が６角形のフォトレジスト膜１１２を０．５
μｍ間隔で形成する。なお、ＤＲＡＭセルのサイズは、
１．２５μｍ×２．５μｍでありワード線およびビット
線の幅は０．５μｍ、間隔は、１．０μｍである。次
に、フォトレジスト膜１１２をマスクとして酸化シリコ
ン膜１１１をエッチングして断面台形状支持体１１１ａ
を形成する。次に、図４（ａ）に示すように、フォトレ
ジスト膜１１２を除去した後、多結晶シリコン膜１１３
を厚さ１００ナノメータ（下地の酸化シリコン膜１１１
より薄くする）形成し、次に酸化シリコン膜を厚さ１０
０ナノメータ形成し、例えばＣＦ4 ガスによる異方性エ
ッチングを行い多結晶シリコン膜を介して断面台形状支
持体１１１ａの側面に被着されたスペーサ１１４ａとし
て残す。次に、スペーサ１１４ａを保護膜として多結晶
シリコン膜１１３および１１０の不要部分を除去し（酸
化シリコンに対して選択性のあるエッチング手段、例え
ばＨＢｒによるプラズマエッチングを用いる。）筒状電
極１１３ａおよび底部電極１１０ａを形成する。
【００１１】次に、図４（ｃ）に示すように、断面台形
状支持体１１１ａおよびスペーサ１１４ａを弗化水素を
含むエッチング溶液によって除去し、リンをイオン注入
により５×１０15ｃｍ-2注入し、多結晶シリコ膜をｎ+
化して下部電極の形成が完了する。次に、図４（ｄ）に
示すように、キャパシタ絶縁膜１１５を形成し、さらに
その上に多結晶シリコン膜などを堆積して上部電極（セ
ルプレート）１１６を形成し、スタックト・キャパシタ
型のＤＲＡＭセルが得られる。本実施例のメモリセルで
は、キャパシタ絶縁膜厚が酸化膜換算で６ナノメータの
水準で６０ｆＦ／セルを得ることができた。
状支持体１１１ａおよびスペーサ１１４ａを弗化水素を
含むエッチング溶液によって除去し、リンをイオン注入
により５×１０15ｃｍ-2注入し、多結晶シリコ膜をｎ+
化して下部電極の形成が完了する。次に、図４（ｄ）に
示すように、キャパシタ絶縁膜１１５を形成し、さらに
その上に多結晶シリコン膜などを堆積して上部電極（セ
ルプレート）１１６を形成し、スタックト・キャパシタ
型のＤＲＡＭセルが得られる。本実施例のメモリセルで
は、キャパシタ絶縁膜厚が酸化膜換算で６ナノメータの
水準で６０ｆＦ／セルを得ることができた。
【００１２】次に、本発明の第２の実施例について説明
する。
する。
【００１３】第１の実施例の工程とフォトレジスト膜
（図３の１１２）を形成するところまでは同じである。
次に、フォトレジスト膜１１２をマスクとして下地の酸
化シリコン膜１１１および下地の多結晶シリコン膜１１
０をエッチングすることにより、図５（ａ）に示すよう
に、底部電極２１０ａと酸化シリコン膜２１１ａとから
なる断面台形状支持体を形成する。次に、フォトレジス
ト膜１１２を除去したのち、厚さ１００ナノメータの多
結晶シリコン膜２１３および厚さ１００ナノメータの酸
化シリコン膜２１４を形成する。次にＣＦ4 ガスによる
異方性エッチングを行ない、図５（ｂ）に示すようにス
ペーサ２１４ａを形成する。次に、スペーサ２１４ａを
保護膜として多結晶シリコン膜２１３のエッチングを行
ない、図５（ｃ）に示すように筒状電極２１３ａを形成
する。次に、スペーサ２１４ａおよび断面台形状支持体
の主要部をなす酸化シリコン膜２１１ａを除去し、リン
のイオン注入を行なうことにより、図６（ａ）に示すよ
うに、底部電極２１０ａとその側面で連結する筒状電極
２１３ａとからなる下部電極が形成される。次に、図６
（ｂ）に示すように、容量絶縁膜２１５、上部電極２１
６を形成する。筒状電極２１３ａは第１の実施例の１１
３ａより高さが大きくでき、それだけ容量値が大きくで
きる利点がある。
（図３の１１２）を形成するところまでは同じである。
次に、フォトレジスト膜１１２をマスクとして下地の酸
化シリコン膜１１１および下地の多結晶シリコン膜１１
０をエッチングすることにより、図５（ａ）に示すよう
に、底部電極２１０ａと酸化シリコン膜２１１ａとから
なる断面台形状支持体を形成する。次に、フォトレジス
ト膜１１２を除去したのち、厚さ１００ナノメータの多
結晶シリコン膜２１３および厚さ１００ナノメータの酸
化シリコン膜２１４を形成する。次にＣＦ4 ガスによる
異方性エッチングを行ない、図５（ｂ）に示すようにス
ペーサ２１４ａを形成する。次に、スペーサ２１４ａを
保護膜として多結晶シリコン膜２１３のエッチングを行
ない、図５（ｃ）に示すように筒状電極２１３ａを形成
する。次に、スペーサ２１４ａおよび断面台形状支持体
の主要部をなす酸化シリコン膜２１１ａを除去し、リン
のイオン注入を行なうことにより、図６（ａ）に示すよ
うに、底部電極２１０ａとその側面で連結する筒状電極
２１３ａとからなる下部電極が形成される。次に、図６
（ｂ）に示すように、容量絶縁膜２１５、上部電極２１
６を形成する。筒状電極２１３ａは第１の実施例の１１
３ａより高さが大きくでき、それだけ容量値が大きくで
きる利点がある。
【００１４】次に、本発明の第３の実施例について説明
する。
する。
【００１５】本実施例は筒状電極を２重に形成するもの
である。
である。
【００１６】第１の実施例と同様にして、図７（ａ）に
示すように、酸化シリコン膜からなる断面台形状支持体
３１１ａを形成する。ただし、３１１ａの平面形状（６
角形）は１１１ａの６角形より小さく、その各辺は１１
１ａの各辺からそれぞれ２００ナノメータ内側にくる寸
法にした。第１の実施例と同様にして、厚さ１００ナノ
メータの多結晶シリコン膜３１３を形成し、厚さ１００
ナノメータの酸化シリコン膜からなるスペーサ３１４ａ
を形成する。次に、多結晶シリコン膜３１３のエッチン
グを行なうことなく、厚さ１００ナノメータの多結晶シ
リコ膜３１７、厚さ１００ナノメータの酸化シリコ膜３
１８を順次に堆積する。
示すように、酸化シリコン膜からなる断面台形状支持体
３１１ａを形成する。ただし、３１１ａの平面形状（６
角形）は１１１ａの６角形より小さく、その各辺は１１
１ａの各辺からそれぞれ２００ナノメータ内側にくる寸
法にした。第１の実施例と同様にして、厚さ１００ナノ
メータの多結晶シリコン膜３１３を形成し、厚さ１００
ナノメータの酸化シリコン膜からなるスペーサ３１４ａ
を形成する。次に、多結晶シリコン膜３１３のエッチン
グを行なうことなく、厚さ１００ナノメータの多結晶シ
リコ膜３１７、厚さ１００ナノメータの酸化シリコ膜３
１８を順次に堆積する。
【００１７】次に、異方性エッチングにより、図７
（ｂ）に示すように、スペーサ３１８ａを形成する。
（ｂ）に示すように、スペーサ３１８ａを形成する。
【００１８】次に、ＨＢｒを用いたプラズマエッチング
などにより多結晶シリコン膜３１７，３１３，１１０を
選択的に除去し、図８（ａ）に示すように、底部電極３
１０ａ，筒状電極３１３ａ，３１７ａを形成し、弗酸系
のエッチング液により、酸化シリコン膜（３１１ａ，３
１４ａ，３１８ａ）を除去し、リンのイオン注入を行な
い、図８（ｂ）に示すように、キャパシタ絶縁膜３１
５、上部電極３１６を形成する。このようにして２重筒
状スタックト・キャパシタを得ることができる。
などにより多結晶シリコン膜３１７，３１３，１１０を
選択的に除去し、図８（ａ）に示すように、底部電極３
１０ａ，筒状電極３１３ａ，３１７ａを形成し、弗酸系
のエッチング液により、酸化シリコン膜（３１１ａ，３
１４ａ，３１８ａ）を除去し、リンのイオン注入を行な
い、図８（ｂ）に示すように、キャパシタ絶縁膜３１
５、上部電極３１６を形成する。このようにして２重筒
状スタックト・キャパシタを得ることができる。
【００１９】一般的化すると、断面台形状支持体の形成
後に、多結晶シリコン膜の形成、スペーサの形成の工程
の組をｎ回繰り返した後に、多結晶シリコン膜の選択的
除去を行なうことにより、ｎ重筒状電極および底部電極
を形成することができる。
後に、多結晶シリコン膜の形成、スペーサの形成の工程
の組をｎ回繰り返した後に、多結晶シリコン膜の選択的
除去を行なうことにより、ｎ重筒状電極および底部電極
を形成することができる。
【００２０】次に本発明の第４の実施例について説明す
る。
る。
【００２１】図９（ａ）を参照すると、底部電極４１０
ａ，筒状電極４１３ａを形成するまでは第２の実施例と
同様である。ただし断面台形状の酸化シリコン膜４１１
ａは第３の実施例と同様に小さく形成する。次に、厚さ
１００ナノメータの多結晶シリコン膜４１７、厚さ１０
０ナノメータの酸化シリコン膜４１８を順次に形成す
る。
ａ，筒状電極４１３ａを形成するまでは第２の実施例と
同様である。ただし断面台形状の酸化シリコン膜４１１
ａは第３の実施例と同様に小さく形成する。次に、厚さ
１００ナノメータの多結晶シリコン膜４１７、厚さ１０
０ナノメータの酸化シリコン膜４１８を順次に形成す
る。
【００２２】次に、酸化シリコン膜４１８の異方性エッ
チングを行ない図９（ｂ）に示すようにスペーサ４１８
ａを形成する。続いて多結晶シリコン膜４１７のエッチ
ングを行ない、図９（ｃ）に示すように筒状電極４１７
ａ（筒状電極４１３ａと接続されている）を形成し、リ
ンのイオン注入を行ない下部電極の形成を終る。
チングを行ない図９（ｂ）に示すようにスペーサ４１８
ａを形成する。続いて多結晶シリコン膜４１７のエッチ
ングを行ない、図９（ｃ）に示すように筒状電極４１７
ａ（筒状電極４１３ａと接続されている）を形成し、リ
ンのイオン注入を行ない下部電極の形成を終る。
【００２３】次に、図９（ｄ）に示すように、キャパシ
タ絶縁膜４１５，上部電極４１６を形成する。
タ絶縁膜４１５，上部電極４１６を形成する。
【００２４】第３の実施例における筒状電極３１７ａよ
り筒状電極４１７ａの方が約２００ナノメータだけ高く
できるので本実施例は第３の実施例より容量値を大きく
できる利点がある。
り筒状電極４１７ａの方が約２００ナノメータだけ高く
できるので本実施例は第３の実施例より容量値を大きく
できる利点がある。
【００２５】一般化すると、断面台形状支持体および底
部電極の形成後に、多結晶シリコン膜および酸化シリコ
ン膜を順次形成してエッチングを行い筒状電極とスペー
サを形成する工程をｎ回繰り返すことによりｎ重筒状電
極を形成することができる。
部電極の形成後に、多結晶シリコン膜および酸化シリコ
ン膜を順次形成してエッチングを行い筒状電極とスペー
サを形成する工程をｎ回繰り返すことによりｎ重筒状電
極を形成することができる。
【００２６】次に本発明の第５の実施例について説明す
る。
る。
【００２７】図１０（ａ）に示すように、断面台形支持
体５１１ａの側面に多結晶シリコン膜５１３を介してス
ペーサ５１４ａを形成するまでは第１の実施例と同様で
ある。但し、断面台形状支持体５１１ａは１１１ａより
小形にする。このことは、図３（ａ）を参照するとフォ
トレジスト膜１１２のワード線と斜交する２辺間の距離
を７５０〜８００ナノメータに設計することによって達
成される。
体５１１ａの側面に多結晶シリコン膜５１３を介してス
ペーサ５１４ａを形成するまでは第１の実施例と同様で
ある。但し、断面台形状支持体５１１ａは１１１ａより
小形にする。このことは、図３（ａ）を参照するとフォ
トレジスト膜１１２のワード線と斜交する２辺間の距離
を７５０〜８００ナノメータに設計することによって達
成される。
【００２８】次に、第１の実施例と同様にして、図１０
（ｂ）に示すように筒状電極５１３ａを形成する。
（ｂ）に示すように筒状電極５１３ａを形成する。
【００２９】次に、図１０（ｃ）に示すように、スペー
サ５１４ａ，断面台形状支持体５１１ａを除去した後
に、厚さ１００ナノメータの酸化シリコン膜５１９を形
成する。
サ５１４ａ，断面台形状支持体５１１ａを除去した後
に、厚さ１００ナノメータの酸化シリコン膜５１９を形
成する。
【００３０】次に、酸化シリコン膜５１９を異方性エッ
チングして図１０（ｄ）に示すようにスペーサ５１９ａ
を形成する。次に、厚さ１００ナノメータの多結晶シリ
コン膜５１７を形成し、厚さ２００ナノメータの酸化シ
リコン膜５１８を形成する。筒状電極５１３ａで囲まれ
た領域で酸化シリコン膜５１８の表面がほぼ平坦になる
ように、酸化シリコン膜５１８の厚さ（もしくは断面台
形状支持体５１１ａの寸法）を設定しておくことが望ま
しい。
チングして図１０（ｄ）に示すようにスペーサ５１９ａ
を形成する。次に、厚さ１００ナノメータの多結晶シリ
コン膜５１７を形成し、厚さ２００ナノメータの酸化シ
リコン膜５１８を形成する。筒状電極５１３ａで囲まれ
た領域で酸化シリコン膜５１８の表面がほぼ平坦になる
ように、酸化シリコン膜５１８の厚さ（もしくは断面台
形状支持体５１１ａの寸法）を設定しておくことが望ま
しい。
【００３１】次に、酸化シリコン膜５１８を異方性エッ
チングして、図１１（ａ）に示すようにスペーサ５１８
ａ，５１８ｂを形成し、多結晶シリコン膜（５１７，５
１３ａ，１１０ａ）をエッチングして底部電極１１０
ｂ、筒状電極５１７ａ，５１７ｂを形成する。筒状電極
５１３ａの高さは減少して５１３ｂとなる。酸化シリコ
ン膜５１８の厚さが薄いと筒状電極５１７ｂの底部に穴
があくので好ましいとはいえない。
チングして、図１１（ａ）に示すようにスペーサ５１８
ａ，５１８ｂを形成し、多結晶シリコン膜（５１７，５
１３ａ，１１０ａ）をエッチングして底部電極１１０
ｂ、筒状電極５１７ａ，５１７ｂを形成する。筒状電極
５１３ａの高さは減少して５１３ｂとなる。酸化シリコ
ン膜５１８の厚さが薄いと筒状電極５１７ｂの底部に穴
があくので好ましいとはいえない。
【００３２】次に、図１１（ｂ）に示すように、スペー
サ５１９ａ，５１８ａ，５１８ｂを除去し、リンのイオ
ン注入を行ない、キャパシタ絶縁膜５１５、上部電極５
１６を形成する。このようにして３重筒状電極を形成で
きるが、第３の実施例の手法によるより工程数を少なく
できる利点がある。
サ５１９ａ，５１８ａ，５１８ｂを除去し、リンのイオ
ン注入を行ない、キャパシタ絶縁膜５１５、上部電極５
１６を形成する。このようにして３重筒状電極を形成で
きるが、第３の実施例の手法によるより工程数を少なく
できる利点がある。
【００３３】一般化すると、まず筒状電極を一つ形成し
その内側と外側にスペーサをそれぞれ形成し、多結晶シ
リコン膜の形成とスペーサの形成とを一組とする工程を
ｎ組行なうことにより（２ｎ＋１）重筒状電極を形成す
ることができる。この場合、最後の筒状電極形成のため
のエッチングで底部電極の形成が完了する。
その内側と外側にスペーサをそれぞれ形成し、多結晶シ
リコン膜の形成とスペーサの形成とを一組とする工程を
ｎ組行なうことにより（２ｎ＋１）重筒状電極を形成す
ることができる。この場合、最後の筒状電極形成のため
のエッチングで底部電極の形成が完了する。
【００３４】次に本発明の第６の実施例について説明す
る。
る。
【００３５】図１２（ａ）に示すように、底部電極６１
０ａ，筒状電極６１３ａを形成する。第２の実施例との
相違は、断面台形状支持体の寸法だけである。本実施例
では第５の実施例と同様の寸法とする。次に、厚さ１０
０ナノメータの酸化シリコン膜６１９を形成し、異方性
エッチングを行ない、図１２（ｂ）に示すように、スペ
ーサ６１９ａを形成する。次に、厚さ１００ナノメータ
の多結晶シリコン膜６１７を形成し、厚さ２００ナノメ
ータの酸化シリコン膜６１８を形成する。これにより筒
状電極６１３ａで囲まれた領域の凹部を埋め込むことは
第５の実施例と同様である。
０ａ，筒状電極６１３ａを形成する。第２の実施例との
相違は、断面台形状支持体の寸法だけである。本実施例
では第５の実施例と同様の寸法とする。次に、厚さ１０
０ナノメータの酸化シリコン膜６１９を形成し、異方性
エッチングを行ない、図１２（ｂ）に示すように、スペ
ーサ６１９ａを形成する。次に、厚さ１００ナノメータ
の多結晶シリコン膜６１７を形成し、厚さ２００ナノメ
ータの酸化シリコン膜６１８を形成する。これにより筒
状電極６１３ａで囲まれた領域の凹部を埋め込むことは
第５の実施例と同様である。
【００３６】次に、酸化シリコ膜６１８を異方性エッチ
ングして、図１２（ｃ）に示すように、スペーサ６１８
ａ，６１８ｂを形成し、多結晶シリコン膜（６１７，６
１３ａ）のエッチングを行ない筒状電極６１７ａ，６１
７ｂを形成する。筒状電極６１３ａの高さは減じて６１
３ｂとなる。スペーサ６１８ａ，６１８ｂ，６１９ａを
除去し、リンのイオン注入を行なう。
ングして、図１２（ｃ）に示すように、スペーサ６１８
ａ，６１８ｂを形成し、多結晶シリコン膜（６１７，６
１３ａ）のエッチングを行ない筒状電極６１７ａ，６１
７ｂを形成する。筒状電極６１３ａの高さは減じて６１
３ｂとなる。スペーサ６１８ａ，６１８ｂ，６１９ａを
除去し、リンのイオン注入を行なう。
【００３７】次に、図１２（ａ）に示すように、キャパ
シタ絶縁膜６１５、上部電極６１６を形成する。外側の
筒状電極６１７ａの高さを第５の実施例の筒状電極５１
７ａより高くできる分だけ容量値を大きくできる。ま
た、第４の実施例の手法によるより少ない工程数で３重
筒状電極を形成できる。
シタ絶縁膜６１５、上部電極６１６を形成する。外側の
筒状電極６１７ａの高さを第５の実施例の筒状電極５１
７ａより高くできる分だけ容量値を大きくできる。ま
た、第４の実施例の手法によるより少ない工程数で３重
筒状電極を形成できる。
【００３８】一般化すると、まず筒状電極を一つ形成
し、その内側と外側にスペーサを形成し、多結晶シリコ
ン膜の形成、スペーサの形成および他の筒状電極を２つ
形成する工程とｎ回繰り返すことによって（２ｎ＋１）
重筒状電極を形成できる。
し、その内側と外側にスペーサを形成し、多結晶シリコ
ン膜の形成、スペーサの形成および他の筒状電極を２つ
形成する工程とｎ回繰り返すことによって（２ｎ＋１）
重筒状電極を形成できる。
【００３９】以上の実施例の説明において、窒化シリコ
ン膜１０９は、酸化シリコン膜や多結晶シリコン膜のエ
ッチングを行なうときのエッチング阻止層としての役割
をはたしている。
ン膜１０９は、酸化シリコン膜や多結晶シリコン膜のエ
ッチングを行なうときのエッチング阻止層としての役割
をはたしている。
【００４０】また、多結晶シリコン膜の代りに、タング
ステンなどの高融点金属膜やそのシリサイド膜を用いる
こともできる。
ステンなどの高融点金属膜やそのシリサイド膜を用いる
こともできる。
【００４１】更に、ＤＲＡＭセルの形成について述べた
が、それに限らず、ＳＣＦなどキャパシタを用いる半導
体装置の製造に本発明を用いることができることは当業
者にとって明らかであろう。
が、それに限らず、ＳＣＦなどキャパシタを用いる半導
体装置の製造に本発明を用いることができることは当業
者にとって明らかであろう。
【００４２】また、多結晶シリコン膜の導電性を向上す
るためのドーピングはイオン注、筒状電極形成後にイオ
ン注入により行なったが、イオン注入に限らず、その他
の手法（拡散法，堆積時に添加するなど）によってもよ
い。ヒ素，ボロン，ゲルマニウムなどの３族，４族，５
族の元素を用いることができる。また、ＤＲＡＭセルな
どでは、下部電極を接続する拡散層と導電型を同じにす
る法がよい。
るためのドーピングはイオン注、筒状電極形成後にイオ
ン注入により行なったが、イオン注入に限らず、その他
の手法（拡散法，堆積時に添加するなど）によってもよ
い。ヒ素，ボロン，ゲルマニウムなどの３族，４族，５
族の元素を用いることができる。また、ＤＲＡＭセルな
どでは、下部電極を接続する拡散層と導電型を同じにす
る法がよい。
【００４３】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は筒状電極を形成する時に半導体膜または導
電膜の側面を絶縁膜からなるスペーサで保護した状態で
エッチング加工を行なうので、厚さを減ずることなく安
定に形成出来る。
の製造方法は筒状電極を形成する時に半導体膜または導
電膜の側面を絶縁膜からなるスペーサで保護した状態で
エッチング加工を行なうので、厚さを減ずることなく安
定に形成出来る。
【００４４】また、同様の工程を繰り返すことにより多
重の筒状電極の形成が安定に行え、キャパシタの容量値
を大きくするのが容易となるという効果を有している。
重の筒状電極の形成が安定に行え、キャパシタの容量値
を大きくするのが容易となるという効果を有している。
【図１】本発明の説明のための平面図（図１（ａ））お
よび断面図（図１（ｂ））である。
よび断面図（図１（ｂ））である。
【図２】図１に対応する工程に続く工程の説明のための
断面図である。
断面図である。
【図３】本発明の第１の実施例の説明のための平面図
（図１（ａ）および断面図（図３（ａ））および断面図
（図３（ｂ））である。
（図１（ａ）および断面図（図３（ａ））および断面図
（図３（ｂ））である。
【図４】図３に対応する工程に続く工程の説明のため
（ａ）〜（ｄ）に分図して示す工程順断面図である。
（ａ）〜（ｄ）に分図して示す工程順断面図である。
【図５】本発明の第２の実施例の説明のため（ａ）〜
（ｃ）に分図して示す工程順断面図である。
（ｃ）に分図して示す工程順断面図である。
【図６】図５に対応する工程に続く工程の説明のため
（ａ）〜（ｂ）に分図して示す工程順断面図である。
（ａ）〜（ｂ）に分図して示す工程順断面図である。
【図７】本発明の第３の実施例の説明のため（ａ），
（ｂ）に分図して示す工程順断面図である。
（ｂ）に分図して示す工程順断面図である。
【図８】図７に対応する工程に続く工程の説明のため
（ａ），（ｂ）に分図して示す工程順断面図である。
（ａ），（ｂ）に分図して示す工程順断面図である。
【図９】本発明の第４の実施例の説明のため（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図１０】本発明の第５の実施例の説明のため（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図１１】図１０に対応する工程に続く工程の説明のた
め（ａ），（ｂ）に分図して示す工程順断面図である。
め（ａ），（ｂ）に分図して示す工程順断面図である。
【図１２】本発明の第６の実施例の説明のため（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図１３】従来の技術の説明のため（ａ）〜（ｄ）に分
図して示す工程順断面図である。
図して示す工程順断面図である。
１０１ Ｐ型シリコン基板 １０２ 素子分離酸化膜 １０３ ゲート酸化膜 １０４ ワード線 １０５ ｎ+ 型拡散層 １０６ 層間絶縁膜 １０７ ビット線 １０８ 層間絶縁膜 １０９ 窒化シリコン膜 １１０ 多結晶シリコン膜 １１０ａ，２１０ａ，３１０ａ，４１０ａ，６１０ａ
底部電極 １１１，２１１ａ，５１１ａ 酸化シリコン膜 １１２ フォトレジスト膜 １１３，２１３，３１３，５１３ 多結晶シリコン膜 １１４ａ，２１４ａ，５１４ａ スペーサ １１５，３１５，４１５，５１５，６１５ キャパシ
タ絶縁膜 １１６，２１６，３１６，４１６，５１６，６１６
上部電極 ２１１ａ，４１１ａ 断面台形状支持体の主要部 ２１４ 酸化シリコ膜 ３１７，４１７，５１７ 多結晶シリコン膜 ３１７ａ，４１７ａ，５１７ａ，５１７ｂ，６１７ａ，
６１７ｂ 筒状電極 ３１８，４１８，５１８，６１８ 酸化シリコン膜 ３１８ａ，４１８ａ，５１８ａ，５１８ｂ，６１８ａ，
６１８ｂ スペーサ ５１９，６１９ 酸化シリコン膜 ５１９ａ，６１９ａ スペーサ
底部電極 １１１，２１１ａ，５１１ａ 酸化シリコン膜 １１２ フォトレジスト膜 １１３，２１３，３１３，５１３ 多結晶シリコン膜 １１４ａ，２１４ａ，５１４ａ スペーサ １１５，３１５，４１５，５１５，６１５ キャパシ
タ絶縁膜 １１６，２１６，３１６，４１６，５１６，６１６
上部電極 ２１１ａ，４１１ａ 断面台形状支持体の主要部 ２１４ 酸化シリコ膜 ３１７，４１７，５１７ 多結晶シリコン膜 ３１７ａ，４１７ａ，５１７ａ，５１７ｂ，６１７ａ，
６１７ｂ 筒状電極 ３１８，４１８，５１８，６１８ 酸化シリコン膜 ３１８ａ，４１８ａ，５１８ａ，５１８ｂ，６１８ａ，
６１８ｂ スペーサ ５１９，６１９ 酸化シリコン膜 ５１９ａ，６１９ａ スペーサ
Claims (6)
- 【請求項１】 半導体チップの表面に少なくとも側面の
主要部が絶縁性の断面台形状支持体を形成する第１工程
と、導電膜（または半導体膜）および絶縁膜を順次に堆
積し前記絶縁膜の異方性エッチングを行なって前記断面
台形状支持体の側面を前記導電膜（または半導体膜）を
介して被覆するスペーサを形成する第２工程と、前記ス
ペーサをマスクとして前記導電膜（または半導体膜）を
エッチングを行ない筒状電極を形成する第３工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体チップの表面に他の導電膜
（または半導体膜）および他の絶縁膜を順次に被着して
前記他の絶縁膜をパターニングして断面台形状支持体を
形成する請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記半導体チップの表面に他の導電膜
（または半導体膜）および他の絶縁膜を順次に被着し前
記他の絶縁膜をパターニングし、前記パターニングされ
た他の絶縁膜をマスクとして前記他の導電膜（または半
導体膜）をパターニングして断面台形状支持体を形成す
る請求項１記載の半導体装置の製造方法。 - 【請求項４】 第２工程を少なくとも２回繰返し行なう
請求項２または３記載の半導体装置の製造方法。 - 【請求項５】 第２工程の後にスペーサおよび断面台形
状支持体の絶縁部を除去したのち更に他の絶縁膜を堆積
し異方性エッチングにより他のスペーサを形成してから
第３工程を行なう請求項１，２，３または４記載の半導
体装置の製造方法。 - 【請求項６】 筒状電極はスタックト・キャパシタの下
部電極の一部である請求項１，２，３，４，５または６
の記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292831A JP2953220B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置の製造方法 |
| EP93117626A EP0595360B1 (en) | 1992-10-30 | 1993-10-29 | Method of manufacturing a semiconductor device having a cylindrical electrode |
| DE69333099T DE69333099D1 (de) | 1992-10-30 | 1993-10-29 | Verfahren zur Herstellung eines Halbleiter-Bauteils mit zylindrischer Elektrode |
| KR1019930022707A KR0120917B1 (ko) | 1992-10-30 | 1993-10-29 | 원통형 전극을 가지는 반도체 장치의 제조방법 |
| US08/143,719 US5438010A (en) | 1992-10-30 | 1993-11-01 | Method of reliably and readily manufacturing a semiconductor device having a cylindrical electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292831A JP2953220B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151747A true JPH06151747A (ja) | 1994-05-31 |
| JP2953220B2 JP2953220B2 (ja) | 1999-09-27 |
Family
ID=17786921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4292831A Expired - Fee Related JP2953220B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5438010A (ja) |
| EP (1) | EP0595360B1 (ja) |
| JP (1) | JP2953220B2 (ja) |
| KR (1) | KR0120917B1 (ja) |
| DE (1) | DE69333099D1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244305B1 (ko) * | 1997-04-18 | 2000-02-01 | 김영환 | 반도체 메모리장치의 제조방법 |
| US6031262A (en) * | 1996-11-14 | 2000-02-29 | Nec Corporation | Semiconductor memory device having capacitor-over-bitline cell with multiple cylindrical storage electrode offset from node contact and process of fabrication thereof |
| KR100275818B1 (ko) * | 1997-12-29 | 2001-01-15 | 김영환 | 반도체소자의커패시터제조방법 |
| US6387752B1 (en) | 1998-06-12 | 2002-05-14 | Nec Corporation | Semiconductor memory device and method of fabricating the same |
| KR100346450B1 (ko) * | 1999-12-30 | 2002-07-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100466982B1 (ko) * | 2002-03-11 | 2005-01-24 | 삼성전자주식회사 | 캐패시터를 갖는 반도체 장치 및 그 제조방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5488011A (en) * | 1994-11-08 | 1996-01-30 | Micron Technology, Inc. | Method of forming contact areas between vertical conductors |
| EP0812472B1 (en) * | 1995-02-28 | 2002-07-10 | Micron Technology, Inc. | Method for forming a structure using redeposition |
| JP2682509B2 (ja) * | 1995-04-28 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5604147A (en) * | 1995-05-12 | 1997-02-18 | Micron Technology, Inc. | Method of forming a cylindrical container stacked capacitor |
| KR100238615B1 (ko) * | 1996-06-04 | 2000-01-15 | 가네꼬 히사시 | 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법 |
| US5652165A (en) * | 1996-06-10 | 1997-07-29 | Vanguard International Semiconductor Corporation | Method of forming a stacked capacitor with a double wall crown shape |
| TW312037B (en) * | 1996-08-07 | 1997-08-01 | United Microelectronics Corp | Manufacturing method of capacitor of dynamic random access memory |
| JP3024676B2 (ja) * | 1996-08-16 | 2000-03-21 | ユナイテッド マイクロエレクトロニクス コープ | ツリー型コンデンサを備えた半導体メモリ素子の製造方法 |
| US5739060A (en) * | 1996-08-16 | 1998-04-14 | United Microelecrtronics Corporation | Method of fabricating a capacitor structure for a semiconductor memory device |
| GB2321771A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Stacked capacitor |
| US6027860A (en) | 1997-08-13 | 2000-02-22 | Micron Technology, Inc. | Method for forming a structure using redeposition of etchable layer |
| GB2341271B (en) * | 1998-09-01 | 2001-04-18 | United Semiconductor Corp | Method of fabricating capacitor |
| KR100546381B1 (ko) | 2003-09-22 | 2006-01-26 | 삼성전자주식회사 | 습식식각 공정을 포함하는 반도체 소자의 제조방법 |
| JP2005057263A (ja) * | 2003-07-31 | 2005-03-03 | Samsung Electronics Co Ltd | 半導体素子を製造するためのエッチング方法 |
| JP4908748B2 (ja) * | 2003-09-22 | 2012-04-04 | 三星電子株式会社 | 半導体素子を製造するためのエッチング方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140389A (en) * | 1988-01-08 | 1992-08-18 | Hitachi, Ltd. | Semiconductor memory device having stacked capacitor cells |
| JPH0357262A (ja) * | 1989-07-26 | 1991-03-12 | Mitsubishi Electric Corp | キャパシタ |
| JPH0379072A (ja) * | 1989-08-22 | 1991-04-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH0391957A (ja) * | 1989-09-04 | 1991-04-17 | Sony Corp | メモリ装置の製造方法 |
| DD299990A5 (de) * | 1990-02-23 | 1992-05-14 | Dresden Forschzentr Mikroelek | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung |
| JPH04212449A (ja) * | 1990-04-02 | 1992-08-04 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置及びその製造方法 |
| JPH04264767A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
| US5150276A (en) * | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
-
1992
- 1992-10-30 JP JP4292831A patent/JP2953220B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-29 EP EP93117626A patent/EP0595360B1/en not_active Expired - Lifetime
- 1993-10-29 DE DE69333099T patent/DE69333099D1/de not_active Expired - Lifetime
- 1993-10-29 KR KR1019930022707A patent/KR0120917B1/ko not_active IP Right Cessation
- 1993-11-01 US US08/143,719 patent/US5438010A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031262A (en) * | 1996-11-14 | 2000-02-29 | Nec Corporation | Semiconductor memory device having capacitor-over-bitline cell with multiple cylindrical storage electrode offset from node contact and process of fabrication thereof |
| KR100289681B1 (ko) * | 1996-11-14 | 2001-06-01 | 가네꼬 히사시 | 노드접촉으로부터오프셋된다중원통형축적전극을갖는비트라인상부에캐패시터셀을구비한반도체메모리장치및제조방법 |
| KR100244305B1 (ko) * | 1997-04-18 | 2000-02-01 | 김영환 | 반도체 메모리장치의 제조방법 |
| KR100275818B1 (ko) * | 1997-12-29 | 2001-01-15 | 김영환 | 반도체소자의커패시터제조방법 |
| US6387752B1 (en) | 1998-06-12 | 2002-05-14 | Nec Corporation | Semiconductor memory device and method of fabricating the same |
| KR100346450B1 (ko) * | 1999-12-30 | 2002-07-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR100466982B1 (ko) * | 2002-03-11 | 2005-01-24 | 삼성전자주식회사 | 캐패시터를 갖는 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010342A (ko) | 1994-05-26 |
| JP2953220B2 (ja) | 1999-09-27 |
| EP0595360A1 (en) | 1994-05-04 |
| DE69333099D1 (de) | 2003-08-21 |
| KR0120917B1 (ko) | 1997-10-27 |
| US5438010A (en) | 1995-08-01 |
| EP0595360B1 (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06151747A (ja) | 半導体装置の製造方法 | |
| US5716883A (en) | Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns | |
| EP0732738B1 (en) | DRAM capacitor electrode process | |
| US7319252B2 (en) | Methods for forming semiconductor wires and resulting devices | |
| EP1998362A2 (en) | Frequency Tripling Using Spacer Mask Having Interposed Regions | |
| JPH05335510A (ja) | 波状素子接点コンデンサおよび波状素子接点コンデンサを形成するための方法 | |
| JPH06204427A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH06151748A (ja) | 半導体装置の製造方法 | |
| KR930006729B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6423627B1 (en) | Method for forming memory array and periphery contacts using a same mask | |
| US5104821A (en) | Method for fabricating stacked capacitors in a DRAM cell | |
| US5807782A (en) | Method of manufacturing a stacked capacitor having a fin-shaped storage electrode on a dynamic random access memory cell | |
| US5480824A (en) | Semiconductor memory cell capacitor and fabrication method thereof | |
| US5960295A (en) | Method for fabricating a storage plate of a semiconductor capacitor | |
| JP2708729B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH07109877B2 (ja) | 半導体記憶装置およびその製造方法 | |
| EP3840034B1 (en) | Method for producing nanoscaled electrically conductive lines for semiconductor devices | |
| KR100398567B1 (ko) | 반도체장치의 제조방법 | |
| TW434890B (en) | Method for forming multi-cylinder capacitor | |
| JP3766936B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5966610A (en) | Method of fabricating capacitor plate | |
| KR0135256B1 (ko) | 전하저장전극 형성방법 | |
| KR100325465B1 (ko) | 반도체 소자의 제조방법 | |
| JP3036299B2 (ja) | 半導体装置の製造方法 | |
| KR100317196B1 (ko) | 반도체장치의 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |
|
| LAPS | Cancellation because of no payment of annual fees |