JPH0613734A - 厚膜混成集積回路およびその製造方法 - Google Patents
厚膜混成集積回路およびその製造方法Info
- Publication number
- JPH0613734A JPH0613734A JP4191612A JP19161292A JPH0613734A JP H0613734 A JPH0613734 A JP H0613734A JP 4191612 A JP4191612 A JP 4191612A JP 19161292 A JP19161292 A JP 19161292A JP H0613734 A JPH0613734 A JP H0613734A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- conductor pattern
- integrated circuit
- paste
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置および金細線と導体パターンとの
電気的接合強度をそれぞれ向上させることができる厚膜
混成集積回路およびその製造方法を提供する。 【構成】 セラミックス基板１２の表面にＡｇ−Ｐｔ系
ペーストでパターン形成された導体パターン１３を設け
る。この導体パターン１３の表面部にのみ金−銀系合金
層１６を設けたものにＩＣチップ１５をダイボンディン
グする。ＩＣチップ１５は金細線１４を介してワイヤー
ボンディングされている。
電気的接合強度をそれぞれ向上させることができる厚膜
混成集積回路およびその製造方法を提供する。 【構成】 セラミックス基板１２の表面にＡｇ−Ｐｔ系
ペーストでパターン形成された導体パターン１３を設け
る。この導体パターン１３の表面部にのみ金−銀系合金
層１６を設けたものにＩＣチップ１５をダイボンディン
グする。ＩＣチップ１５は金細線１４を介してワイヤー
ボンディングされている。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜混成集積回路およ
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】従来の厚膜混成集積回路は、アルミナ、
窒化アルミニウム等のセラミックス基板と、このセラミ
ックス基板の表面にＡｇ−Ｐｔ系ペーストまたはＡｇ−
Ｐｄ系ペーストでスクリーン印刷された導体パターン
と、この導体パターンの表面部と一部が重なり合うよう
なオーバーラップ構造に、Ａｕ系ペーストでスクリーン
印刷された金パッドと、この金パッドの上記重なり合わ
ない部分にダイボンディングされ、かつ、金ワイヤを介
してワイヤーボンディングされたＩＣチップと、を備え
たものである。
窒化アルミニウム等のセラミックス基板と、このセラミ
ックス基板の表面にＡｇ−Ｐｔ系ペーストまたはＡｇ−
Ｐｄ系ペーストでスクリーン印刷された導体パターン
と、この導体パターンの表面部と一部が重なり合うよう
なオーバーラップ構造に、Ａｕ系ペーストでスクリーン
印刷された金パッドと、この金パッドの上記重なり合わ
ない部分にダイボンディングされ、かつ、金ワイヤを介
してワイヤーボンディングされたＩＣチップと、を備え
たものである。
【０００３】この厚膜混成集積回路は以下のように製造
されている。まず、上記セラミックス基板の表面にＡｇ
−Ｐｔ系ペーストで導体パターンをスクリーン印刷す
る。このＡｇ−Ｐｔ系ペーストは、Ａｇ−Ｐｔ粉末（７
６重量％）とエチルセルロース等の有機バインダ（５重
量％）とホウケイ酸鉛などのガラス粉末＋酸化物（８重
量％）とテレピン油などの有機溶剤（１１重量％）とを
混合したものである。その後、１５０℃の温度にて１０
分間乾燥し、この後、６００℃の温度にて１０分間焼成
する。次に、導体パターンと一部が重なり合うようなオ
ーバーラップ構造に、Ａｕ系ペーストで金パッドをスク
リーン印刷する。このＡｕ系ペーストは、Ａｕ粉末（８
０重量％）とエチルセルロース（４重量％）とホウケイ
酸鉛＋酸化物（５重量％）とテレピン油（１１重量％）
とを混合したものである。その後、１５０℃の温度にて
１０分間乾燥し、この後、６００℃の温度にて１０分間
焼成する。次いで、導体パターンと重ならない金パッド
上に、ＩＣチップをダイボンディングし、金ワイヤの一
端をワイヤボンディングする。この金ワイヤの他端をＩ
Ｃチップの所定部にワイヤボンディングするものであ
る。
されている。まず、上記セラミックス基板の表面にＡｇ
−Ｐｔ系ペーストで導体パターンをスクリーン印刷す
る。このＡｇ−Ｐｔ系ペーストは、Ａｇ−Ｐｔ粉末（７
６重量％）とエチルセルロース等の有機バインダ（５重
量％）とホウケイ酸鉛などのガラス粉末＋酸化物（８重
量％）とテレピン油などの有機溶剤（１１重量％）とを
混合したものである。その後、１５０℃の温度にて１０
分間乾燥し、この後、６００℃の温度にて１０分間焼成
する。次に、導体パターンと一部が重なり合うようなオ
ーバーラップ構造に、Ａｕ系ペーストで金パッドをスク
リーン印刷する。このＡｕ系ペーストは、Ａｕ粉末（８
０重量％）とエチルセルロース（４重量％）とホウケイ
酸鉛＋酸化物（５重量％）とテレピン油（１１重量％）
とを混合したものである。その後、１５０℃の温度にて
１０分間乾燥し、この後、６００℃の温度にて１０分間
焼成する。次いで、導体パターンと重ならない金パッド
上に、ＩＣチップをダイボンディングし、金ワイヤの一
端をワイヤボンディングする。この金ワイヤの他端をＩ
Ｃチップの所定部にワイヤボンディングするものであ
る。
【０００４】この導体パターンと重ならない金パッド上
に、ＩＣチップをダイボンディング等する理由は、Ａｇ
−ＰｔとＡｕとが合金化し易いものであるからである。
このため、Ａｇ−Ｐｔ系ペーストの導体パターンとセラ
ミックス基板との界面において、上記重なり合う部分
に、ホウケイ酸鉛などのガラス成分を析出させてしま
う。この結果、導体パターンとセラミックス基板との接
合強度が低下するものである。この接合強度の低下を避
けるため、金パッドとセラミックス基板との接合力が利
用されるものである。
に、ＩＣチップをダイボンディング等する理由は、Ａｇ
−ＰｔとＡｕとが合金化し易いものであるからである。
このため、Ａｇ−Ｐｔ系ペーストの導体パターンとセラ
ミックス基板との界面において、上記重なり合う部分
に、ホウケイ酸鉛などのガラス成分を析出させてしま
う。この結果、導体パターンとセラミックス基板との接
合強度が低下するものである。この接合強度の低下を避
けるため、金パッドとセラミックス基板との接合力が利
用されるものである。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな厚膜混成集積回路にあっては、金パッドとセラミッ
クス基板との接合力が、Ａｇ−Ａｕ合金とセラミックス
基板との接合力よりは大きいものの、Ａｇ−Ｐｔ系ペー
ストの導体パターンとセラミックス基板との界面におい
て、この導体パターンと金パッドと重なり合わない部分
の接合力の１／２程度であり、いまだ不十分であるとい
う課題があった。また、金パッドは、スクリーン印刷さ
れたものであり、その焼結時に、完全に緻密でない、い
わゆるポーラスになり、セラミックス基板との接触面積
が小さくなり、この点でも金パッドとセラミックス基板
との接合力が小さくなる。さらに、Ａｕ系ペーストで金
パッドをスクリーン印刷すると、裏面（セラミックス基
板との界面）ではなく、表面にガラス成分が集中し、金
パッドと金ワイヤとの接合強度を減少させるという課題
もあった。
うな厚膜混成集積回路にあっては、金パッドとセラミッ
クス基板との接合力が、Ａｇ−Ａｕ合金とセラミックス
基板との接合力よりは大きいものの、Ａｇ−Ｐｔ系ペー
ストの導体パターンとセラミックス基板との界面におい
て、この導体パターンと金パッドと重なり合わない部分
の接合力の１／２程度であり、いまだ不十分であるとい
う課題があった。また、金パッドは、スクリーン印刷さ
れたものであり、その焼結時に、完全に緻密でない、い
わゆるポーラスになり、セラミックス基板との接触面積
が小さくなり、この点でも金パッドとセラミックス基板
との接合力が小さくなる。さらに、Ａｕ系ペーストで金
パッドをスクリーン印刷すると、裏面（セラミックス基
板との界面）ではなく、表面にガラス成分が集中し、金
パッドと金ワイヤとの接合強度を減少させるという課題
もあった。
【０００６】そこで、本発明の目的は、ＩＣチップおよ
び金ワイヤと導体パターンとの電気的接合強度をそれぞ
れ向上させた厚膜混成集積回路およびその製造方法を提
供することである。
び金ワイヤと導体パターンとの電気的接合強度をそれぞ
れ向上させた厚膜混成集積回路およびその製造方法を提
供することである。
【０００７】
【問題点を解決するための手段】請求項１に記載の厚膜
混成集積回路においては、セラミックス基板と、このセ
ラミックス基板の表面に銀系ペーストでパターン形成さ
れた導体パターンと、この導体パターンにダイボンディ
ングされ、かつ、金細線を介してワイヤーボンディング
された半導体装置と、を備えた厚膜混成集積回路におい
て、上記導体パターンの表面部に金−銀系合金層を設け
たものである。
混成集積回路においては、セラミックス基板と、このセ
ラミックス基板の表面に銀系ペーストでパターン形成さ
れた導体パターンと、この導体パターンにダイボンディ
ングされ、かつ、金細線を介してワイヤーボンディング
された半導体装置と、を備えた厚膜混成集積回路におい
て、上記導体パターンの表面部に金−銀系合金層を設け
たものである。
【０００８】また、請求項２に記載の厚膜混成集積回路
の製造方法においては、セラミックス基板の表面に銀系
ペーストで導体パターンを形成する工程と、この導体パ
ターンに半導体装置を電気的に接続する工程と、を備え
た厚膜混成集積回路の製造方法において、上記導体パタ
ーンの表面部に金の有機化合物を含むペーストを被着す
る工程と、このペーストを乾燥させる工程と、この乾燥
させたペーストを焼成して上記導体パターンの表面部に
金−銀系合金層を形成する工程と、この金−銀系合金層
に上記電気的接続を実施する工程と、を含むである。
の製造方法においては、セラミックス基板の表面に銀系
ペーストで導体パターンを形成する工程と、この導体パ
ターンに半導体装置を電気的に接続する工程と、を備え
た厚膜混成集積回路の製造方法において、上記導体パタ
ーンの表面部に金の有機化合物を含むペーストを被着す
る工程と、このペーストを乾燥させる工程と、この乾燥
させたペーストを焼成して上記導体パターンの表面部に
金−銀系合金層を形成する工程と、この金−銀系合金層
に上記電気的接続を実施する工程と、を含むである。
【０００９】
【作用】本発明の厚膜混成集積回路の製造方法にあって
は、導体パターンの表面部に金の有機化合物を含むペー
ストをスクリーン印刷し、このペーストを乾燥させ、こ
の乾燥させたペーストを焼成すると、金の有機金属化合
物を含むペースト中の有機成分が蒸発する。また、導体
パターンの表面部にのみ金の有機金属化合物を含むペー
スト中の金が拡散する。この結果、この拡散した範囲で
金−銀系合金層が緻密に形成されるものである。そし
て、この金−銀系合金層に上記電気的接続を実施する
と、半導体装置および金細線と導体パターンとの電気的
接合強度をそれぞれ向上させることができる。
は、導体パターンの表面部に金の有機化合物を含むペー
ストをスクリーン印刷し、このペーストを乾燥させ、こ
の乾燥させたペーストを焼成すると、金の有機金属化合
物を含むペースト中の有機成分が蒸発する。また、導体
パターンの表面部にのみ金の有機金属化合物を含むペー
スト中の金が拡散する。この結果、この拡散した範囲で
金−銀系合金層が緻密に形成されるものである。そし
て、この金−銀系合金層に上記電気的接続を実施する
と、半導体装置および金細線と導体パターンとの電気的
接合強度をそれぞれ向上させることができる。
【００１０】
【実施例】以下、本発明に係る厚膜混成集積回路の一実
施例を図１に基づいて説明する。
施例を図１に基づいて説明する。
【００１１】この図に示すように、厚膜混成集積回路１
１は、表面処理された窒化アルミニウム基板１２と、こ
の窒化アルミニウム基板１２の表面にＡｇ−Ｐｔ系ペー
ストでパターン形成された導体パターン１３と、この導
体パターン１３にダイボンディングされ、かつ、金ワイ
ヤ１４を介してワイヤーボンディングされたＩＣチップ
１５と、導体パターン１３の表面部にのみ金−銀系合金
層１６を設けたものである。
１は、表面処理された窒化アルミニウム基板１２と、こ
の窒化アルミニウム基板１２の表面にＡｇ−Ｐｔ系ペー
ストでパターン形成された導体パターン１３と、この導
体パターン１３にダイボンディングされ、かつ、金ワイ
ヤ１４を介してワイヤーボンディングされたＩＣチップ
１５と、導体パターン１３の表面部にのみ金−銀系合金
層１６を設けたものである。
【００１２】詳しくは、窒化アルミニウム基板１２の表
面は、酸化処理されて酸化アルミニウム層が形成され、
さらにこの酸化アルミニウム層の表面に二酸化ケイ素
（ＳｉＯ2）の層が形成されているものである。上記酸
化アルミニウム層は、例えば０．２〜２０μｍの厚さ
に、上記二酸化ケイ素層は０．０１〜１０μｍの厚さ
に、それぞれ形成されるものとする。そして、この二酸
化ケイ素層としては、酸化ジルコニウム（ＺｒＯ2）、
酸化チタン（ＴｉＯ2）を含むこともできる。また、窒
化アルミニウム基板１２の表面を酸化処理したのみのも
の、窒化アルミニウム基板１２の表面にＳｉＣを被覆し
たもの等も使用することができる。さらに、このような
セラミックス基板としては９６％のアルミナ基板を使用
することもできる。
面は、酸化処理されて酸化アルミニウム層が形成され、
さらにこの酸化アルミニウム層の表面に二酸化ケイ素
（ＳｉＯ2）の層が形成されているものである。上記酸
化アルミニウム層は、例えば０．２〜２０μｍの厚さ
に、上記二酸化ケイ素層は０．０１〜１０μｍの厚さ
に、それぞれ形成されるものとする。そして、この二酸
化ケイ素層としては、酸化ジルコニウム（ＺｒＯ2）、
酸化チタン（ＴｉＯ2）を含むこともできる。また、窒
化アルミニウム基板１２の表面を酸化処理したのみのも
の、窒化アルミニウム基板１２の表面にＳｉＣを被覆し
たもの等も使用することができる。さらに、このような
セラミックス基板としては９６％のアルミナ基板を使用
することもできる。
【００１３】この厚膜混成集積回路１１は以下のように
製造されている。まず、上記窒化アルミニウム基板１２
の表面に、Ａｇ−Ｐｔ系ペースト（ＱＳ１７１）で導体
パターン１３を、厚さ７μｍに３２５メッシュのスクリ
ーン印刷する。このＡｇ−Ｐｔ系ペーストは、Ａｇ−Ｐ
ｔ粉末（７６重量％）と、エチルセルロース（５重量
％）と、ホウケイ酸鉛＋酸化物（８重量％）と、テレピ
ン油（１１重量％）と、を混合したものである。その
後、１５０℃の温度にて１０分間乾燥し、この後、６０
０℃の温度にて１０分間焼成する。次に、導体パターン
１３の表面のみに、Ａｕの有機金属化合物系ペースト
（Ｎ．Ｅ．ＣＨＥＭＣＡＴ社Ｅ−３５０１）を、３２５
メッシュのスクリーン印刷する。このＡｕの有機金属化
合物系ペーストは、Ａｕの有機化合物（１０重量％）
と、エチルセルロース（２３重量％）と、テレピン油
（６７重量％）と、を混合したものである。その後、１
５０℃の温度にて１０分間乾燥し、この後、６００℃の
温度にて１０分間焼成し、２０分間炉冷する。
製造されている。まず、上記窒化アルミニウム基板１２
の表面に、Ａｇ−Ｐｔ系ペースト（ＱＳ１７１）で導体
パターン１３を、厚さ７μｍに３２５メッシュのスクリ
ーン印刷する。このＡｇ−Ｐｔ系ペーストは、Ａｇ−Ｐ
ｔ粉末（７６重量％）と、エチルセルロース（５重量
％）と、ホウケイ酸鉛＋酸化物（８重量％）と、テレピ
ン油（１１重量％）と、を混合したものである。その
後、１５０℃の温度にて１０分間乾燥し、この後、６０
０℃の温度にて１０分間焼成する。次に、導体パターン
１３の表面のみに、Ａｕの有機金属化合物系ペースト
（Ｎ．Ｅ．ＣＨＥＭＣＡＴ社Ｅ−３５０１）を、３２５
メッシュのスクリーン印刷する。このＡｕの有機金属化
合物系ペーストは、Ａｕの有機化合物（１０重量％）
と、エチルセルロース（２３重量％）と、テレピン油
（６７重量％）と、を混合したものである。その後、１
５０℃の温度にて１０分間乾燥し、この後、６００℃の
温度にて１０分間焼成し、２０分間炉冷する。
【００１４】この結果、Ａｕの有機金属化合物系ペース
ト中の有機成分が蒸発し、導体パターン１３の表面部に
のみＡｕの有機金属化合物系ペースト中の金が拡散し、
この拡散した範囲で金−銀系合金層１６が厚さ３μｍに
形成される。すなわち、導体パターン１３表面部の銀が
この金−銀系合金層１６に変化するものである。この様
子を図２および図３に示す。図２はこの金−銀系合金層
１６の表面の図面代用写真、図３は窒化アルミニウム基
板１２、導体パターン１３および金−銀合金層１６の断
面の図面代用写真である。図２からわかるように、金−
銀系合金層１６の表面は非常に緻密であり、ポーラスで
ないものである。
ト中の有機成分が蒸発し、導体パターン１３の表面部に
のみＡｕの有機金属化合物系ペースト中の金が拡散し、
この拡散した範囲で金−銀系合金層１６が厚さ３μｍに
形成される。すなわち、導体パターン１３表面部の銀が
この金−銀系合金層１６に変化するものである。この様
子を図２および図３に示す。図２はこの金−銀系合金層
１６の表面の図面代用写真、図３は窒化アルミニウム基
板１２、導体パターン１３および金−銀合金層１６の断
面の図面代用写真である。図２からわかるように、金−
銀系合金層１６の表面は非常に緻密であり、ポーラスで
ないものである。
【００１５】次に、この金−銀系合金層１６上に、ＩＣ
チップ１５をダイボンディングし、直径２５μｍの金ワ
イヤ１４を選択的に使用して、金ワイヤ１４の一端をワ
イヤボンディングする。この金ワイヤ１４の他端をＩＣ
チップ１５の所定部にワイヤボンディングする。これら
のワイヤボンディングは１５０℃の温度にて超音波熱圧
着法で行っている。
チップ１５をダイボンディングし、直径２５μｍの金ワ
イヤ１４を選択的に使用して、金ワイヤ１４の一端をワ
イヤボンディングする。この金ワイヤ１４の他端をＩＣ
チップ１５の所定部にワイヤボンディングする。これら
のワイヤボンディングは１５０℃の温度にて超音波熱圧
着法で行っている。
【００１６】次いで、銀系ペーストの粉末の材質、厚さ
と、金の有機金属化合物（ＭＯ−Ａｕ）系ペーストの厚
さと、焼成条件の温度、時間と、金−銀系合金層１６の
厚さと、この金−銀系合金層１６とを変化させる以外は
上記実施例通りにした後、金ワイヤ１４との引っ張り強
度の試験を行った結果を表１のＮｏ．１〜Ｎｏ．４に示
す。Ｎｏ．５は、窒化アルミニウム基板１２の表面にＡ
ｇ−Ｐｔ系ペーストで導体パターン１３をスクリーン印
刷し、１５０℃の温度にて１０分間乾燥し、この後、６
００℃の温度にて１０分間焼成し、この導体パターン１
３と一部が重なり合うようなオーバーラップ構造に、Ａ
ｕ（８０重量％）とエチルセルロース（４重量％）とホ
ウケイ酸鉛＋酸化物（５重量％）とテレピン油（１１重
量％）とを混合したＡｕ系ペーストで金パッドをスクリ
ーン印刷し、その後、１５０℃の温度にて１０分間乾燥
し、この後、６００℃の温度にて１０分間焼成し、導体
パターンと重ならない金パッド上に、ＩＣチップ１５を
ダイボンディングし、金ワイヤ１４の一端をワイヤボン
ディングし、この金ワイヤ１４の他端をＩＣチップ１５
の所定部にワイヤボンディングした比較例である。な
お、引っ張り強度試験は、常法に従って行っている。
と、金の有機金属化合物（ＭＯ−Ａｕ）系ペーストの厚
さと、焼成条件の温度、時間と、金−銀系合金層１６の
厚さと、この金−銀系合金層１６とを変化させる以外は
上記実施例通りにした後、金ワイヤ１４との引っ張り強
度の試験を行った結果を表１のＮｏ．１〜Ｎｏ．４に示
す。Ｎｏ．５は、窒化アルミニウム基板１２の表面にＡ
ｇ−Ｐｔ系ペーストで導体パターン１３をスクリーン印
刷し、１５０℃の温度にて１０分間乾燥し、この後、６
００℃の温度にて１０分間焼成し、この導体パターン１
３と一部が重なり合うようなオーバーラップ構造に、Ａ
ｕ（８０重量％）とエチルセルロース（４重量％）とホ
ウケイ酸鉛＋酸化物（５重量％）とテレピン油（１１重
量％）とを混合したＡｕ系ペーストで金パッドをスクリ
ーン印刷し、その後、１５０℃の温度にて１０分間乾燥
し、この後、６００℃の温度にて１０分間焼成し、導体
パターンと重ならない金パッド上に、ＩＣチップ１５を
ダイボンディングし、金ワイヤ１４の一端をワイヤボン
ディングし、この金ワイヤ１４の他端をＩＣチップ１５
の所定部にワイヤボンディングした比較例である。な
お、引っ張り強度試験は、常法に従って行っている。
【００１７】
【表１】
【００１８】この表１から判断すると、本実施例は、比
較例よりも引っ張り強度が向上しているものである。し
たがって、本実施例に係る厚膜混成集積回路において
は、金ワイヤ１４と導体パターン１３とのワイヤボンデ
ィングの接合強度を向上させるものである。さらに、金
−銀系合金層１６の表面が非常に緻密であるので、ＩＣ
チップ１５と導体パターン１３とのダイボンディングの
接合強度も向上しているものである。また、導体パター
ン１３と窒化アルミニウム基板１２との接合強度も、導
体パターン１３の表面にＡｕ系ペーストをスクリーン印
刷していないので、弱くなることはない。
較例よりも引っ張り強度が向上しているものである。し
たがって、本実施例に係る厚膜混成集積回路において
は、金ワイヤ１４と導体パターン１３とのワイヤボンデ
ィングの接合強度を向上させるものである。さらに、金
−銀系合金層１６の表面が非常に緻密であるので、ＩＣ
チップ１５と導体パターン１３とのダイボンディングの
接合強度も向上しているものである。また、導体パター
ン１３と窒化アルミニウム基板１２との接合強度も、導
体パターン１３の表面にＡｕ系ペーストをスクリーン印
刷していないので、弱くなることはない。
【００１９】なお、導体パターン１３の表面の一部に、
レジストを介して、金−銀系合金層１６を形成させても
よい。
レジストを介して、金−銀系合金層１６を形成させても
よい。
【００２０】
【発明の効果】本発明の厚膜混成集積回路およびその製
造方法によれば、半導体装置および金細線と導体パター
ンとの電気的接合強度をそれぞれ向上させるものであ
る。
造方法によれば、半導体装置および金細線と導体パター
ンとの電気的接合強度をそれぞれ向上させるものであ
る。
【図１】本発明の一実施例に係る厚膜混成集積回路を示
す断面図である。
す断面図である。
【図２】本発明の一実施例に係る厚膜混成集積回路の金
−銀系合金層の表面の図面代用写真である。
−銀系合金層の表面の図面代用写真である。
【図３】本発明の一実施例に係る厚膜混成集積回路の窒
化アルミニウム基板、導体パターンおよび金−銀系合金
層の断面の図面代用写真である。
化アルミニウム基板、導体パターンおよび金−銀系合金
層の断面の図面代用写真である。
１１ 厚膜混成集積回路 １２ 窒化アルミニウム基板（セラミックス基板） １３ 導体パターン １４ 金細線 １５ 半導体装置（ＩＣチップ） １６ 金−銀系合金層
Claims (2)
- 【請求項１】 セラミックス基板と、 このセラミックス基板の表面に銀系ペーストでパターン
形成された導体パターンと、 この導体パターンにダイボンディングされ、かつ、金細
線を介してワイヤーボンディングされた半導体装置と、
を備えた厚膜混成集積回路において、 上記導体パターンの表面部に金−銀系合金層を設けたこ
とを特徴とする厚膜混成集積回路。 - 【請求項２】 セラミックス基板の表面に銀系ペースト
で導体パターンを形成する工程と、 この導体パターンに半導体装置を電気的に接続する工程
と、を備えた厚膜混成集積回路の製造方法において、 上記導体パターンの表面部に金の有機化合物を含むペー
ストを被着する工程と、 このペーストを乾燥させる工程と、 この乾燥させたペーストを焼成して上記導体パターンの
表面部に金−銀系合金層を形成する工程と、 この金−銀系合金層に上記電気的接続を実施する工程
と、を含むことを特徴とする厚膜混成集積回路の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4191612A JPH0613734A (ja) | 1992-06-25 | 1992-06-25 | 厚膜混成集積回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4191612A JPH0613734A (ja) | 1992-06-25 | 1992-06-25 | 厚膜混成集積回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613734A true JPH0613734A (ja) | 1994-01-21 |
Family
ID=16277535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4191612A Withdrawn JPH0613734A (ja) | 1992-06-25 | 1992-06-25 | 厚膜混成集積回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613734A (ja) |
-
1992
- 1992-06-25 JP JP4191612A patent/JPH0613734A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| US5252519A (en) | Multilayered ceramic substrate and method of manufacturing the same | |
| JPH0613734A (ja) | 厚膜混成集積回路およびその製造方法 | |
| JP2822518B2 (ja) | 窒化アルミニウム焼結体への金属化層形成方法 | |
| JP6430886B2 (ja) | 回路基板およびこれを備える電子装置 | |
| JP2009253196A (ja) | 配線基板の製造方法 | |
| JPH07135394A (ja) | 厚膜コンデンサ付きセラミック配線基板及びその製造方法 | |
| JPH11126853A (ja) | 厚膜回路基板の製造方法 | |
| JPH0558678B2 (ja) | ||
| JP3463790B2 (ja) | 配線基板 | |
| JP2665557B2 (ja) | セラミック本体と外部端子の接合構造体 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JP2002016176A (ja) | 配線基板およびその接続構造 | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JPS62131526A (ja) | 金めつきされた電子部品 | |
| JPH05148067A (ja) | セラミツクス基板及びその製造方法 | |
| JPH03153058A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH05343460A (ja) | セラミック回路基板及び半導体装置 | |
| JPH0823154A (ja) | 金導体の形成方法 | |
| JPH1013006A (ja) | 電子部品 | |
| JPS6384124A (ja) | 半導体装置 | |
| JPH03229448A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0510362Y2 (ja) | ||
| JPH0544200B2 (ja) | ||
| JPS6342148A (ja) | 導電性シ−ト及びそれによるメタライズ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |