JPS6342148A - 導電性シ−ト及びそれによるメタライズ方法 - Google Patents

導電性シ−ト及びそれによるメタライズ方法

Info

Publication number
JPS6342148A
JPS6342148A JP18591386A JP18591386A JPS6342148A JP S6342148 A JPS6342148 A JP S6342148A JP 18591386 A JP18591386 A JP 18591386A JP 18591386 A JP18591386 A JP 18591386A JP S6342148 A JPS6342148 A JP S6342148A
Authority
JP
Japan
Prior art keywords
sheet
ceramic substrate
composition
conductive
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18591386A
Other languages
English (en)
Other versions
JPH0455536B2 (ja
Inventor
Takashi Shoji
孝志 荘司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP18591386A priority Critical patent/JPS6342148A/ja
Publication of JPS6342148A publication Critical patent/JPS6342148A/ja
Publication of JPH0455536B2 publication Critical patent/JPH0455536B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はセラミック基板のメタライズ技術に係り、より
詳細には、サーデイツプ基板などのセラミック基板に導
電性材料を付着させてメタライズ処理する方法及びそれ
に用いる導電性材料に関する。
(従来の技術) 近年、電子機器の薄型化、コンパクト化は著しく、集積
度の増加と共に一段と信頼性が向上し、用途も拡大の一
途をたどっている。モノリシックICでは急速な密度の
増加、小型化がすすんできており、一方ハイブリットI
Cの分野でも特に自動車用制御回路や電源装置用などの
産業機器においては耐熱性、耐衝撃性に優れた大規模ハ
イブリットIC化の傾向が強い、最近のハイブリットエ
Cでは、セラミック基板上にダイオード、トランジスタ
、半導体ICなどの能動部品のほか、コイル、トランス
、コンデンサーなどほとんどの電気部品を搭載している
。集積度も一段と増加し信頼度も飛躍的に向上した混成
集積回路が開発されている。
これらのハイブリットICはセラミック基板上に個別部
品或いはICエレメントを搭載したり、厚膜技術を駆使
して構成されている。サーデイツプICは通常Af12
Off96%程度のアルミナ基板上にシリコンのICチ
ップをボンディングペーストを使用して固着しているが
、一層耐久力のある固着力が要求されている。
通常、サーデイツプIC用のボンディング方法において
はAu系導電ペースト又は半田、ガラスなどが使用され
ている。Au系導電ペーストは導電性に優れ、化学的に
もまったく安定で、Auワイヤーとのボンダビリティ−
が最も良く、Siとも容易に合金化し、基板との接着も
極めて良好であるが、高価であるという難点がある。こ
の難点を解消するため、AuをAgに代えてAgの欠点
であるマイグレーションを防止するためにPdを添加し
たAg−Pd系のペーストが開発されてきた。
これら従来のペーストによるセラミック基板のメタライ
ズ法としては種々の方法がある(例、特開昭60−19
5079参照)0例えば、Au系又はAg−Pd、Ag
−Pt等のAg系の金属粉末にガラス質金属酸化物を混
合し、ビヒクルを用いて希釈混練して導電ペーストとし
、第3図(a)、 (b)に示すように、これをセラミ
ック基板1のキャビティ部2の底部にドツティングした
後、全面に拡散さ“せ約1時間のレベリング処理を行っ
た後、約1時間乾燥し、Au系ペーストの場合は約87
0〜900℃、  Ag系ペーストの場合は約900〜
930℃で焼成してメタライズ処理し、その上にSLチ
ップ3等を搭載する方法がある。
(発明が解決しようとする問題点) しかし、このような導電ペーストによるメタライズ法で
は、■色調5表面粗さ、気孔率等々の特性管理が非常に
難しく、■工程が複雑であり、■希釈中に沈降分離の現
象が生じるので取扱いが難しい。更には、■膜厚の管理
は希釈率によっているものの均一な膜厚が得られず、個
々には相当バラツキが大きく、■しかも、SLを搭載し
ない部分もメタライズ化されてしまうのでコスト高にな
るという欠点があった。
本発明は、上記従来技術の欠点を解消し、作業性がよく
簡略な工程によって必要な部分だけ処理でき、均一な特
性、膜厚のメタライズ層を低コストで安定して形成でき
る技術を提供することを目的とするものである。
(問題点を解決するための手段) 上記目的を達成するため、本発明者は、従来のメタライ
ズ法の欠点が導電ペーストの性状に起因することに鑑み
、ペースト状でない新たな性状の導電性材料について鋭
意研究を重ねた結果、導電ペースト組成物をシート状に
することにより、希釈、ドツティング、レベリング等の
処理を必要とせず、優れた膜特性のメタライズ層を形成
し得るメタライズ技術を見い出し、本発明をなしたもの
である。
すなわち、本発明に係るセラミック基板のメタライズ用
導電性シートは、導電ペースト組成物であって、これを
シート状に成形後、乾燥したグリーンシートからなるこ
とを特徴とするものである。
また本発明によるセラミック基板のメタライズ方法は、
導電性ペースト組成物をシート状に成形し、このシート
を適宜寸法にパンチングした後、セラミック基板の所定
箇所に貼り付け、焼成することを特徴とするものである
以下に本発明を実施例に基づいて詳細に説明する。
前述の如く、従来の導電ペーストは溶剤で希釈して使用
されていたのに対し、本発明ではシート状に成形したグ
リーンシートを用いるので、希釈並びに希釈に伴う以降
の不可避的工程を全く必要とせず、これを所定箇所に貼
り付る工程を必要とするだけである。
まず、出発材料としては、従来の導電ペーストと同様の
Au系、Ag系の組成物、或いはこれに少量のガラスフ
リットを混合した組成物、更にはガラスの粉末を用いる
ことができる。
Au系としてはAulOO%粉末、Au−Pt系粉末な
どがある6またAg系としては、Ag100%粉末のほ
か、AI!ニーPd系粉末やAg−Pt系粉末やAg−
Cu系粉末、Ag−Cu−(酸化イツトリウム及び/又
は五酸化バナジウム)系粉末、Ag−Cu−(銅有機物
)系粉末などがある。
なお、Ag系の場合、組成物の一例を挙げるならば、A
g−(0,1〜10%)Cu、Ag  (0,2〜10
%)Pt、Ag−(0,2〜30%)Pd、Ag−(0
,1〜10%)Cu−(20ppm〜2%)酸化イット
リウム及び/又は(20〜500 ppm)五酸化バナ
ジウム、Ag−(0,1〜10%)Cu −(20pp
m〜2%)酸化イツトリウム−(組成物中の銅純物の合
計が0.1〜10%となる量)銅有機物、などがある。
これらの組成物の場合、Ag微粉末やAgとCu、Ag
とPd、Agとptなどの複合微粉末を用い、更にAg
微粉末全体の30%以上をフレーク状のAg粒子どする
と、フリットレスタイプで接着力、耐熱性、耐衝撃性を
向上させることができる。
従来の導電ペーストは上記金属微粉末を主として有機溶
媒中に分散させたものであるが1本発明では固型成分が
同じであれば良く、テープ成形技術が利用できれば必ず
しも有機溶媒は必要としない。
以上のような原料粉末は、水、バインダー、界面活性剤
等々を適宜添加して混練し、テープ成形技術によりシー
ト状にする。テープ成形するには粘度が30〜40kc
os位が最も成形性が良好である。テープ成形に際して
は、アクリル樹脂等の樹脂製シート、好ましくはグリー
ンシートとの分離を容易にするために表面にSL樹脂を
塗布したものを用いる。シート上にはドクターブレード
などの掻き板にて所望厚さで均一化する6成形後、常温
で自然乾燥して樹脂製シートから分離し、グリーンシー
トを得る。なお、強制乾燥するとグリーンシートに気孔
が多く発生するので、好ましくない。
得られたグリーンシートは、パンチングにより所定寸法
に切り出し、シート貼り材面に水、エチルアルコール、
テレピネオール、ブチルカルピトール等の溶剤を含ませ
たうえでセラミック基板のキャビティ部などの所定箇所
に貼り付ける。その後、従来と同様、焼成してメタライ
ズ面を得る。
なお、パンチング時に残った不要のグリーンシート部に
ついては、再混練して再シート化することができる。
第1図及び第2図はパンチングしたグリーンシートを用
いてサーデイツプ基板のキャビティ部をメタライズ処理
した一例を示しており、第1図の如く、セラミック基板
1のキャビティ部2に搭載すべきSiチップ3よりも若
干広面積の円形又は矩形(正方形)のグリーンシート5
を用いたり、また第2図に示すようにジャンパー線6を
とる場合には、Siチップ部とジャンパー線のボンディ
ンググランド部の複数個所に各々グリーンシート5を用
いればよい。勿論、キャビティ部全面をグリーンシート
を用いてメタライズ処理することもでき、この場合には
グリーンシートを約600℃で脱脂して貼り付けるとよ
い。
一般的な焼成は厚膜焼成炉が利用でき、大気雰囲気で行
う。通常のマツフル炉でも良い、良好なメタライズ面を
得るには目安として600℃までは50 ’C/ mi
n以下で加熱し、600℃以上は急速加熱で良い。
(実施例) 次に本発明の実施例を示す。
実施例1 粉末成分として次の組成(wt%)のものを準備し、こ
れをV型混合器にて充分に混合した。
Pd(平均粒径1.2μ)    2%Cu −A g
複合粉      0.8%Y、 O,(平均粒径1.
3u)   0.003%銀(平均粒径1.6μ)  
  残 部更に、この混合粉末に水、アクリル系バイン
ダー、界面活性剤等を次の割合で配合し、ポット・ミル
(ウレタン・コーティング製)で24時間混合処理した
水                       1
2部セラモP−17(第一工業薬品(株)製) 3部セ
ラモTB−13()24部 アンチフロスFニー102(11)  0.1部ステア
リン酸(和光純薬製)     0.6部上記混合粉末
           60部混合処理後、ポット・ミ
ルから取り出し、表面にSL樹脂を塗布したポリエステ
ル製シートでドクターブレード方式のテープ成形技術を
利用して成形した。ドクターブレードによる厚みは50
μ、100μ、150μの厚みとした。
成形後、常温で一昼夜乾燥した。乾燥後、ポリエステル
製シートから自然に剥離して得られたグリーンシートは
、10anX20amであった。
次に、このシートを6mm口にパンチングし、ブラック
・アルミナ(寸法31.7X13X2mmt)上に、シ
ート貼り何面に水を含ませてキャビティー底部に貼り付
けた。更にワトキンス・ジョンソン社製4MC型厚膜焼
成炉により大気雰囲気中で焼成した。焼成条件は昇温か
ら冷却まで60分閏プロファイルで、ピーク温度は92
0℃で10分間保持した。焼成によりグリーンシート貼
り付は部は4mm口に収縮し、良好なメタライズ面が得
られた。
実施例2 粉末成分として 金粉(平均粒径1.3μ)    96%ガラス粉(#
5.2μ)    4% を準備し、V型混合器で充分に混合した。なお、ガラス
粉の組成は、SiO,15%、B、0.10%、Pb0
40%、Ba020%及びZnO15%であった・ この混合粉末に水、アクリル系バインダー、界面活性剤
等を次の割合で配合した。
上記混合粉末          70部セラモP−1
72,5部 セラモTB−1320,6部 アンチフロスF−1020、1部 ステアリン酸          0.5部水    
               10.3部次いで、こ
れを実施例1と同様にして、20μ、50μのグリーン
シートを成形し、キャビティ部に貼り付け、870℃で
焼成してメタライズ面を得た。
ヌ】11去 粉末成分のうち、金属粉のみがPt0.4%を含み、他
は実施例1の粉末成分と同一の粉末成分を準備し、また
別途粉末成分としてPt、Pdを含まずにAgのみの粉
末を準備し、これらについて、実施例1と同様の条件に
て、各々50μのグリーンシートを成形し、キャビティ
部に貼り付け、焼成してメタライズ面を得た。但し、焼
成温度は上記ptを含む場合は910℃、Agのみの場
合は920’Cとした。
以上の各実施例において、焼成後のメタライズ面の膜厚
、色調、表面粗さを調べると共に、ダイアタッチ性と、
Au−3i系プリフオームを使用してSiチップをメタ
ライズ面にダイボンディングにより搭載した後、熱シヨ
ツク試験後のダイプッシュテストを実施し並びに垂直引
張強度を調べた。
それらの結果を第1表に示す。
なお、ここで、ダイアタッチ性は、シリコンチップを搭
載処理後、シリコンチップを剥離し、シリコンチップの
裏側にAu−5i共晶膜ができているかどうかを見た。
◎印は10個テストし、いずれもAu−5i共晶膜がシ
リコンチップ裏面にmeされたものを示す。
ダイプッシュ性はシリコンチップを搭載処理後、シリコ
ンチップに剪断応力をかけて剥離試験した6◎印は10
個テストし、いずれもシリコンチップがメタライズ面か
ら剥離せず、シリコンチップ自身が破壊したものを示す
また、垂直引張強度測定は次の方法によって行なった(
第4図参照)。
セラミック基板1を450℃に保ち、メタライズ面にプ
レホーム8とスタッド9を乗せ、2〜3度こすりつけた
後冷却し、第4図に示すような試料とした後、垂直引張
試験を行った。
スタッド・・・接着部径3.3■φ、 Agメツキ10μmt鋼製 プレホーム・・・Au−2%SL、 50 μmtX 2mmX 2mm 引張速度−15mm/win 測定点数は1o点とし、最小値30kg以上、平均値3
5kg以上とする。スタッド切れモードとなることが望
ましい。
r以下余白】 第1表かられかるように、いずれの膜厚でも気孔がなく
均一で色調、表面粗さも良好で従来技術によるよりもダ
イアタッチ性が優れている。また、ダイプッシュテスト
の結果も良く、強度も大きい。
(発明の効果) 以上詳述したように、本発明によれば、導電ペースト組
成物をテープ成形技術によってシート状にし、これを用
いて基板の所要個所に貼り付け、焼成してメタライズ処
理するので、従来のメタライズ処理のような希釈、ドラ
ディング、レベルリング工程を必要とせず、工程が簡略
化されると共に、得られたメタライズ面は気孔率、色調
、表面粗さが良好で均一な膜厚てなり、ダイアタッチ性
に優れている。更にはシート状で用いるので作業性がよ
く、必要な部分だけメタライズ処理できると共にパンチ
ングにより残った部分は再混線により再度シート化でき
るので、貴金属の使用量が節減されて低コスト化が可能
となる。
【図面の簡単な説明】
第1図は本発明による導電性グリーンシートを用いてサ
ーデイツプ基板のキャビティ部にSiチップ用のグラン
ドをメタライズ処理した状態を示す図で、(a)は断面
図、(b)は円形グリーンシートを用いたときの斜視図
、(C)は矩形グリーンシートを用いたときの斜視図で
あり、 第2図は同様にキャビティ部にSiチップ用及びジャン
パー線用のグランドとしてそれぞれ導電性グリーンシー
トを用いてメタライズした例を示す断面図であり、 第3図は従来技術により上記Siチップ用のグランドと
してキャビティ部の底部全面をメタライズ処理した状態
を示す図で、(a)は断面図、(b)は斜視図であり、 第4図は垂直引張強度測定法を説明する図である。 1・・・セラミック基板、2・・・キャビティ部、3・
・・Siチップ、4・・・メタライズ層、5・・・導電
性グリーンシート、6・・・ジャンパー線、7・・・リ
ード、8・・・プレホーム、9・・・スタッド。 第1図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)導電ペースト組成物であって、シート状に成形後
    、乾燥したグリーンシートからなることを特徴とする導
    電性シート。
  2. (2)導電性ペースト組成物をシート状に成形し、この
    シートを適宜寸法にパンチングした後、セラミック基板
    の所定箇所に貼り付け、焼成することを特徴とするセラ
    ミック基板のメタライズ方法。
JP18591386A 1986-08-07 1986-08-07 導電性シ−ト及びそれによるメタライズ方法 Granted JPS6342148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18591386A JPS6342148A (ja) 1986-08-07 1986-08-07 導電性シ−ト及びそれによるメタライズ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18591386A JPS6342148A (ja) 1986-08-07 1986-08-07 導電性シ−ト及びそれによるメタライズ方法

Publications (2)

Publication Number Publication Date
JPS6342148A true JPS6342148A (ja) 1988-02-23
JPH0455536B2 JPH0455536B2 (ja) 1992-09-03

Family

ID=16179069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18591386A Granted JPS6342148A (ja) 1986-08-07 1986-08-07 導電性シ−ト及びそれによるメタライズ方法

Country Status (1)

Country Link
JP (1) JPS6342148A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139951A (ja) * 1988-11-21 1990-05-29 Kyocera Corp 半導体素子収納用パッケージの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276703A (ja) * 1986-05-26 1987-12-01 住友金属鉱山株式会社 金被膜形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276703A (ja) * 1986-05-26 1987-12-01 住友金属鉱山株式会社 金被膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139951A (ja) * 1988-11-21 1990-05-29 Kyocera Corp 半導体素子収納用パッケージの製造方法

Also Published As

Publication number Publication date
JPH0455536B2 (ja) 1992-09-03

Similar Documents

Publication Publication Date Title
JP2793912B2 (ja) 熱サイクル接着性およびエージング接着性の高い銀に富む導電体組成物
JP2008504667A (ja) 鉛フリー及びカドミウムフリー導電性銅厚膜ペースト
JPS6254206B2 (ja)
JPH05235497A (ja) 銅導電性ペースト
US4963187A (en) Metallizing paste for circuit board having low thermal expansion coefficient
KR100585909B1 (ko) 질화알루미늄 기판에 사용하기 위한 후막 전도체 조성물
JPS6342148A (ja) 導電性シ−ト及びそれによるメタライズ方法
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドic
JPH0737420A (ja) 導体ペースト組成物及びそれを用いた回路基板
JPS6280907A (ja) 導電ペ−スト
EP1185144A1 (en) Hot plate and conductive paste
JP2021536676A (ja) 窒化ケイ素及び他の基板用の導電性厚膜ペースト
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPH01272192A (ja) セラミックス基板
JP2733613B2 (ja) 導電性ペーストおよび回路基板
JPS62237605A (ja) 厚膜ペ−スト
JPS6251497B2 (ja)
JPH0572681B2 (ja)
JPH10215046A (ja) 回路基板
JP2892220B2 (ja) セラミック配線基板の製造方法
JPH0712993B2 (ja) 金属化面を有する窒化アルミニウム焼結体
JPH04125955A (ja) 半導体装置及びその製造方法
JPS62247589A (ja) 厚膜回路の製造方法
JP2002234781A (ja) 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法
JPH0368483B2 (ja)