JPH0611622Y2 - 正弦波発振器 - Google Patents
正弦波発振器Info
- Publication number
- JPH0611622Y2 JPH0611622Y2 JP1988114543U JP11454388U JPH0611622Y2 JP H0611622 Y2 JPH0611622 Y2 JP H0611622Y2 JP 1988114543 U JP1988114543 U JP 1988114543U JP 11454388 U JP11454388 U JP 11454388U JP H0611622 Y2 JPH0611622 Y2 JP H0611622Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- sine wave
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は所望の周波数の正弦波を出力できる正弦波発振
器に関するものである。
器に関するものである。
第５図に従来の正弦波発振器を示す。
同図において、ROM７には正弦波の振幅データが各アド
レスに格納されている。具体例で説明するとROM７は、
例えば12ビットをアドレス空間（メモリ入力）とし、こ
の各アドレスＨ〜ＦＦＦＨに０〜２πラジアンの
位相に対応した正弦波振幅データが例えば10ビットで格
納されている。
レスに格納されている。具体例で説明するとROM７は、
例えば12ビットをアドレス空間（メモリ入力）とし、こ
の各アドレスＨ〜ＦＦＦＨに０〜２πラジアンの
位相に対応した正弦波振幅データが例えば10ビットで格
納されている。
位相信号発生器６は、周波数設定信号SDを導入し、図示
しないクロック信号が印加されるごとに自分自身の出力
SEと設定信号SDとを加算して新たな出力SEをROM７に出
力する。即ち、位相信号発生器６の出力SEは設定信号SD
をクロック回数倍した積算値である。例えばSD＝１な
ら、SE＝１，２，３，…となり、SD＝10なら、SE＝10,2
0,30,…と推移する。位相信号発生器６は出力段にラッ
チ回路（図示せず）を備えており、クロック信号のタイ
ミングで信号SEをラッチし、これを位相データ（アドレ
ス信号）としてROM７へ加える。
しないクロック信号が印加されるごとに自分自身の出力
SEと設定信号SDとを加算して新たな出力SEをROM７に出
力する。即ち、位相信号発生器６の出力SEは設定信号SD
をクロック回数倍した積算値である。例えばSD＝１な
ら、SE＝１，２，３，…となり、SD＝10なら、SE＝10,2
0,30,…と推移する。位相信号発生器６は出力段にラッ
チ回路（図示せず）を備えており、クロック信号のタイ
ミングで信号SEをラッチし、これを位相データ（アドレ
ス信号）としてROM７へ加える。
このような第５図によれば、例えば周期ｔ１のクロック
信号が４発加えられた時に、出力信号SE＝４・A1＝ＦＦ
ＦＨとなるような設定信号SDの値A1を選ぶと、周期４・
ｔ１の正弦波がデジタル・アナログ変換器（以下ＤＡ変
換器と言う）８から得られる。また、クロック信号が16
発加えられた時に出力信号SE＝16・A2＝ＦＦＦＨとなる
ように設定信号SDの値A2を選ぶと、周期16・ｔ１の正弦
波が得られる。
信号が４発加えられた時に、出力信号SE＝４・A1＝ＦＦ
ＦＨとなるような設定信号SDの値A1を選ぶと、周期４・
ｔ１の正弦波がデジタル・アナログ変換器（以下ＤＡ変
換器と言う）８から得られる。また、クロック信号が16
発加えられた時に出力信号SE＝16・A2＝ＦＦＦＨとなる
ように設定信号SDの値A2を選ぶと、周期16・ｔ１の正弦
波が得られる。
以上のような従来の正弦波発振器は、得られる正弦波信
号の周波数分解能を向上させようとすると、ROM７の容
量が大きくなり高価なものとなり、かつ、この出力周波
数のデューティ比も正確に５０％とならないという課題
ある。
号の周波数分解能を向上させようとすると、ROM７の容
量が大きくなり高価なものとなり、かつ、この出力周波
数のデューティ比も正確に５０％とならないという課題
ある。
本考案の目的は、簡単・安価な構成で所望の周波数で、
かつ、デューティ比５０％の正弦波を出力できる正弦波
発振器を提供することである。
かつ、デューティ比５０％の正弦波を出力できる正弦波
発振器を提供することである。
本考案は、上記課題を解決するために 分周信号(SB)により分周比が制御され、基本クロックを
分周したクロック信号(CLK)を出力する分周器と、 クロック信号(CLK)を計数し、設定信号(SA)により設定
された計数値ごとにパルス信号を繰返し出力する設定周
波数発生回路（１，G1）と、 この設定周波数発生回路の出力を導入し、デューティ50
％の方形波信号に変換して出力する波形整形手段（２）
と、 前記クロック信号(CLK)の周波数により制御されるカッ
トオフ周波数を持ち、導入した波形整形手段の方形波信
号の基本周波数信号のみを取出す低域通過形デジタルフ
ィルタと、 からなる手段を講じたものである。
分周したクロック信号(CLK)を出力する分周器と、 クロック信号(CLK)を計数し、設定信号(SA)により設定
された計数値ごとにパルス信号を繰返し出力する設定周
波数発生回路（１，G1）と、 この設定周波数発生回路の出力を導入し、デューティ50
％の方形波信号に変換して出力する波形整形手段（２）
と、 前記クロック信号(CLK)の周波数により制御されるカッ
トオフ周波数を持ち、導入した波形整形手段の方形波信
号の基本周波数信号のみを取出す低域通過形デジタルフ
ィルタと、 からなる手段を講じたものである。
本考案では、分周信号SBと、設定信号SAとにより制御さ
れる設定周波数のパルス信号を設定周波数発生回路から
出力している。そしてこのパルス信号を波形整形手段で
デューティ50％の方形波に変換している。この方形波信
号が含む基本周波数成分は、今出力しようとする周波数
であるが、この外に３次，５次，…の奇数次高調波成分
を含んでいる。そこで、３次以上の奇数次高調波成分を
デジタルフィルタでカットし、基本周波数成分のみを取
出すようにしている。なお、ここでデジタルフィルタの
カットオフ周波数は、分周信号SBで制御されるので本考
案の回路によれば広い範囲の周波数を出力できる。
れる設定周波数のパルス信号を設定周波数発生回路から
出力している。そしてこのパルス信号を波形整形手段で
デューティ50％の方形波に変換している。この方形波信
号が含む基本周波数成分は、今出力しようとする周波数
であるが、この外に３次，５次，…の奇数次高調波成分
を含んでいる。そこで、３次以上の奇数次高調波成分を
デジタルフィルタでカットし、基本周波数成分のみを取
出すようにしている。なお、ここでデジタルフィルタの
カットオフ周波数は、分周信号SBで制御されるので本考
案の回路によれば広い範囲の周波数を出力できる。
以下、図面を用いて本考案を詳しく説明する。
第１図は本考案に係る正弦波発振器の一実施例を示す
図、第２図は第１図回路の動作を示すタイムチャート、
第３図は設定信号SAと分周信号SBと出力周波数範囲との
関係例を示す図、第４図はデジタルフィルタの減衰特性
例を示す図である。
図、第２図は第１図回路の動作を示すタイムチャート、
第３図は設定信号SAと分周信号SBと出力周波数範囲との
関係例を示す図、第４図はデジタルフィルタの減衰特性
例を示す図である。
第１図において、１はプログラマブル・カウンタ（以下
単にカウンタと記す）である。このカウンタ１は、後述
するプロセッサ４から端子D0〜D5に設定信号SAが加えら
れており、PRG端子に加えられる信号に同期して設定信
号データSAを読込む。そしてカウンタ１は、後述する分
周器６からクロック信号CLKが加えられるごとに、前記
読込んだ設定データSAを減算し、その計数信号を出力端
子Q0〜Q5から出力する。そしてゲートG1の出力信号がPR
G端子に加えられるたびに設定信号データSAを再び読込
み、クロック信号CLKの印加に従って減算動作を繰返
す。
単にカウンタと記す）である。このカウンタ１は、後述
するプロセッサ４から端子D0〜D5に設定信号SAが加えら
れており、PRG端子に加えられる信号に同期して設定信
号データSAを読込む。そしてカウンタ１は、後述する分
周器６からクロック信号CLKが加えられるごとに、前記
読込んだ設定データSAを減算し、その計数信号を出力端
子Q0〜Q5から出力する。そしてゲートG1の出力信号がPR
G端子に加えられるたびに設定信号データSAを再び読込
み、クロック信号CLKの印加に従って減算動作を繰返
す。
カウンタ１は設定信号データSAを減算するので、その出
力端子Q0〜Q5は、ついには000000（オールゼロ）とな
る。オアゲートG1は、このオールゼロとなったことを検
出して、第２図(2)に示すようなパルス信号をカウンタ
１のPRG端子とトグル・フリップフロップ（以下トグル
ＦＦと記す）２へ出力する。トグルＦＦ２は導入したパ
ルス信号の立上がりエッジ（または立下がりエッジ）に
同期してその出力状態（"HIGH"と"LOW"）を交互に反転
させる動作を行なうので、トグルＦＦ２の出力はデュー
ティ50％の方形波信号となる。
力端子Q0〜Q5は、ついには000000（オールゼロ）とな
る。オアゲートG1は、このオールゼロとなったことを検
出して、第２図(2)に示すようなパルス信号をカウンタ
１のPRG端子とトグル・フリップフロップ（以下トグル
ＦＦと記す）２へ出力する。トグルＦＦ２は導入したパ
ルス信号の立上がりエッジ（または立下がりエッジ）に
同期してその出力状態（"HIGH"と"LOW"）を交互に反転
させる動作を行なうので、トグルＦＦ２の出力はデュー
ティ50％の方形波信号となる。
これを第２図を用いて説明する。第２図(1)に示すクロ
ック信号CLKがカウンタ１へ加えられると、カウンタ１
はその内容を減算し、ついには出力端子Q0〜Q5は、0000
00となる。従って、オアゲートG1は、総べての入力がゼ
ロとなるので、第２図(2)に示す信号をカウンタ１のPRG
端子と、トグルＦＦ２へ加える。
ック信号CLKがカウンタ１へ加えられると、カウンタ１
はその内容を減算し、ついには出力端子Q0〜Q5は、0000
00となる。従って、オアゲートG1は、総べての入力がゼ
ロとなるので、第２図(2)に示す信号をカウンタ１のPRG
端子と、トグルＦＦ２へ加える。
カウンタ１は第２図(2)のパルスを受取ると設定信号デ
ータSAを再びロードし、クロック信号CLKの印加に合わ
せて減算動作を繰返す。従って、第２図(2)に示すよう
に、一定計数値ごとにゲートG1からはパルス信号が出力
される。トグルＦＦ２は、ゲートG1の例えば立上がりエ
ッジに同期して“ＨＩＧＨ”“ＬＯＷ”が変化するの
で、第２図(3)のようにデューティ50％の方形波とな
る。
ータSAを再びロードし、クロック信号CLKの印加に合わ
せて減算動作を繰返す。従って、第２図(2)に示すよう
に、一定計数値ごとにゲートG1からはパルス信号が出力
される。トグルＦＦ２は、ゲートG1の例えば立上がりエ
ッジに同期して“ＨＩＧＨ”“ＬＯＷ”が変化するの
で、第２図(3)のようにデューティ50％の方形波とな
る。
ここで第２図(2)に示すパルス信号の発生周波数は、設
定信号SAの値を変化させることにより制御することがで
きる。例えば、設定信号SAの値が小さければ、カウンタ
１の内容は早く000000となるので、高い周波数となる。
定信号SAの値を変化させることにより制御することがで
きる。例えば、設定信号SAの値が小さければ、カウンタ
１の内容は早く000000となるので、高い周波数となる。
また、第２図(2)に示すパルス信号の発生周波数は、ク
ロック信号CLKの周波数によっても制御できる。即ち、
クロック信号CLKの周波数が高ければ（第２図(1)に示す
周期t0が小さければ）、カウンタ１の内容は早く000000
となるので、第２図(2)のパルス信号の発生周波数は高
くなる。
ロック信号CLKの周波数によっても制御できる。即ち、
クロック信号CLKの周波数が高ければ（第２図(1)に示す
周期t0が小さければ）、カウンタ１の内容は早く000000
となるので、第２図(2)のパルス信号の発生周波数は高
くなる。
このようにゲートG1から出力するパルス信号の発生周波
数は、設定信号SAと分周信号SB（クロック信号CLKを制
御）により制御でき、カウンタ１とゲートG1とで、設定
周波数発生回路を構成している。
数は、設定信号SAと分周信号SB（クロック信号CLKを制
御）により制御でき、カウンタ１とゲートG1とで、設定
周波数発生回路を構成している。
ここで、第２図(3)の方形波は、(1)式で示すフーリエ級
数で表されることが知られている。
数で表されることが知られている。
即ち、基本波とその奇数次の高調波信号成分で構成され
るものである。
るものである。
デジタルフィルタ３は、例えば第４図に示すようにカッ
トオフ周波数を境にして急峻な減衰特性を有する低域通
過形フィルタである。即ち、(1)式に示す信号のうち基
本の周波数（sinωｔ）成分のみ通過させ、その他の高
次周波数成分をカットする作用を有する。
トオフ周波数を境にして急峻な減衰特性を有する低域通
過形フィルタである。即ち、(1)式に示す信号のうち基
本の周波数（sinωｔ）成分のみ通過させ、その他の高
次周波数成分をカットする作用を有する。
なお、デジタルフィルタ３のカットオフ周波数は、加え
られるクロック信号CLKの周波数により制御できる。本
考案では、後述する分周信号SBによりこのクロック信号
CLKの周波数を制御し、その結果、フィルタ３のカット
オフ周波数を制御している。
られるクロック信号CLKの周波数により制御できる。本
考案では、後述する分周信号SBによりこのクロック信号
CLKの周波数を制御し、その結果、フィルタ３のカット
オフ周波数を制御している。
基本周波数成分のみが取出される理由を具体例で説明す
る。第４図に示すようにデジタルフィルタ３のカットオ
フ周波数が、今例えば１MHZであるとすると、基本周波
数が1/3MHZ〜１MHZに存在する信号をトグルＦＦ２から
デジタルフィルタ３へ加えればこの基本周波数成分のみ
がデジタルフィルタ３を通過することができる。
る。第４図に示すようにデジタルフィルタ３のカットオ
フ周波数が、今例えば１MHZであるとすると、基本周波
数が1/3MHZ〜１MHZに存在する信号をトグルＦＦ２から
デジタルフィルタ３へ加えればこの基本周波数成分のみ
がデジタルフィルタ３を通過することができる。
説明を加えると、トグルＦＦ２から出力される方形波の
基本周波数が例えば1/2MHZであるとする。この方形波に
含まれる次の高次の周波数は3/2MHZであるからデジタル
フィルタ３を通過することができない。即ち、基本周波
数成分のみフィルタを通過できる。
基本周波数が例えば1/2MHZであるとする。この方形波に
含まれる次の高次の周波数は3/2MHZであるからデジタル
フィルタ３を通過することができない。即ち、基本周波
数成分のみフィルタを通過できる。
もちろんこの場合、基本周波数が1/3MHZ以下の周波数で
あれば、３次の周波数成分もデジタルフィルタ３を通過
するので好ましくない。
あれば、３次の周波数成分もデジタルフィルタ３を通過
するので好ましくない。
このように第２図(3)に示すようなデューティ50％の方
形波をデジタルフィルタ３へ加えると、第２図(4)に示
すような正弦波形（デジタルフィルタ３の出力は複数ビ
ットのデジタル信号であるが第２図(4)はこれをアナロ
グ的に表現したもの）を取出すことができる。そしてフ
ィルタ３のカッフオフ周波数の1/3の範囲の周波数であ
れば正弦波として取出すことができる。
形波をデジタルフィルタ３へ加えると、第２図(4)に示
すような正弦波形（デジタルフィルタ３の出力は複数ビ
ットのデジタル信号であるが第２図(4)はこれをアナロ
グ的に表現したもの）を取出すことができる。そしてフ
ィルタ３のカッフオフ周波数の1/3の範囲の周波数であ
れば正弦波として取出すことができる。
なお、通常はデジタルフィルタ３の出力をＤＡ変換して
アナログの波形として各種の用途に供している。
アナログの波形として各種の用途に供している。
分周器６は、プロセッサ４から加えられる分周信号SBに
より分周比が制御される。そしてこの分周比によりクロ
ック発生器５から導入した基本クロックを分周し、クロ
ック信号CLKをカウンタ１とデジタルフィルタ３に出力
する。
より分周比が制御される。そしてこの分周比によりクロ
ック発生器５から導入した基本クロックを分周し、クロ
ック信号CLKをカウンタ１とデジタルフィルタ３に出力
する。
以上のような第１図の正弦波発振器において、プロセッ
サ４は、所望の基本周波数を含むパルス信号（第２図
(2)参照）が出力されるように設定信号SAと分周信号SB
により設定周波数発生回路（カウンタ１とゲートG1）を
制御する。更にこの分周信号SBによりデジタルフィルタ
３のカットオフ周波数も同時に制御され、設定周波数発
生器から出力される信号の周波数と、カットオフ周波数
との整合がとられる。これを第３図を用いて説明する。
サ４は、所望の基本周波数を含むパルス信号（第２図
(2)参照）が出力されるように設定信号SAと分周信号SB
により設定周波数発生回路（カウンタ１とゲートG1）を
制御する。更にこの分周信号SBによりデジタルフィルタ
３のカットオフ周波数も同時に制御され、設定周波数発
生器から出力される信号の周波数と、カットオフ周波数
との整合がとられる。これを第３図を用いて説明する。
(a)分周比＝１の時 信号SBにより分周器６の分周比が１の時、例えば、クロ
ック信号CLKの周波数がｃであり、このｃに対応し
てデジタルフィルタ３のカットオフ周波数が１MHZであ
ると仮定する。
ック信号CLKの周波数がｃであり、このｃに対応し
てデジタルフィルタ３のカットオフ周波数が１MHZであ
ると仮定する。
このようにカットオフ周波数が１MHZであれば、第１図
の正弦波発振器から出力できる周波数は、上述したよう
に、1/3MHZ〜１MHZの範囲である。言替えれば、(1)式で
示す基本周波数が1/3MHZ〜１MHZ以外の方形波信号をト
グルＦＦ２から出力すると、高調波成分が含まれた信号
がデジタルフィルタ３から出力されてしまい好ましくな
い。
の正弦波発振器から出力できる周波数は、上述したよう
に、1/3MHZ〜１MHZの範囲である。言替えれば、(1)式で
示す基本周波数が1/3MHZ〜１MHZ以外の方形波信号をト
グルＦＦ２から出力すると、高調波成分が含まれた信号
がデジタルフィルタ３から出力されてしまい好ましくな
い。
そこで、プロセッサ４は、方形波信号の基本周波数が1/
3MHZ〜１MHZの範囲内にある設定信号SAをカウンタ１へ
加える（第３図分周比＝１の項参照）。
3MHZ〜１MHZの範囲内にある設定信号SAをカウンタ１へ
加える（第３図分周比＝１の項参照）。
ここでデジタルフィルタ３のカットオフ周波数が１MHZ
に固定されたものであれば第１図装置から得られる正弦
波の周波数は、1/3MHZ〜１MHZの範囲に限定されたもの
となる。しかし、本考案に係る装置は、分周信号SBによ
り分周比を変化させてデジタルフィルタ３に加えるクロ
ック信号CLKの周波数を変化させ、カットオフ周波数を
シフトすることにより、得られる正弦波の周波数範囲を
拡大している。
に固定されたものであれば第１図装置から得られる正弦
波の周波数は、1/3MHZ〜１MHZの範囲に限定されたもの
となる。しかし、本考案に係る装置は、分周信号SBによ
り分周比を変化させてデジタルフィルタ３に加えるクロ
ック信号CLKの周波数を変化させ、カットオフ周波数を
シフトすることにより、得られる正弦波の周波数範囲を
拡大している。
(b)分周比＝1/2の時 信号SBにより分周器６の分周比が1/2にされると、クロ
ック信号CLKの周波数はｃ／２となり、このｃ／２
に対応してデジタルフィルタ３のカットオフ周波数は1/
2MHZになる。
ック信号CLKの周波数はｃ／２となり、このｃ／２
に対応してデジタルフィルタ３のカットオフ周波数は1/
2MHZになる。
カットオフ周波数が1/2MHZであるから、３次以降の高調
波成分がデジタルフィルタ３から出力されないようにす
るため、デジタルフィルタ３へ加える周波数は、1/6MHZ
〜1/2MHZの範囲にする必要がある。この1/6MHZ〜1/2MHZ
の範囲の方形波信号の周波数は、カウンタ１へ与える設
定信号SAを前(a)項と同じ範囲の値にすることで容易に
得ることができる。
波成分がデジタルフィルタ３から出力されないようにす
るため、デジタルフィルタ３へ加える周波数は、1/6MHZ
〜1/2MHZの範囲にする必要がある。この1/6MHZ〜1/2MHZ
の範囲の方形波信号の周波数は、カウンタ１へ与える設
定信号SAを前(a)項と同じ範囲の値にすることで容易に
得ることができる。
この理由を説明する。
分周比＝1/2にすると、クロック信号CLKの周波数もｃ
／２となる。ここでカウンタ１に与える設定信号SAを前
(a)項と同じ値にすると、クロック信号CLKの周波数が1/
2になるので、トグルＦＦ２から出力される方形波信号
の周波数も1/2となる。即ち、1/6MHZ〜1/2MHZの範囲の
信号がトグルＦＦ２から出力される。
／２となる。ここでカウンタ１に与える設定信号SAを前
(a)項と同じ値にすると、クロック信号CLKの周波数が1/
2になるので、トグルＦＦ２から出力される方形波信号
の周波数も1/2となる。即ち、1/6MHZ〜1/2MHZの範囲の
信号がトグルＦＦ２から出力される。
このよう分周信号SBにより分周比＝1/2にし、設定信号S
Aを(a)項と同じ範囲に設定すると、第１図の正弦波発振
器からは1/6MHZ〜1/2MHZの正弦波を出力できる。
Aを(a)項と同じ範囲に設定すると、第１図の正弦波発振
器からは1/6MHZ〜1/2MHZの正弦波を出力できる。
(c)分周比＝1/3の時 信号SBにより分周器６の分周比が1/3にされると、クロ
ック信号CLKの周波数はｃ／３となり、このｃ／３
に対応してデジタルフィルタ３のカットオフ周波数は1/
3MHZになる。
ック信号CLKの周波数はｃ／３となり、このｃ／３
に対応してデジタルフィルタ３のカットオフ周波数は1/
3MHZになる。
そして設定信号SAを(a)項と同じ範囲に設定すると、以
下、上述と同じ動作により第１図の装置からは1/9MHZ〜
1/3MHZの正弦波を出力できる。
下、上述と同じ動作により第１図の装置からは1/9MHZ〜
1/3MHZの正弦波を出力できる。
このように、分周比を１〜1/3に変化させると、第１図
装置からは1/9MHZ〜１MHZの範囲の正弦波を出力でき
る。
装置からは1/9MHZ〜１MHZの範囲の正弦波を出力でき
る。
なお、第３図では分周比を1/3まで変化させた例で説明
したが、この数値又は数値範囲に限定するものでなく、
分周比を種々の値にすれば任意の周波数を取出すことが
できる。
したが、この数値又は数値範囲に限定するものでなく、
分周比を種々の値にすれば任意の周波数を取出すことが
できる。
以上述べたように本考案によれば正弦波を方形波から作
ることができる。一般に方形波は、正弦波発振と比較し
て極めて容易に作り出すことができるので本考案の構成
は簡単・安価である。また、従来のように大容量のROM
も必要としない。更に、分周比を変えることにより広い
周波数範囲の正弦波を取出すことができる。
ることができる。一般に方形波は、正弦波発振と比較し
て極めて容易に作り出すことができるので本考案の構成
は簡単・安価である。また、従来のように大容量のROM
も必要としない。更に、分周比を変えることにより広い
周波数範囲の正弦波を取出すことができる。
第１図は本考案に係る正弦波発振器の一実施例を示す
図、第２図は第１図回路の動作を示すタイムチャート、
第３図は設定信号SAと分周信号SBと出力周波数範囲との
関係例を示す図、第４図はデジタルフィルタの減衰特性
例を示す図、第５図は従来例を示す図である。 １……カウンタ、２……トグルＦＦ、３……デジタルフ
ィルタ、４……プロセッサ、６……分周器、G1……オア
ゲート。
図、第２図は第１図回路の動作を示すタイムチャート、
第３図は設定信号SAと分周信号SBと出力周波数範囲との
関係例を示す図、第４図はデジタルフィルタの減衰特性
例を示す図、第５図は従来例を示す図である。 １……カウンタ、２……トグルＦＦ、３……デジタルフ
ィルタ、４……プロセッサ、６……分周器、G1……オア
ゲート。
Claims (1)
- 【請求項１】分周信号(SB)により分周比が制御され、基
本クロックを分周したクロック信号(CLK)を出力する分
周器と、 クロック信号(CLK)を計数し、設定信号(SA)により設定
された計数値ごとにパルス信号を繰返し出力する設定周
波数回路（１，G1）と、 この設定周波数発生回路の出力を導入し、前記パルス信
号が入力される毎に出力が反転することで、デューティ
５０％の方形波信号を出力する波形整形手段(2)と、 前記クロック信号(CLK)の周波数により制御されるカッ
トオフ周波数を持ち、導入した波形整形手段の方形信号
の基本周波数信号のみを取出す低域通過型デジタルフィ
ルタと、 を備えた正弦波発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988114543U JPH0611622Y2 (ja) | 1988-08-31 | 1988-08-31 | 正弦波発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988114543U JPH0611622Y2 (ja) | 1988-08-31 | 1988-08-31 | 正弦波発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0236214U JPH0236214U (ja) | 1990-03-08 |
| JPH0611622Y2 true JPH0611622Y2 (ja) | 1994-03-23 |
Family
ID=31355389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988114543U Expired - Lifetime JPH0611622Y2 (ja) | 1988-08-31 | 1988-08-31 | 正弦波発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611622Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760707A (en) * | 1980-09-29 | 1982-04-12 | Nec Corp | Oscillating circuit |
| JPS60247308A (ja) * | 1984-05-23 | 1985-12-07 | Nec Corp | 可変周波数正弦波信号発生装置 |
-
1988
- 1988-08-31 JP JP1988114543U patent/JPH0611622Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0236214U (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4357692B2 (ja) | 非整数周波数分割装置 | |
| US5528181A (en) | Hazard-free divider circuit | |
| US3873928A (en) | Reference wave generator using logic circuitry for providing substantially sinusoidal output | |
| US3870970A (en) | Frequency dividing circuit | |
| JPH0611622Y2 (ja) | 正弦波発振器 | |
| JP3649874B2 (ja) | 分周回路 | |
| US4775805A (en) | Differential frequency signal generator | |
| JPH07321613A (ja) | 周波数逓倍器、波形整形回路、可変位相シフト回路 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JP3536426B2 (ja) | 波形発生器 | |
| Jahn et al. | DDS with Noise Reduction by Multiplier-Less Filter Methods | |
| KR930007098A (ko) | 매우 작은 주파수 간격을 갖는 주파수 합성기 | |
| JPS6312424B2 (ja) | ||
| JPS6128424Y2 (ja) | ||
| JP3798253B2 (ja) | 位相同期回路 | |
| JPS6128422Y2 (ja) | ||
| JPH07231225A (ja) | 任意波形発生器 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPS6128425Y2 (ja) | ||
| JPS6147014B2 (ja) | ||
| JP2994882B2 (ja) | 分周回路 | |
| JP2689539B2 (ja) | 分周器 | |
| SU1714785A2 (ru) | Формирователь случайных сигналов | |
| JPH0727428B2 (ja) | ダイレクト・ディジタル・シンセサイザ | |
| JPH04281617A (ja) | 基準クロック発生回路 |