JPS60247308A - 可変周波数正弦波信号発生装置 - Google Patents
可変周波数正弦波信号発生装置Info
- Publication number
- JPS60247308A JPS60247308A JP10386684A JP10386684A JPS60247308A JP S60247308 A JPS60247308 A JP S60247308A JP 10386684 A JP10386684 A JP 10386684A JP 10386684 A JP10386684 A JP 10386684A JP S60247308 A JPS60247308 A JP S60247308A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- sine wave
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、正弦波信号を発生する装置に関し、特にその
正弦波信号の周波数が変え得る信号発生装置に関する。
正弦波信号の周波数が変え得る信号発生装置に関する。
（従来技術）
周波数が可変である正弦波信号発生装置は、試験信号の
発生等のために広く用いられている。本装置にはアナロ
グ型とディジタル型とがある。ディジタル型には、アナ
ログ型より回路が小さく信頼性及び周波数精度が高いと
いう利点がある。
発生等のために広く用いられている。本装置にはアナロ
グ型とディジタル型とがある。ディジタル型には、アナ
ログ型より回路が小さく信頼性及び周波数精度が高いと
いう利点がある。
ディジタル型の周波数可変正弦波信号発生装置では、出
力部にフィルタを備え、基本周波数の整数倍の高調波成
分を除去する必要がある。そこで、正弦波の周波数が可
変であると、そのフィルタの阻止帯域を設定周波数に自
動的に追随させるなければない。ところが、従来の可変
周波数正弦波信号発生装置では、フィルタの阻止帯域を
広い帯域において設定周波数に自動的に合わせることは
困難であった。
力部にフィルタを備え、基本周波数の整数倍の高調波成
分を除去する必要がある。そこで、正弦波の周波数が可
変であると、そのフィルタの阻止帯域を設定周波数に自
動的に追随させるなければない。ところが、従来の可変
周波数正弦波信号発生装置では、フィルタの阻止帯域を
広い帯域において設定周波数に自動的に合わせることは
困難であった。
また、従来のディジタル型の可変周波数正弦波信号発生
装置では、基本周波数を可変分周比分周回路に加えて多
数の周波数金得ていたから、その周波数は基本周波数の
整数分の１である。そこで、従来装置では、出力周波数
を手動設定する設定回路における設定値と出力周波数と
が反比例するから、設定値から出力周波数全直感的に把
握しにくかった。
装置では、基本周波数を可変分周比分周回路に加えて多
数の周波数金得ていたから、その周波数は基本周波数の
整数分の１である。そこで、従来装置では、出力周波数
を手動設定する設定回路における設定値と出力周波数と
が反比例するから、設定値から出力周波数全直感的に把
握しにくかった。
このように、従来のディジタル型の可変周波数正弦波信
号発生装置には、可変周波数範囲が狭く、出力周波数が
周波数設定回路の設定値から直感的に把握し難しいとい
う欠点があった。
号発生装置には、可変周波数範囲が狭く、出力周波数が
周波数設定回路の設定値から直感的に把握し難しいとい
う欠点があった。
（発明の目的）
本発明の目的は、可変周波数範囲が広く、出力周波数が
周波数設定回路の設定値から直感的に把握し易い可変周
波数正弦波信号発生装置の提供にある。
周波数設定回路の設定値から直感的に把握し易い可変周
波数正弦波信号発生装置の提供にある。
（発明の構成）
本発明による可変周波数正弦波信号発生装置は、繰返し
周期が一足であるクロック信号を生ずる回路と、出力の
正弦波信号の周波数に対応する第１のディジタル値が手
動で設定される回路と、大きさが第１の所属値から第２
の所属値までの間で、前記繰返し周期ごとに前記第１の
ディジタル値ずつ増加又は減少して循環する第２のディ
ジタル値の信号を発生する回路と、前記第２のディジタ
ル値の正弦又は余弦を現すアナログ信号音生ずる回路と
、前記アナログ信号の高周波成分全除去して前記正弦波
信号全発生する回路とからなる構成である。
周期が一足であるクロック信号を生ずる回路と、出力の
正弦波信号の周波数に対応する第１のディジタル値が手
動で設定される回路と、大きさが第１の所属値から第２
の所属値までの間で、前記繰返し周期ごとに前記第１の
ディジタル値ずつ増加又は減少して循環する第２のディ
ジタル値の信号を発生する回路と、前記第２のディジタ
ル値の正弦又は余弦を現すアナログ信号音生ずる回路と
、前記アナログ信号の高周波成分全除去して前記正弦波
信号全発生する回路とからなる構成である。
（実施例）
次に実施例を挙げ本発明の詳細な説明する。
第１図は本発明の一実施例のブロック図である。
−周波数設定回路１は、スイッチ１２〜１４の開閉によ
り出力正弦波の周波数を決定する回路である。
り出力正弦波の周波数を決定する回路である。
周波数設定回路１は、３本の出力信号線（信号線を以下
ラインと称する）１０１ｂ〜１０１ｄを持ち、θ〜７の
２進値をライン１０１ｂ〜１０１ｄを介して加算回路２
に送る。ここに、ライン１０１ａが最上位桁でライン１
０１ｂから１０１ｄ の順に桁が下がり、ライン１０１
ｄが最下位桁に相当する。
ラインと称する）１０１ｂ〜１０１ｄを持ち、θ〜７の
２進値をライン１０１ｂ〜１０１ｄを介して加算回路２
に送る。ここに、ライン１０１ａが最上位桁でライン１
０１ｂから１０１ｄ の順に桁が下がり、ライン１０１
ｄが最下位桁に相当する。
この実施例のこれ以降の説明では、周波数設定スイッチ
１２〜１４は図示の如くに開又は閉にしてあシ、回路１
の出力のディジタル値は’３”（２進表現ではＯ１１”
）に設定されているものとする。
１２〜１４は図示の如くに開又は閉にしてあシ、回路１
の出力のディジタル値は’３”（２進表現ではＯ１１”
）に設定されているものとする。
デジタル加算回路２は、４桁までの２つの２進値を加算
し、その結果を出力する回路である。１つの入力はライ
ン１０１ａ〜１０１ｄを介して与えられ、常に“３”で
ある。もう１・つの入力はＤ型フリ、プフロップ３の出
力である。従って、加算回路２はＤ型フリップフロップ
３の出力に′３″を加えた値をライン１０２に出力する
。Ｄ型フリップフロ、ブ３は、４個のエツジトリガ型の
Ｄフリ、グフロ、プであフ、クロック発生器８からライ
ン１００ｔ−介して送られるクロックパルスの正工、ジ
でライン１０２の値を記憶し、ライン１０３に出力する
。フリップフロップ３の出力値は、ライン１０３を介し
て、加算回路２に接続されている。又、加算回路２の出
力は、Ｄフリ、プフロツプ３の出力値に′３”を加えた
値であるが、それはライン１０２を弁してグリップフロ
ップ３の入力に加えられているので、ノリツブフロッグ
３の入力端子の値は、出力中の値に′３”を加えたもの
となる。従って、フリップフロップ３の出力する２進値
はクロックパルス毎に”３″ずつ増加する。但し、本実
施例では、フリ、プフロツプ３の出力値は、２進値４桁
に限られるので、上位桁を無視した（５桁以上の成分を
捨てた）２進数の数値列となる。この数値例をグラフ化
すると、大きさが鋸歯状にクロ、クパルスの周期の１６
／３の周期で変化し、′０”と１５”の間で循環する数
値列である。
し、その結果を出力する回路である。１つの入力はライ
ン１０１ａ〜１０１ｄを介して与えられ、常に“３”で
ある。もう１・つの入力はＤ型フリ、プフロップ３の出
力である。従って、加算回路２はＤ型フリップフロップ
３の出力に′３″を加えた値をライン１０２に出力する
。Ｄ型フリップフロ、ブ３は、４個のエツジトリガ型の
Ｄフリ、グフロ、プであフ、クロック発生器８からライ
ン１００ｔ−介して送られるクロックパルスの正工、ジ
でライン１０２の値を記憶し、ライン１０３に出力する
。フリップフロップ３の出力値は、ライン１０３を介し
て、加算回路２に接続されている。又、加算回路２の出
力は、Ｄフリ、プフロツプ３の出力値に′３”を加えた
値であるが、それはライン１０２を弁してグリップフロ
ップ３の入力に加えられているので、ノリツブフロッグ
３の入力端子の値は、出力中の値に′３”を加えたもの
となる。従って、フリップフロップ３の出力する２進値
はクロックパルス毎に”３″ずつ増加する。但し、本実
施例では、フリ、プフロツプ３の出力値は、２進値４桁
に限られるので、上位桁を無視した（５桁以上の成分を
捨てた）２進数の数値列となる。この数値例をグラフ化
すると、大きさが鋸歯状にクロ、クパルスの周期の１６
／３の周期で変化し、′０”と１５”の間で循環する数
値列である。
余弦回路４はライン１０３から構成される装置値Ｘが０
から１５まで変化するとき、ｃ Ｏｓ （１６π）に対
応する値に変化し、出力する。本実施例では出力の値は
並列５ピ、トで現し、量子化誤差が少くなるようにしで
ある。余弦回路４の出力は、Ｄ／Ａ変換回路５に入力さ
れる。Ｄ／Ａ変換回路５は線形Ｄ／Ａ変換を行なう。Ｄ
／Ａ変換回路５は、余弦回路４から与えられた２進値に
正比例する電圧値を出力する。その信号は目的周波数の
正弦波信号を、クロック発生器８のクロ、り周期でサン
プリングした波形となる。
から１５まで変化するとき、ｃ Ｏｓ （１６π）に対
応する値に変化し、出力する。本実施例では出力の値は
並列５ピ、トで現し、量子化誤差が少くなるようにしで
ある。余弦回路４の出力は、Ｄ／Ａ変換回路５に入力さ
れる。Ｄ／Ａ変換回路５は線形Ｄ／Ａ変換を行なう。Ｄ
／Ａ変換回路５は、余弦回路４から与えられた２進値に
正比例する電圧値を出力する。その信号は目的周波数の
正弦波信号を、クロック発生器８のクロ、り周期でサン
プリングした波形となる。
Ｄ／Ａ変換回路５の出力は、スイッチト・キャパシタ・
フィルタ（以下ＳＣＦと略記する）６、低域ろ波器（以
下ＬＰＦと略記する）７に順次入力され、クロック成分
が取り除かれ、ライン１０７に正弦波が出力される。５
ＣＦ６は駆動クロックの整数倍の周波数に対してノツチ
特性を示すフィルタである。ライン１００のクロックパ
ルスが駆動クロックとしてＳＣＦに加えられる。そこで
、駆動クロ、りとＤフリップ７０ツブ３に加えられてい
るクロック信号とが共通であるので、８０Ｆ６はＤ／Ａ
変換回路５の出力に含まれるサンプリング周波数の整数
倍の成分を効率的に除くことができる。ＬＰＰ７はクロ
ック発生器８のクロ、り周期の１／２の周波数にロール
オフ点を持つ。従って、ＬＰＰ７は８０Ｆ６で除去でき
なかった周波数成分を数多除く。こうして、目的周波数
の正弦波信号がＬＰＰ ７ の出力ライン１０７に現わ
れる。
フィルタ（以下ＳＣＦと略記する）６、低域ろ波器（以
下ＬＰＦと略記する）７に順次入力され、クロック成分
が取り除かれ、ライン１０７に正弦波が出力される。５
ＣＦ６は駆動クロックの整数倍の周波数に対してノツチ
特性を示すフィルタである。ライン１００のクロックパ
ルスが駆動クロックとしてＳＣＦに加えられる。そこで
、駆動クロ、りとＤフリップ７０ツブ３に加えられてい
るクロック信号とが共通であるので、８０Ｆ６はＤ／Ａ
変換回路５の出力に含まれるサンプリング周波数の整数
倍の成分を効率的に除くことができる。ＬＰＰ７はクロ
ック発生器８のクロ、り周期の１／２の周波数にロール
オフ点を持つ。従って、ＬＰＰ７は８０Ｆ６で除去でき
なかった周波数成分を数多除く。こうして、目的周波数
の正弦波信号がＬＰＰ ７ の出力ライン１０７に現わ
れる。
Ｍ２図は第１図実施例における各部信号のタイミングを
示す図であシ、ライン符号とそのラインに流れる信号の
波形とが示して必る。ライン１００は、クロック発生器
８のクロックパルス全７リツプ７０ツグ３と８０Ｆ６と
に供給する線である。このクロ、クパルスの繰返し周期
は一足である。本実施例は、ライン１００の信号に同期
して動作する。ライン１０３は、ライン１０３ａ〜１０
３ｄからなり、ノリツブフロップ３の出力線であシ、こ
れらラインの信号は２イン１００のクロックパルスの立
ち上がる瞬間のライン１０２の状態に遷移する。ライン
１０２の状態は、ここには示されないが、ライン１０３
の状態が変化後短かい遅延をおいて、ライン１０３の表
わす２進値とライン１０１の表わす２進値とを力ｎえた
２進値になる。ライン１０２の表わす値はライン１０３
の表わす値よりｂ の表わす値はクロック毎に′３”増加し、′１５”に達
っすると０”に戻シ再び′３″ずつ増加する。
示す図であシ、ライン符号とそのラインに流れる信号の
波形とが示して必る。ライン１００は、クロック発生器
８のクロックパルス全７リツプ７０ツグ３と８０Ｆ６と
に供給する線である。このクロ、クパルスの繰返し周期
は一足である。本実施例は、ライン１００の信号に同期
して動作する。ライン１０３は、ライン１０３ａ〜１０
３ｄからなり、ノリツブフロップ３の出力線であシ、こ
れらラインの信号は２イン１００のクロックパルスの立
ち上がる瞬間のライン１０２の状態に遷移する。ライン
１０２の状態は、ここには示されないが、ライン１０３
の状態が変化後短かい遅延をおいて、ライン１０３の表
わす２進値とライン１０１の表わす２進値とを力ｎえた
２進値になる。ライン１０２の表わす値はライン１０３
の表わす値よりｂ の表わす値はクロック毎に′３”増加し、′１５”に達
っすると０”に戻シ再び′３″ずつ増加する。
ライン１０４は、ライン１０４ａ 〜１０４ｅからな力
、余弦回路４の出力線であシ、予め足められた対応づけ
に従ってライン１０３の値の余弦値を出はＤ／Ａ変換回
路５の出力線であ少、ライン１０４め表わす２進値に比
例した電圧値が現われる。ライン１０５の電圧波形はラ
イン１００のクロックパルスの３／１６倍の周波数の正
弦波をそのクロ、クパルスでサンプリングし、量子化を
行なった波形と等価である。ライン１０７は、本実施例
の最終出力信号が現われる線である。５ＣＰ６によシサ
ンプリングクロック成分が除かれＬＰＰ７によシその他
雑音等の不要周波数成分が除かれるから、目的とする周
波数の正弦波形がライン１０７に現れる。周波数はクロ
ック発生器８のクロックの３７１６倍である。
、余弦回路４の出力線であシ、予め足められた対応づけ
に従ってライン１０３の値の余弦値を出はＤ／Ａ変換回
路５の出力線であ少、ライン１０４め表わす２進値に比
例した電圧値が現われる。ライン１０５の電圧波形はラ
イン１００のクロックパルスの３／１６倍の周波数の正
弦波をそのクロ、クパルスでサンプリングし、量子化を
行なった波形と等価である。ライン１０７は、本実施例
の最終出力信号が現われる線である。５ＣＰ６によシサ
ンプリングクロック成分が除かれＬＰＰ７によシその他
雑音等の不要周波数成分が除かれるから、目的とする周
波数の正弦波形がライン１０７に現れる。周波数はクロ
ック発生器８のクロックの３７１６倍である。
本実施例のここまでの説明では、周波数設定回路１にお
ける設足値は“３”であったが、例えばこれを５″とす
ればクロック発生器８のクロック周波数の５／１６の周
波数の正弦波がライン１０７に得られる。このように、
本実施例では周波数設定回路１に比例した周波数の正弦
波信号を得ることができるから、出力周波数が周波数設
定回路の設足値から直感的に把握し易い。
ける設足値は“３”であったが、例えばこれを５″とす
ればクロック発生器８のクロック周波数の５／１６の周
波数の正弦波がライン１０７に得られる。このように、
本実施例では周波数設定回路１に比例した周波数の正弦
波信号を得ることができるから、出力周波数が周波数設
定回路の設足値から直感的に把握し易い。
尚、周波数設冗回路１．加算回路２．フリップ −フロ
ップ３．余弦回路４及びＤ／Ａ変換回路５の桁数を第１
図実施例よシ各々増加させることによって、本発明は可
変周波数範囲を容易に拡大できる。従って、本発明では
出力の正弦波信号の周波数を極めて広い範囲に、微小な
間隔で変えることができる。
ップ３．余弦回路４及びＤ／Ａ変換回路５の桁数を第１
図実施例よシ各々増加させることによって、本発明は可
変周波数範囲を容易に拡大できる。従って、本発明では
出力の正弦波信号の周波数を極めて広い範囲に、微小な
間隔で変えることができる。
本実施例では、単調増加数列となるフリツプフロッゾ３
の出力する２進値を正弦波形に変換するのに余弦回路４
と直線形のＤ／Ａ変換回路５とを用いたが、これら回路
に代えて入力値が０”から最大値まで変化するとき、正
弦波１周期に対応する電圧値を出力するような非線形Ｄ
／Ａ変換回路を用いても発明は実現できる。周波敷設足
回路１は、桁数が増加した場合、複数のＢＣＤ出力のス
イッチとＢＣＤ−バイナリ変換回路とを組み合わせた回
路にすることにより周波数設定を容易にすることができ
る。
の出力する２進値を正弦波形に変換するのに余弦回路４
と直線形のＤ／Ａ変換回路５とを用いたが、これら回路
に代えて入力値が０”から最大値まで変化するとき、正
弦波１周期に対応する電圧値を出力するような非線形Ｄ
／Ａ変換回路を用いても発明は実現できる。周波敷設足
回路１は、桁数が増加した場合、複数のＢＣＤ出力のス
イッチとＢＣＤ−バイナリ変換回路とを組み合わせた回
路にすることにより周波数設定を容易にすることができ
る。
（発明の効果）
本発明によれば、以上に説明したように、可変周波数範
囲が広く、出力周波数が周波敷設足回路の設足値から直
感的に把握し易い可変周波数正弦波信号発生装置が提供
できる。
囲が広く、出力周波数が周波敷設足回路の設足値から直
感的に把握し易い可変周波数正弦波信号発生装置が提供
できる。
第１図は本発明の一実施例のブロック図、第２図はこの
実施例の各部信号のタイミング関係を示す図である。 １・・・・・・周波敷設足回路、６・・・・・・スイッ
チト・キャパシタ・フィルタ、７・・・・・・低域ろ波
器。 ／ ２３４５６７Ｂ９ｔｏ’ｔｔｔｚｔ３ｐ４ Ｉ５
ρ ｌフィン １００ イｙｔｏ４ｑ４１Ｌ（ｔｏｉｆ）ｏ ａ ２２２５／Ｊ
／ ｔ ｔｓｚｔｔａ４ ｔ ｔａｚｓｚｚｅ ｏ ａ
第２閉
実施例の各部信号のタイミング関係を示す図である。 １・・・・・・周波敷設足回路、６・・・・・・スイッ
チト・キャパシタ・フィルタ、７・・・・・・低域ろ波
器。 ／ ２３４５６７Ｂ９ｔｏ’ｔｔｔｚｔ３ｐ４ Ｉ５
ρ ｌフィン １００ イｙｔｏ４ｑ４１Ｌ（ｔｏｉｆ）ｏ ａ ２２２５／Ｊ
／ ｔ ｔｓｚｔｔａ４ ｔ ｔａｚｓｚｚｅ ｏ ａ
第２閉
Claims (2)
- （１） 繰返し周期が一足であるクロ、り信号を生ずる
回路と、出力の正弦波信号の周波数に対応する第１のデ
ィジタル値が手動で設定される回路と、大きさが第１の
所定値から第２の所定値までの間で前記繰返し周期ごと
に前記第１のディジタル値ずつ増加して循環する第２の
ディジタル値の信号を発生する回路と、前記第２のディ
ジタル値の正弦又は余弦を現すアナログ信号を生ずる回
路と、前記アナログ信号の高周波成分を除去して前記正
弦波信号金発生する回路とからなる可変周波数正弦波信
号発生装置。 - （２） ！許請求の範囲第１項記載の可変周波数正弦波
信号発生装置において、前記クロ、り信号に同期した信
号を駆動り目ツクとして作動して前記クロ、り信号の整
数倍の周波数の前記高周波成分全抑圧するスイッチト・
キャパシタ・フィルタが前記正弦波信号発生回路に含ま
れていることを特徴とする可変周波数正弦波信号発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10386684A JPS60247308A (ja) | 1984-05-23 | 1984-05-23 | 可変周波数正弦波信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10386684A JPS60247308A (ja) | 1984-05-23 | 1984-05-23 | 可変周波数正弦波信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60247308A true JPS60247308A (ja) | 1985-12-07 |
Family
ID=14365360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10386684A Pending JPS60247308A (ja) | 1984-05-23 | 1984-05-23 | 可変周波数正弦波信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247308A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238139A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | スタンダードセル方式の集積回路装置 |
| JPH0236214U (ja) * | 1988-08-31 | 1990-03-08 |
-
1984
- 1984-05-23 JP JP10386684A patent/JPS60247308A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238139A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | スタンダードセル方式の集積回路装置 |
| JPH0236214U (ja) * | 1988-08-31 | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0102784A2 (en) | Method and apparatus for sine function generation | |
| JPH0340972B2 (ja) | ||
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| US6232903B1 (en) | Sequencing scheme for reducing low frequency tone generation in an analogue output signal | |
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| JPS60247308A (ja) | 可変周波数正弦波信号発生装置 | |
| US4399326A (en) | Audio signal processing system | |
| JPS6222289B2 (ja) | ||
| US6518802B1 (en) | Circuits and methods for generating an accurate digital representation of a sinusoidal wave | |
| RU2030092C1 (ru) | Цифровой синтезатор частот | |
| JPH06244639A (ja) | 周波数シンセサイザ | |
| JPH07502151A (ja) | 任意波形発生装置構造 | |
| JP3053008B2 (ja) | 信号生成方法および装置、電圧生成方法および装置 | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| Taslakov | Direct digital synthesiser with improved spectrum at low frequencies | |
| SU815906A1 (ru) | Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
| JP2572244Y2 (ja) | ディジタル・ダイレクト・シンセサイザ | |
| JPH03217126A (ja) | デジタル／アナログ変換回路 | |
| JPS6211554B2 (ja) | ||
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| SU1448410A1 (ru) | Цифровой синтезатор частот | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| JPH02149035A (ja) | Ｆｓｋ−ａｍ変調回路 | |
| JPH0235806A (ja) | デジタル信号発生装置 | |
| SU1109859A1 (ru) | Двухканальный генератор гармонических колебаний |