JPS6147014B2 - - Google Patents
Info
- Publication number
- JPS6147014B2 JPS6147014B2 JP53104061A JP10406178A JPS6147014B2 JP S6147014 B2 JPS6147014 B2 JP S6147014B2 JP 53104061 A JP53104061 A JP 53104061A JP 10406178 A JP10406178 A JP 10406178A JP S6147014 B2 JPS6147014 B2 JP S6147014B2
- Authority
- JP
- Japan
- Prior art keywords
- flop
- signal
- terminal
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 claims description 58
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明はD型フリツプフロツプを用いたデイジ
タルミキサに関するものである。 この種のデイジタルミキサは第1図のようにD
型フリツプフロツプ1のD端子に周波数Dなる
信号SDを入力し、CP端子に周波数CPなる信号
SCPを入力するとQ端子における出力信号SQの
周波数Qは次のようになる。Q =|O−NCP|=αCP≦CP/2 ……(1) (ただしNは0または正の整数) 第2図aにそのD、CPとQの関係を示す。
ここでD端子に加わる信号入力をCP端子に加わ
る信号(立上りあるいは立下り時)にサンプリン
グすることによりデイジタルミキシングがおこな
える。 したがつてミキサ出力信号SQの平均周期QはQ =TCP/α=(M+β)TCP ……(2) (ただしTCP=1/CP0β<1、Mは0又は正の 整数) であるが、個々の周期TQはβ=0でない限り
タルミキサに関するものである。 この種のデイジタルミキサは第1図のようにD
型フリツプフロツプ1のD端子に周波数Dなる
信号SDを入力し、CP端子に周波数CPなる信号
SCPを入力するとQ端子における出力信号SQの
周波数Qは次のようになる。Q =|O−NCP|=αCP≦CP/2 ……(1) (ただしNは0または正の整数) 第2図aにそのD、CPとQの関係を示す。
ここでD端子に加わる信号入力をCP端子に加わ
る信号(立上りあるいは立下り時)にサンプリン
グすることによりデイジタルミキシングがおこな
える。 したがつてミキサ出力信号SQの平均周期QはQ =TCP/α=(M+β)TCP ……(2) (ただしTCP=1/CP0β<1、Mは0又は正の 整数) であるが、個々の周期TQはβ=0でない限り
【表】
となり、変動巾TCPの周期変動をもつ。
第3図にD=1.4CPなる場合のSD、SCPお
よびSQの関係を例示する。この場合(1)式および
(2)式より
よびSQの関係を例示する。この場合(1)式および
(2)式より
【表】
となる。したがつて出力信号SQの個々の周期は
2TCP又は3TCPとなり、周期変動巾はTCPにな
る。 以上の如きデイジタルミキサにおいて第2図に
示す領域Aでは出力周波数QはCP/4〜C
P/2になる。 このミキサを用いてPLLシンセサイザを形成
し、VCO出力周波数をシフトダウンする場合、
同ミキサ出力を入力する可変分周器の動作周波数
を低くし、ループの分周比を小さくしてVCO出
力信号中のC/Nを向上させ、かつロツクアツプ
タイム(可変分周器分周比を変化させた場合、
VCO出力周波数が所望の周波数に正常同期する
までに要する時間)を短くするには同ミキサの出
力周波数は極力低いことが望ましい。 上記領域Aにおけるデイジタルミキサ出力周波
数を低くする方法として一般的にはCP端子の入
力周波数を変更することが考えられる。 ただしこの種のミキサを用いたPLLシンセサイ
ザにおいては通常CP端子の入力信号は一定分周
して位相比較器参照信号としても用いるため任意
にCPを変えることはできない。 そこでCP端子入力信号として信号SCPを2分
周した信号(周波数CP/2)を用いることにな
る。この場合の出力周波数は第2図のbの如くな
る。この第2図bより明らかのようにCP端子へ
の入力信号周波数としてCP/2を用いることに
よりQ端子における出力信号周波数はDのいか
んにかかわらずCP/4以下になる。しかしこの
場合、出力信号周期変動巾は2TCPになる。 本発明はCP端子の入力周波数をCPとした場
合、A領域のD端子入力周波数に対しても出力周
波数CP/4以下でかつ出力信号周期変動巾をT
CPとすることができるようにしたものである。 まず原理から説明する。先に示した(1)式を書き
かえるとD =1/TD=(N±α)CP=N±α/TCP すなわち TCP=(N±α)TD になる。これはいいかえると信号SCP−周期で信
号SDの位相がN±α、すなわち±α変化してい
ることを意味する。したがつてここで信号SCP−
周期毎に信号SDの位相を反転させた場合を考え
るとN±α−0.5すなわち±α−0.5変化すること
になる。 したがつて第2図のA領域では1/4≦α≦1/2で
あるから0≦|±α−0.5|≦1/4となり、Q端子
出力信号SQ′の周波数Q′はCP/4以下にな
る。ただし信号SDをSCP−周期毎に反転させた
場合、領域AではQ′CP/4になるが、それ
以外では第4図のようにCP/4≦Q′≦CP/
2になる。 第5図はこの主旨にもとずく具体例を示し、第
6図はその動作を示したものである。 第5図において1は第1図で説明したものと同
じD型のフリツプフロツプ、2はインバータ、3
はインバータ2の出力の立上り毎(信号SCPの立
下り)に出力信号の位相を反転させるフリツプフ
ロツプ、4は信号SDとフリツプフロツプ3の出
力との排他論理和をとるゲートである。 第6図はD=1.4CPを入力した場合の各部の
入出力関係を示したものである。 したがつてこれから明らかのようにQ端子出力
SQ′の周波数Q′はQ ′=|0.4−0.5|×CP =0.1−CP になる。 第7図、第8図は第5図、第6図に相当する他
の実施例であつて信号SDをD型フリツプフロツ
プに直接入力し、Q端子出力信号位相を信号SCP
一周期毎に反転させるようにしたものである。同
図において5はCP端子入力信号SCP立上り時の
D端子入力信号SDをQ端子に出力する第1のD
型フリツプフロツプ、6は信号SCP立上り毎に出
力信号位相を反転するフリツプフロツプ、7は信
号SCPの位相を反転するインバータ、8はフリツ
プフロツプ5のQ端子出力信号とフリツプフロツ
プ6の出力信号の排他論理和をとるゲート、9は
インバータ7の出力信号の立上り毎(信号SCPの
立下り毎)にゲート8の出力をQ端子に出力する
第2のD型フリツプフロツプである。 第8図はその各部の入出力関係を示している。
この場合も出力信号SQ″の周波数Q″はQ ″=|0.4−0.5|CP=0.1×CP になる。 以上のように本発明は通常のデイジタルミキサ
において第2図に示すA領域のように出力周波数
がCP/4〜CP/2となるところをCP端子入
力周波数CPを変えることなくCP端子に加わる
入力信号の1周期毎にD入力信号あるいはQ
()出力信号の位相を反転するようにしている
ために、出力信号周期変動巾を変化させずに出力
周波数をCP/4以下にすることができるもので
あり、特にPLLシンセサイザに用いた場合有用で
ある。
2TCP又は3TCPとなり、周期変動巾はTCPにな
る。 以上の如きデイジタルミキサにおいて第2図に
示す領域Aでは出力周波数QはCP/4〜C
P/2になる。 このミキサを用いてPLLシンセサイザを形成
し、VCO出力周波数をシフトダウンする場合、
同ミキサ出力を入力する可変分周器の動作周波数
を低くし、ループの分周比を小さくしてVCO出
力信号中のC/Nを向上させ、かつロツクアツプ
タイム(可変分周器分周比を変化させた場合、
VCO出力周波数が所望の周波数に正常同期する
までに要する時間)を短くするには同ミキサの出
力周波数は極力低いことが望ましい。 上記領域Aにおけるデイジタルミキサ出力周波
数を低くする方法として一般的にはCP端子の入
力周波数を変更することが考えられる。 ただしこの種のミキサを用いたPLLシンセサイ
ザにおいては通常CP端子の入力信号は一定分周
して位相比較器参照信号としても用いるため任意
にCPを変えることはできない。 そこでCP端子入力信号として信号SCPを2分
周した信号(周波数CP/2)を用いることにな
る。この場合の出力周波数は第2図のbの如くな
る。この第2図bより明らかのようにCP端子へ
の入力信号周波数としてCP/2を用いることに
よりQ端子における出力信号周波数はDのいか
んにかかわらずCP/4以下になる。しかしこの
場合、出力信号周期変動巾は2TCPになる。 本発明はCP端子の入力周波数をCPとした場
合、A領域のD端子入力周波数に対しても出力周
波数CP/4以下でかつ出力信号周期変動巾をT
CPとすることができるようにしたものである。 まず原理から説明する。先に示した(1)式を書き
かえるとD =1/TD=(N±α)CP=N±α/TCP すなわち TCP=(N±α)TD になる。これはいいかえると信号SCP−周期で信
号SDの位相がN±α、すなわち±α変化してい
ることを意味する。したがつてここで信号SCP−
周期毎に信号SDの位相を反転させた場合を考え
るとN±α−0.5すなわち±α−0.5変化すること
になる。 したがつて第2図のA領域では1/4≦α≦1/2で
あるから0≦|±α−0.5|≦1/4となり、Q端子
出力信号SQ′の周波数Q′はCP/4以下にな
る。ただし信号SDをSCP−周期毎に反転させた
場合、領域AではQ′CP/4になるが、それ
以外では第4図のようにCP/4≦Q′≦CP/
2になる。 第5図はこの主旨にもとずく具体例を示し、第
6図はその動作を示したものである。 第5図において1は第1図で説明したものと同
じD型のフリツプフロツプ、2はインバータ、3
はインバータ2の出力の立上り毎(信号SCPの立
下り)に出力信号の位相を反転させるフリツプフ
ロツプ、4は信号SDとフリツプフロツプ3の出
力との排他論理和をとるゲートである。 第6図はD=1.4CPを入力した場合の各部の
入出力関係を示したものである。 したがつてこれから明らかのようにQ端子出力
SQ′の周波数Q′はQ ′=|0.4−0.5|×CP =0.1−CP になる。 第7図、第8図は第5図、第6図に相当する他
の実施例であつて信号SDをD型フリツプフロツ
プに直接入力し、Q端子出力信号位相を信号SCP
一周期毎に反転させるようにしたものである。同
図において5はCP端子入力信号SCP立上り時の
D端子入力信号SDをQ端子に出力する第1のD
型フリツプフロツプ、6は信号SCP立上り毎に出
力信号位相を反転するフリツプフロツプ、7は信
号SCPの位相を反転するインバータ、8はフリツ
プフロツプ5のQ端子出力信号とフリツプフロツ
プ6の出力信号の排他論理和をとるゲート、9は
インバータ7の出力信号の立上り毎(信号SCPの
立下り毎)にゲート8の出力をQ端子に出力する
第2のD型フリツプフロツプである。 第8図はその各部の入出力関係を示している。
この場合も出力信号SQ″の周波数Q″はQ ″=|0.4−0.5|CP=0.1×CP になる。 以上のように本発明は通常のデイジタルミキサ
において第2図に示すA領域のように出力周波数
がCP/4〜CP/2となるところをCP端子入
力周波数CPを変えることなくCP端子に加わる
入力信号の1周期毎にD入力信号あるいはQ
()出力信号の位相を反転するようにしている
ために、出力信号周期変動巾を変化させずに出力
周波数をCP/4以下にすることができるもので
あり、特にPLLシンセサイザに用いた場合有用で
ある。
第1図はD型フリツプフロツプ、第2図、第3
図は同フリツプフロツプの動作説明図、第4図は
本発明の原理を説明するための動作説明図、第5
図は本発明の一実施例によるデイジタルミキサの
ブロツク図、第6図はその信号波形図、第7図は
他の実施例のブロツク図、第8図はその信号波形
図である。 1……D型フリツプフロツプ、3……フリツプ
フロツプ、4……ゲート。
図は同フリツプフロツプの動作説明図、第4図は
本発明の原理を説明するための動作説明図、第5
図は本発明の一実施例によるデイジタルミキサの
ブロツク図、第6図はその信号波形図、第7図は
他の実施例のブロツク図、第8図はその信号波形
図である。 1……D型フリツプフロツプ、3……フリツプ
フロツプ、4……ゲート。
Claims (1)
- 【特許請求の範囲】 1 D型フリツプフロツプのCP端子に加える第
1の入力信号を反転させるインバータと、このイ
ンバータの出力信号の立上り毎に反転されるフリ
ツプフロツプと、このフリツプフロツプの出力信
号と第2の入力信号との排他論理和をとるゲート
とを有し、このゲートの出力を上記D型フリツプ
フロツプのD端子に印加することを特徴とするデ
イジタルミキサ。 2 第1の入力信号がCP端子に加えられるとと
もに第2の入力信号がD端子に加えられる第1の
D型フリツプフロツプと、上記第1の入力信号を
反転させるインバータと、上記第1の入力信号の
立上り毎に反転されるフリツプフロツプと、この
フリツプフロツプの出力と上記第1のD型フリツ
プフロツプの出力との排他論理和をとるゲート
と、このゲートの出力がD端子に加えられるとと
もに上記インバータの出力がCP端子に加えられ
る第2のD型フリツプフロツプとからなるデイジ
タルミキサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10406178A JPS5530274A (en) | 1978-08-25 | 1978-08-25 | Digital mixer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10406178A JPS5530274A (en) | 1978-08-25 | 1978-08-25 | Digital mixer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5530274A JPS5530274A (en) | 1980-03-04 |
JPS6147014B2 true JPS6147014B2 (ja) | 1986-10-17 |
Family
ID=14370657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10406178A Granted JPS5530274A (en) | 1978-08-25 | 1978-08-25 | Digital mixer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5530274A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214119A (ja) | 1998-01-28 | 1999-08-06 | Ngk Spark Plug Co Ltd | 抵抗体入りスパークプラグ |
JP2007134833A (ja) * | 2005-11-08 | 2007-05-31 | Nippon Hoso Kyokai <Nhk> | Pll周波数シンセサイザ |
-
1978
- 1978-08-25 JP JP10406178A patent/JPS5530274A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5530274A (en) | 1980-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1173917A (en) | Digital frequency divider suitable for a frequency synthesizer | |
JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
EP0800276A1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
JPH04506735A (ja) | 周波数ステアリング機能を有する2状態位相検波器 | |
US6249188B1 (en) | Error-suppressing phase comparator | |
JPS6147014B2 (ja) | ||
JPS6359116A (ja) | Pll周波数シンセサイザ | |
JP2531614B2 (ja) | Pll装置 | |
US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
JPS6319094B2 (ja) | ||
JPS6333739B2 (ja) | ||
JPS6030135B2 (ja) | Pcm伝送装置のa/d・d/a変換器 | |
JPS6312404B2 (ja) | ||
JP3798253B2 (ja) | 位相同期回路 | |
JP2002280897A (ja) | フルディジタルpll回路 | |
SU1195466A1 (ru) | Синтезатор тактовой частоты | |
JPS6327477Y2 (ja) | ||
JPS588179B2 (ja) | デイジタル形ジツタ発生器 | |
JPH0338777B2 (ja) | ||
JPS62279713A (ja) | 56KHzクロツク発生回路 | |
JPS6128424Y2 (ja) | ||
JPH01114122A (ja) | デジタル周波数シンセサイザ | |
JP2561794Y2 (ja) | Pll回路 | |
JP2940220B2 (ja) | Fsk変調器 |