JPH0611485Y2 - 設定情報読取り回路 - Google Patents
設定情報読取り回路Info
- Publication number
- JPH0611485Y2 JPH0611485Y2 JP9768585U JP9768585U JPH0611485Y2 JP H0611485 Y2 JPH0611485 Y2 JP H0611485Y2 JP 9768585 U JP9768585 U JP 9768585U JP 9768585 U JP9768585 U JP 9768585U JP H0611485 Y2 JPH0611485 Y2 JP H0611485Y2
- Authority
- JP
- Japan
- Prior art keywords
- setting information
- conversion circuit
- circuit
- signal line
- fixed voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【考案の詳細な説明】 （技術分野） 本考案は，オシロスコープ等の高感度増幅回路を含む装
置に使用する設定情報読取り回路に関するものである。
置に使用する設定情報読取り回路に関するものである。
（従来技術とその問題点） オシロスコープ等の高感度増幅回路を含む装置に於いて
もマイクロプロセッサを内蔵し，操作性の改善や機能の
向上が行なわれている。
もマイクロプロセッサを内蔵し，操作性の改善や機能の
向上が行なわれている。
これらを実現するためには，前述の高感度増幅回路を含
む装置の入力レンジや入力結合といった種々のパネル面
の設定情報を読取る必要がある。
む装置の入力レンジや入力結合といった種々のパネル面
の設定情報を読取る必要がある。
従来，上記の設定情報の読取りには，論理ゲートを用い
た入力回路を使用していた。しかしながら，第１の欠点
として，一般に論理ゲートを用いた入力回路では選択信
号によって順次選択することにより，設定情報をマイク
ロプロセッサに読み取らせているため，高感度増幅回路
にノイズ等の影響を与えやすい。第２の欠点として前記
入力回路の信号線が保守作業や製造上の問題により接続
されていなかったり、他の無関係な信号線と接触したり
していると誤まったパネル設定情報を読取るという欠点
があった。
た入力回路を使用していた。しかしながら，第１の欠点
として，一般に論理ゲートを用いた入力回路では選択信
号によって順次選択することにより，設定情報をマイク
ロプロセッサに読み取らせているため，高感度増幅回路
にノイズ等の影響を与えやすい。第２の欠点として前記
入力回路の信号線が保守作業や製造上の問題により接続
されていなかったり、他の無関係な信号線と接触したり
していると誤まったパネル設定情報を読取るという欠点
があった。
（目的） この考案は，これらの欠点を除くために，高感度増幅回
路に悪影響を与えず，しかも前記のパネル設定情報を読
み取るための信号線の接続の良否の判断を可能にするも
のである。
路に悪影響を与えず，しかも前記のパネル設定情報を読
み取るための信号線の接続の良否の判断を可能にするも
のである。
この考案の他の目的は，接点情報が正しく入力されてい
るか自己診断を行うことにより，サービス等の保守業務
を容易にするものである。
るか自己診断を行うことにより，サービス等の保守業務
を容易にするものである。
上記の目的を実現するために，設定情報を入力する入力
部にディジタル・アナログ変換回路（以下Ｄ／Ａ変換回
路という）を設け前記設定情報の受信端に於いて送られ
てきたアナログ値をディジタル値に変換するアナログ・
ディジタル変換回路（以下Ａ／Ｄ変換回路という）を設
けた。
部にディジタル・アナログ変換回路（以下Ｄ／Ａ変換回
路という）を設け前記設定情報の受信端に於いて送られ
てきたアナログ値をディジタル値に変換するアナログ・
ディジタル変換回路（以下Ａ／Ｄ変換回路という）を設
けた。
（実施例） 次に，第１図を用いて，本考案の実施例の詳細な説明を
行う。
行う。
1a,1b,1cは設定情報の入力手段であり，２のＤ／Ａ変換
回路の入力端子の一部に接続されている。該Ｄ／Ａ変換
回路の残りの入力端子は固定電圧（本考案の固定電圧と
は、スイッチ等のオン、オフによって電圧が変化するよ
うな信号ではなく、接地、直流電源等の電圧値が固定し
た一定の電圧を言う）に接続されている（第１図の例で
は接地レベルに接続している）。CPU5からの制御信号６
により，選択回路は1a,1b,1cの内ひとつを選択し，その
出力は信号線３を介して４のＡ／Ｄ変換回路の入力端子
に接続され，該Ａ／Ｄ変換回路の出力はCPU5の入力端子
に接続されている。
回路の入力端子の一部に接続されている。該Ｄ／Ａ変換
回路の残りの入力端子は固定電圧（本考案の固定電圧と
は、スイッチ等のオン、オフによって電圧が変化するよ
うな信号ではなく、接地、直流電源等の電圧値が固定し
た一定の電圧を言う）に接続されている（第１図の例で
は接地レベルに接続している）。CPU5からの制御信号６
により，選択回路は1a,1b,1cの内ひとつを選択し，その
出力は信号線３を介して４のＡ／Ｄ変換回路の入力端子
に接続され，該Ａ／Ｄ変換回路の出力はCPU5の入力端子
に接続されている。
以上の接続に於いて，1a,1b,1cの設定情報の入力手段の
設定状態に対応したアナログ出力が，信号線３を介して
Ａ／Ｄ変換回路４に送られ該Ａ／Ｄ変換回路の出力には
パネル（図示せず）に設定された情報、すなわち、設定
情報入力手段１ａ、１ｂ、１ｃのオン、オフに対応した
出力が得られる。
設定状態に対応したアナログ出力が，信号線３を介して
Ａ／Ｄ変換回路４に送られ該Ａ／Ｄ変換回路の出力には
パネル（図示せず）に設定された情報、すなわち、設定
情報入力手段１ａ、１ｂ、１ｃのオン、オフに対応した
出力が得られる。
このとき、信号線３を介して送られるアナログ値は設定
情報入力手段１ａ、１ｂ、１ｃのオン、オフに対応した
極めて低速に変化する信号である。このため、信号線３
を高感度増幅回路の近く、もしくは中を配線しても悪影
響を与えることはない。更に詳しく説明すると、ＣＰＵ
で設定情報の読み取りを行うようなディジタル信号回路
では、ＣＰＵの動作速度（高速度動作）で信号を変化さ
せることになり、この信号の磁気誘導等により、周辺回
路へのノイズ源となりやすく、特に高感度増幅回路は大
きな影響を受ける。これに対し、本考案では、信号線３
の信号は直流に近い、極めて低速の変化となるのでノイ
ズ源とはならない。
情報入力手段１ａ、１ｂ、１ｃのオン、オフに対応した
極めて低速に変化する信号である。このため、信号線３
を高感度増幅回路の近く、もしくは中を配線しても悪影
響を与えることはない。更に詳しく説明すると、ＣＰＵ
で設定情報の読み取りを行うようなディジタル信号回路
では、ＣＰＵの動作速度（高速度動作）で信号を変化さ
せることになり、この信号の磁気誘導等により、周辺回
路へのノイズ源となりやすく、特に高感度増幅回路は大
きな影響を受ける。これに対し、本考案では、信号線３
の信号は直流に近い、極めて低速の変化となるのでノイ
ズ源とはならない。
さらに、ＣＰＵ５が、Ｄ／Ａ変換回路２の固定電圧を選
択した場合、前記Ａ／Ｄ変換回路４の出力には、前記固
定電圧に対応したディジタルデータが出力される。しか
し、信号線３に障害が発生していると、前記固定電圧に
対応したディジタルデータとは異なる値が出力されるた
め、ＣＰＵ５は信号線３に障害が発生していると判断す
る。このように、本考案によれば、信号線の状態を判断
することが可能である。
択した場合、前記Ａ／Ｄ変換回路４の出力には、前記固
定電圧に対応したディジタルデータが出力される。しか
し、信号線３に障害が発生していると、前記固定電圧に
対応したディジタルデータとは異なる値が出力されるた
め、ＣＰＵ５は信号線３に障害が発生していると判断す
る。このように、本考案によれば、信号線の状態を判断
することが可能である。
このフローチャートを第２図に示す。
CPU5は，あらかじめ1a,b,cの各状態に対応するＡ／Ｄ変
換回路４の出力値を記憶している。次にCPU5はＡ／Ｄ変
換回路４を介入して，信号線３の固定入力値（Ｄ1，
Ｄ3）を読み取る。該値があらかじめCPU5に記憶された
固定値と一致しているか否か判断を行ない，一致してい
る場合は，信号線３には障害が発生していないと判断し
て通常処理を行う。もし，一致しない場合は信号線３に
障害が発生していると判断し，障害が発生していること
を知らせる処理を行う。
換回路４の出力値を記憶している。次にCPU5はＡ／Ｄ変
換回路４を介入して，信号線３の固定入力値（Ｄ1，
Ｄ3）を読み取る。該値があらかじめCPU5に記憶された
固定値と一致しているか否か判断を行ない，一致してい
る場合は，信号線３には障害が発生していないと判断し
て通常処理を行う。もし，一致しない場合は信号線３に
障害が発生していると判断し，障害が発生していること
を知らせる処理を行う。
（効果） 以上説明したごとく本考案によれば，高感度増幅回路に
悪影響を与えない設定情報の読取りが可能であり，しか
も，設定情報が正しく送られてきているかどうかの診断
を行うことが可能である。さらに，いくつかの設定情報
を一本のアナログ値として送るために配線量を少なくす
ることが可能である。
悪影響を与えない設定情報の読取りが可能であり，しか
も，設定情報が正しく送られてきているかどうかの診断
を行うことが可能である。さらに，いくつかの設定情報
を一本のアナログ値として送るために配線量を少なくす
ることが可能である。
第１図は本考案の一実施例のブロック図，第２図は本考
案のフローチャートである。 1a,1b,1c設定情報の入力手段，２：Ｄ／Ａ変換回路，
３：信号線，４：Ａ／Ｄ変換回路，５：CPU
案のフローチャートである。 1a,1b,1c設定情報の入力手段，２：Ｄ／Ａ変換回路，
３：信号線，４：Ａ／Ｄ変換回路，５：CPU
Claims (1)
- 【請求項１】設定情報の入力手段と該入力手段の設定情
報を読取るマイクロプロセッサにより構成される設定情
報読取り回路に於いて、前記入力手段に入力端子の一部
を接続し、残りの入力端子を固定電圧に接続したＤ／Ａ
変換回路と、該Ｄ／Ａ変換回路の出力端子に信号線路を
介して接続されたＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路
の次段に接続され、該Ａ／Ｄ変換回路によりアナログ信
号に変換された前記Ｄ／Ａ変換回路の前記固定電圧の値
とあらかじめ設定してある固定電圧の値とを比較するマ
イクロプロセッサより成ることを特徴とする設定情報読
取り回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9768585U JPH0611485Y2 (ja) | 1985-06-28 | 1985-06-28 | 設定情報読取り回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9768585U JPH0611485Y2 (ja) | 1985-06-28 | 1985-06-28 | 設定情報読取り回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627079U JPS627079U (ja) | 1987-01-16 |
| JPH0611485Y2 true JPH0611485Y2 (ja) | 1994-03-23 |
Family
ID=30964895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9768585U Expired - Lifetime JPH0611485Y2 (ja) | 1985-06-28 | 1985-06-28 | 設定情報読取り回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611485Y2 (ja) |
-
1985
- 1985-06-28 JP JP9768585U patent/JPH0611485Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS627079U (ja) | 1987-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0611485Y2 (ja) | 設定情報読取り回路 | |
| JPH07183791A (ja) | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 | |
| JPH10303371A (ja) | 半導体集積回路 | |
| JPH0530137Y2 (ja) | ||
| JPH0142054Y2 (ja) | ||
| JPH05297061A (ja) | 半導体集積回路 | |
| JP2745977B2 (ja) | 信号入力回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH0326415Y2 (ja) | ||
| JP2782946B2 (ja) | 半導体集積回路 | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| JPH10209847A (ja) | 入力インタフェース回路 | |
| JPH0124661Y2 (ja) | ||
| SU894682A2 (ru) | Устройство дл контрол цифровых схем | |
| JPS6153831A (ja) | アナログ入力回路 | |
| JP2624215B2 (ja) | オプションボード識別装置 | |
| JPH0529938A (ja) | 制御装置 | |
| JPH0333019Y2 (ja) | ||
| JPH0583129A (ja) | アナログ・デジタル変換回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPH0434460Y2 (ja) | ||
| JPS6137650B2 (ja) | ||
| JP2561076Y2 (ja) | 抵抗測定装置 | |
| JP3605237B2 (ja) | モニタ出力回路 | |
| JP3270068B2 (ja) | 半導体装置 |