JPS6137650B2 - - Google Patents
Info
- Publication number
- JPS6137650B2 JPS6137650B2 JP53053020A JP5302078A JPS6137650B2 JP S6137650 B2 JPS6137650 B2 JP S6137650B2 JP 53053020 A JP53053020 A JP 53053020A JP 5302078 A JP5302078 A JP 5302078A JP S6137650 B2 JPS6137650 B2 JP S6137650B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- verification
- section
- series circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012795 verification Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 1
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はナンバー照合スイツチに係るものであ
る。
る。
本発明の目的とするところは、２線式でスイツ
チ部をロジツク部から離れた位置に設置できるよ
うにするとともにスイツチ部のスイツチを複数個
同時に押した場合でも誤動作せず、優先順位がつ
いて１個が選択されるようにすることにある。
チ部をロジツク部から離れた位置に設置できるよ
うにするとともにスイツチ部のスイツチを複数個
同時に押した場合でも誤動作せず、優先順位がつ
いて１個が選択されるようにすることにある。
従来のナンバー照合スイツチは、第１図のよう
に、スイツチ部１とロジツク部２との間を電源線
３，３と信号線４との３線により接続していた。
スイツチ部１は抵抗R1〜ＲN+1を直列に接続して
両端を電源線３，３に接続し、抵抗R1〜ＲN+1の
接続点にスイツチSW1〜SWNの一端を接続すると
ともに他端を一括接続して信号線４に接続する。
５はコンパレータで、信号線４の出力V0が印加
される。６はEX―NOR（EXCLUSIVE NOR）
ゲートで、スイツチ部１のスイツチSW1〜SWNに
対応したロジツク信号S1〜ＳNを出す。７は照合
回路で、第２図のように、EX―NORゲート６の
出力をスイツチで表わし、EX―NORゲート６の
出力S2，S3，S4，S5の端子Ａ，Ｂ，Ｃ，Ｄをそれ
ぞれNAND1，AND1，AND2，AND3に印加すると
ともにＬ―AND1〜Ｌ―AND4に図示のように印
加し、更に、NOR1〜NOR3に図示のように印加
することによつてS2，S3，S4，S5の順に出力が出
たとき、ラツチL1〜L3を順に動作させてANDゲ
ートAND4より出力を出して例えば電気錠等を動
作させる。スイツチ部１のスイツチSW1を閉じる
と、スイツチ部１の出力V0は V0＝Ｖ×Ｒ２＋Ｒ３＋……ＲＮ／Ｒ１＋Ｒ２＋……Ｒ
Ｎ となり、この出力をコンパレータ５、EX―NOR
ゲート６でロジツク信号S1が得られる。同様にし
てスイツチSW2を閉じてEX―NORゲート６のS2
が“Ｈ”になり、他がすべて“Ｌ”であるとする
と、NAND1が“Ｌ”となつてラツチL1の出力を
“Ｈ”にする。つぎに、スイツチSW3を閉じてS1
が“Ｈ”になると、NAND2が“Ｌ”になり、ラ
ツチL2が“Ｈ”となる。つづいてスイツチSW3，
SW4を閉じてS3，S4が“Ｈ”になると同様の動作
をつづけて最終のANDゲートAND4の出力が
“Ｈ”となる。第３図は照合回路の他の例の回路
図で、電源投入時にラツチL3の出力を必ず
“Ｌ”として誤動作を防止するようにしたもので
ある。
に、スイツチ部１とロジツク部２との間を電源線
３，３と信号線４との３線により接続していた。
スイツチ部１は抵抗R1〜ＲN+1を直列に接続して
両端を電源線３，３に接続し、抵抗R1〜ＲN+1の
接続点にスイツチSW1〜SWNの一端を接続すると
ともに他端を一括接続して信号線４に接続する。
５はコンパレータで、信号線４の出力V0が印加
される。６はEX―NOR（EXCLUSIVE NOR）
ゲートで、スイツチ部１のスイツチSW1〜SWNに
対応したロジツク信号S1〜ＳNを出す。７は照合
回路で、第２図のように、EX―NORゲート６の
出力をスイツチで表わし、EX―NORゲート６の
出力S2，S3，S4，S5の端子Ａ，Ｂ，Ｃ，Ｄをそれ
ぞれNAND1，AND1，AND2，AND3に印加すると
ともにＬ―AND1〜Ｌ―AND4に図示のように印
加し、更に、NOR1〜NOR3に図示のように印加
することによつてS2，S3，S4，S5の順に出力が出
たとき、ラツチL1〜L3を順に動作させてANDゲ
ートAND4より出力を出して例えば電気錠等を動
作させる。スイツチ部１のスイツチSW1を閉じる
と、スイツチ部１の出力V0は V0＝Ｖ×Ｒ２＋Ｒ３＋……ＲＮ／Ｒ１＋Ｒ２＋……Ｒ
Ｎ となり、この出力をコンパレータ５、EX―NOR
ゲート６でロジツク信号S1が得られる。同様にし
てスイツチSW2を閉じてEX―NORゲート６のS2
が“Ｈ”になり、他がすべて“Ｌ”であるとする
と、NAND1が“Ｌ”となつてラツチL1の出力を
“Ｈ”にする。つぎに、スイツチSW3を閉じてS1
が“Ｈ”になると、NAND2が“Ｌ”になり、ラ
ツチL2が“Ｈ”となる。つづいてスイツチSW3，
SW4を閉じてS3，S4が“Ｈ”になると同様の動作
をつづけて最終のANDゲートAND4の出力が
“Ｈ”となる。第３図は照合回路の他の例の回路
図で、電源投入時にラツチL3の出力を必ず
“Ｌ”として誤動作を防止するようにしたもので
ある。
上述のように、スイツチ部１のスイツチSW1〜
SWNを設定された順にしたがつて操作したとき
照合回路７の出力が得られるが、第１図のものに
あつては、スイツチ部１とロジツク部２との間を
３線で接続する必要がある上、有極性であり、
又、スイツチSW1〜SWNの内複数個のスイツチを
同時に押すと、出力V0はスイツチに対応した出
力が出ず、ロジツク部が誤動作するという欠点を
有していた。
SWNを設定された順にしたがつて操作したとき
照合回路７の出力が得られるが、第１図のものに
あつては、スイツチ部１とロジツク部２との間を
３線で接続する必要がある上、有極性であり、
又、スイツチSW1〜SWNの内複数個のスイツチを
同時に押すと、出力V0はスイツチに対応した出
力が出ず、ロジツク部が誤動作するという欠点を
有していた。
本発明はかかる点に鑑みてなされたもので、以
下実施例により詳細に説明する。
下実施例により詳細に説明する。
第４図は本発明一実施例を示すもので、複数個
の抵抗R1〜ＲN1を直列に接続した抵抗直列回路の
各抵抗R1〜ＲN1の接続点に複数個のスイツチSW1
〜SWNの一端をそれぞれ接続し、前記複数個の
スイツチSW1〜SWNの他端を一括して上記抵抗直
列回路の一端に接続してスイツチ部１を形成し、
前記スイツチ部１の抵抗直列回路の両端に内部抵
抗R0よりなる定電流源要素を介して電源＋Ｖを
印加するとともに、抵抗直列回路の他端と定電流
源要素（内部抵抗R0）との接続点の電圧を各スイ
ツチSW1〜SWNに対応する基準電圧とそれぞれ比
較して各スイツチSW1〜SWNがオンされたことを
検出する複数のコンパレータ５よりなるスイツチ
操作検出部と、スイツチ操作検出部出力を所定の
照合用のロジツク信号に変換する複数のEX―
NORゲート６よりなる変換回路と、照合用のロ
ジツク信号に基いて各スイツチの操作順を照合す
る照合回路７とでロジツク部２を形成したもので
あり、変換回路、照合回路７の構成および動作は
従来例と同様である。
の抵抗R1〜ＲN1を直列に接続した抵抗直列回路の
各抵抗R1〜ＲN1の接続点に複数個のスイツチSW1
〜SWNの一端をそれぞれ接続し、前記複数個の
スイツチSW1〜SWNの他端を一括して上記抵抗直
列回路の一端に接続してスイツチ部１を形成し、
前記スイツチ部１の抵抗直列回路の両端に内部抵
抗R0よりなる定電流源要素を介して電源＋Ｖを
印加するとともに、抵抗直列回路の他端と定電流
源要素（内部抵抗R0）との接続点の電圧を各スイ
ツチSW1〜SWNに対応する基準電圧とそれぞれ比
較して各スイツチSW1〜SWNがオンされたことを
検出する複数のコンパレータ５よりなるスイツチ
操作検出部と、スイツチ操作検出部出力を所定の
照合用のロジツク信号に変換する複数のEX―
NORゲート６よりなる変換回路と、照合用のロ
ジツク信号に基いて各スイツチの操作順を照合す
る照合回路７とでロジツク部２を形成したもので
あり、変換回路、照合回路７の構成および動作は
従来例と同様である。
今、スイツチSW1を閉じると、スイツチ部１の
出力V0は、 V0＝Ｖ×Ｒ１／Ｒ０＋Ｒ１ となり、スイツチSW2を閉じると V0＝Ｖ×Ｒ１＋Ｒ２／Ｒ０＋Ｒ１＋Ｒ２ となつてスイツチSW1〜SWNによつて出力V0は
電圧レベルに変換されるため、コンパレータ５、
EX―NORゲート６でSW1〜SWNに相当するロジ
ツク出力S1〜ＳNが得られる。又、スイツチ部１
の同時押し、例えばSW1とSW3を同時に押したと
き、出力V0は V0＝Ｖ×Ｒ１／Ｒ０＋Ｒ１ となり、スイツチSW1を押したときの出力と同じ
出力となるので、優先順位付の動作となるだけで
誤動作しない。
出力V0は、 V0＝Ｖ×Ｒ１／Ｒ０＋Ｒ１ となり、スイツチSW2を閉じると V0＝Ｖ×Ｒ１＋Ｒ２／Ｒ０＋Ｒ１＋Ｒ２ となつてスイツチSW1〜SWNによつて出力V0は
電圧レベルに変換されるため、コンパレータ５、
EX―NORゲート６でSW1〜SWNに相当するロジ
ツク出力S1〜ＳNが得られる。又、スイツチ部１
の同時押し、例えばSW1とSW3を同時に押したと
き、出力V0は V0＝Ｖ×Ｒ１／Ｒ０＋Ｒ１ となり、スイツチSW1を押したときの出力と同じ
出力となるので、優先順位付の動作となるだけで
誤動作しない。
第５図は内部抵抗R0に代えてトランジスタTr
およびツエナーダイオードZD、抵抗ＲE，ＲZに
より構成された定電流源を使用したもので、この
ものにあつては、スイツチ部１の出力V0の直線
性が改善できる。
およびツエナーダイオードZD、抵抗ＲE，ＲZに
より構成された定電流源を使用したもので、この
ものにあつては、スイツチ部１の出力V0の直線
性が改善できる。
本発明は上述のように、複数個の抵抗を直列に
接続した抵抗直列回路の各抵抗の接続点に複数個
のスイツチの一端をそれぞれ接続し、前記複数個
のスイツチの他端を一括して上記抵抗直列回路の
一端に接続してスイツチ部を形成し、前記スイツ
チ部の抵抗直列回路の両端に定電流源要素を介し
て電源を印加するとともに、抵抗直列回路の他端
と定電流源要素との接続点の電圧を各スイツチに
対応する基準電圧とそれぞれ比較して各スイツチ
がオンされたことを検出する複数のコンパレータ
よりなるスイツチ操作検出部と、スイツチ操作検
出部出力を所定の照合用のロジツク信号に変換す
る変換回路と、照合用のロジツク信号に基いて各
スイツチの操作順を照合する照合回路とでロジツ
ク部を形成したものであり、ロジツク部の電源よ
り定電流源要素を介してスイツチ部の抵抗直列回
路に給電し、定電流源要素と抵抗直列回路との接
続点の電圧をスイツチ操作検出部のコンパレータ
の入力に印加しているので、スイツチ部とロジツ
ク部との間を２線で接続することができ、スイツ
チ部とロジツク部とを離れた位置に設置した場合
にあつても配線が容易になるという効果があり、
また、複数のスイツチが同時に押された場合にあ
つては、定電流源要素に最も近いスイツチよりも
定電流源要素側の抵抗のみが有効になつて他の抵
抗は短絡された状態になるので、同時に押された
他のスイツチがあつても最も近いスイツチのみが
優先的に検出されることになり、複数のスイツチ
が同時に押された場合にあつても誤動作すること
がないという効果がある。
接続した抵抗直列回路の各抵抗の接続点に複数個
のスイツチの一端をそれぞれ接続し、前記複数個
のスイツチの他端を一括して上記抵抗直列回路の
一端に接続してスイツチ部を形成し、前記スイツ
チ部の抵抗直列回路の両端に定電流源要素を介し
て電源を印加するとともに、抵抗直列回路の他端
と定電流源要素との接続点の電圧を各スイツチに
対応する基準電圧とそれぞれ比較して各スイツチ
がオンされたことを検出する複数のコンパレータ
よりなるスイツチ操作検出部と、スイツチ操作検
出部出力を所定の照合用のロジツク信号に変換す
る変換回路と、照合用のロジツク信号に基いて各
スイツチの操作順を照合する照合回路とでロジツ
ク部を形成したものであり、ロジツク部の電源よ
り定電流源要素を介してスイツチ部の抵抗直列回
路に給電し、定電流源要素と抵抗直列回路との接
続点の電圧をスイツチ操作検出部のコンパレータ
の入力に印加しているので、スイツチ部とロジツ
ク部との間を２線で接続することができ、スイツ
チ部とロジツク部とを離れた位置に設置した場合
にあつても配線が容易になるという効果があり、
また、複数のスイツチが同時に押された場合にあ
つては、定電流源要素に最も近いスイツチよりも
定電流源要素側の抵抗のみが有効になつて他の抵
抗は短絡された状態になるので、同時に押された
他のスイツチがあつても最も近いスイツチのみが
優先的に検出されることになり、複数のスイツチ
が同時に押された場合にあつても誤動作すること
がないという効果がある。
第１図は従来のナンバー照合スイツチの回路
図、第２図は同上の照合回路の一例の回路図、第
３図は同上の照合回路の他の例の回路図、第４図
は本発明ナンバー照合スイツチの一実施例の回路
図、第５図は本発明の他の実施例の回路図であ
る。 １…スイツチ部、２…ロジツク部、５…コンパ
レータ、６…EX―NORゲート、７…照合回路、
R1〜ＲN+1…抵抗、SW1〜SWN…スイツチ、R0…
内部抵抗。
図、第２図は同上の照合回路の一例の回路図、第
３図は同上の照合回路の他の例の回路図、第４図
は本発明ナンバー照合スイツチの一実施例の回路
図、第５図は本発明の他の実施例の回路図であ
る。 １…スイツチ部、２…ロジツク部、５…コンパ
レータ、６…EX―NORゲート、７…照合回路、
R1〜ＲN+1…抵抗、SW1〜SWN…スイツチ、R0…
内部抵抗。
Claims (1)
- １ 複数個の抵抗を直列に接続した抵抗直列回路
の各抵抗の接続点に複数個のスイツチの一端をそ
れぞれ接続し、前記複数個のスイツチの他端を一
括して上記抵抗直列回路の一端に接続してスイツ
チ部を形成し、前記スイツチ部の抵抗直列回路の
両端に定電流源要素を介して電源を印加するとと
もに、抵抗直列回路の他端と定電流源要素との接
続点の電圧を各スイツチに対応する基準電圧とそ
れぞれ比較して各スイツチがオンされたことを検
出する複数のコンパレータよりなるスイツチ操作
検出部と、スイツチ操作検出部出力を所定の照合
用のロジツク信号に変換する変換回路と、照合用
のロジツク信号に基いて各スイツチの操作順を照
合する照合回路とでロジツク部を形成したことを
特徴とするナンバー照合スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302078A JPS54144132A (en) | 1978-05-02 | 1978-05-02 | Number collation switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302078A JPS54144132A (en) | 1978-05-02 | 1978-05-02 | Number collation switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54144132A JPS54144132A (en) | 1979-11-10 |
| JPS6137650B2 true JPS6137650B2 (ja) | 1986-08-25 |
Family
ID=12931208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5302078A Granted JPS54144132A (en) | 1978-05-02 | 1978-05-02 | Number collation switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54144132A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5862929A (ja) * | 1981-10-10 | 1983-04-14 | Rohm Co Ltd | モ−ド検出回路 |
| JPS5984630U (ja) * | 1982-11-30 | 1984-06-07 | パイオニアアンサホン株式会社 | キ−ボ−ド信号の入力装置 |
| DE69920448T2 (de) * | 1998-05-22 | 2005-09-22 | Qualcomm Inc., San Diego | Unterscheidung zwischen eingangsbereichen in einer passiven tastatur |
-
1978
- 1978-05-02 JP JP5302078A patent/JPS54144132A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54144132A (en) | 1979-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4524349A (en) | Security system having detector sensing and identification | |
| US4028620A (en) | Electrical wiring system for selectively actuating electrical loads | |
| KR20050061344A (ko) | Ａ/ｄ 변환기 고장 검출 장치 | |
| US20020128758A1 (en) | Vehicle-mounted control unit having checking program installed therein, inspection device, and inspection method | |
| JPS6137650B2 (ja) | ||
| US20100052846A1 (en) | Control system for garage door | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| JP2624215B2 (ja) | オプションボード識別装置 | |
| JPS61256448A (ja) | 回路基板認識回路 | |
| JPH0434460Y2 (ja) | ||
| JP2923903B2 (ja) | 分散型電源装置の異種電源変換パッケージ誤実装防止方式 | |
| JPH054033Y2 (ja) | ||
| JPH0611485Y2 (ja) | 設定情報読取り回路 | |
| SU1636808A2 (ru) | Устройство дл контрол монтажа печатных плат | |
| JPH0229534Y2 (ja) | ||
| JP3269281B2 (ja) | 多重通信によるモータ制御装置 | |
| JPS6022475Y2 (ja) | 火災報知機 | |
| JPH0346637Y2 (ja) | ||
| JPS6349080Y2 (ja) | ||
| JP2613913B2 (ja) | 半導体集積回路 | |
| US20090066553A1 (en) | Interface for multiple receivers and a resistor ladder | |
| JPS6318216Y2 (ja) | ||
| JPS5827565Y2 (ja) | 電気機器におけるチヤタリング波形防止回路 | |
| SU1337840A1 (ru) | Устройство дл контрол состо ний цифровых схем |